CN106024052A - 存储器控制器和存储器系统的控制方法 - Google Patents

存储器控制器和存储器系统的控制方法 Download PDF

Info

Publication number
CN106024052A
CN106024052A CN201610186832.6A CN201610186832A CN106024052A CN 106024052 A CN106024052 A CN 106024052A CN 201610186832 A CN201610186832 A CN 201610186832A CN 106024052 A CN106024052 A CN 106024052A
Authority
CN
China
Prior art keywords
storehouse
refresh
row
access
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610186832.6A
Other languages
English (en)
Inventor
金纹庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106024052A publication Critical patent/CN106024052A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622Partial refresh of memory arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 

Abstract

提供一种存储器控制器和存储器系统的控制方法。存储器控制器的控制方法包括:通过分析地址来确定被请求存取的库;基于确定的结果选择被预测为将被存取的至少一个库;根据选择的结果设置所述库的刷新顺序;根据设置顺序控制对于所述库的刷新操作。

Description

存储器控制器和存储器系统的控制方法
本申请要求于2015年3月30日在韩国知识产权局提交的第10-2015-0044390号韩国专利申请的优先权,所述韩国申请的全部内容通过引用合并于此。
技术领域
本发明构思涉及一种存储器控制器,更具体地讲,涉及一种存储器控制器、管理对于各个组的刷新操作的存储器系统和存储器控制器的操作方法。
背景技术
随着存储器装置在高性能电子系统中被广泛使用,它们的容量和速度已经不断增长。动态随机存取存储器(DRAM)是基于存储在电容器中的电荷来读取数据的易失型半导体装置的示例。
存储器控制器通常向存储器装置提供各种命令和地址,并且控制包括存储器操作的各种操作。包括在存储器装置中的存储器单元阵列可包括多个存储器区域(例如,库),并且可对于每个组执行用于保留数据的刷新操作。然而刷新操作可影响存储器操作(诸如写/读操作)。
发明内容
本发明构思的实施例提供一种能够将执行数据存取的存储器区域与执行刷新操作的存储器区域进行匹配的存储器控制器。
根据本发明构思的实施例,提供一种被配置为管理与多个库相应的存取操作的存储器控制器的操作方法。所述操作方法包括:通过分析地址来确定被请求存取的库;基于确定的结果选择被预测为将被存取的至少一个库;根据选择的结果设置所述库的刷新顺序;根据设置的顺序控制对于所述库的刷新操作。
在本发明构思的实施例中,至少一个库的选择可被执行以从所述库中选择未被刷新的至少一个库。
在本发明构思的实施例中,设置所述库的刷新顺序的步骤可被执行以设置被预测为接下来将被存取的至少一个库的刷新顺序,以使所述至少一个库比其他库更晚被刷新。
在本发明构思的实施例中,设置所述库的刷新顺序的步骤可被执行以根据选择的结果改变在所述库中未被刷新的库的刷新顺序。
在本发明构思的实施例中,所述库中的每个库可包括多个行,并且刷新操作以所述库中的每个库的行为单位被执行。设置所述库的刷新顺序的步骤可被执行以设置所述库的任意一个行的刷新顺序。
根据本发明构思的实施例,提供一种被配置为管理多个存储器区域的存储器控制器的操作方法。所述操作方法包括:执行与所述存储器区域中的一些相应的刷新操作;从外部接收对于存取的请求和与所述对于存取的请求相应的地址;根据对所述地址的分析结果改变未被刷新的剩余的存储器区域的刷新顺序;根据改变后的刷新顺序执行与剩余的存储器区域相应的刷新操作。
根据本发明构思的实施例,提供一种包括多个库的存储器系统的操作方法。所述操作方法包括:根据外部地址选择被请求存取的第一库;参考信息以便确定被预测为将被存取的第二库;调整第二库的刷新顺序以使将被存取的库与将被刷新的库不匹配;对第一库的数据进行存取;在结束对第二库的数据存取操作并且第二库的行被关闭之后刷新第二库。
根据本发明构思的实施例,通过管理数据存取和与每个库相应的刷新操作,通过降低执行数据存取的存储器区域与执行刷新操作的存储器区域匹配的可能性来减小了刷新操作对数据存取操作的影响。因此,可提高存储器系统性能。
此外,根据本发明构思的实施例,可执行数据存取和刷新操作,从而在降低通过执行数据存取而引发的刷新操作的执行时间的延迟的可能性的同时,数据被稳定地保留在存储器装置中。
附图说明
通过下面结合附图进行的详细描述,将更清楚地理解本发明构思的示例性实施例,在附图中:
图1是示出根据本发明构思的实施例的存储器系统的框图;
图2是示出根据本发明构思的实施例的在图1中的存储器控制器的框图;
图3是示出根据本发明构思的实施例的在图1中的存储器装置的框图;
图4是示出根据本发明构思的实施例的存储器系统的操作方法的流程图;
图5A和图5B是示出根据本发明构思的实施例的访问预测操作的框图;
图6是示出根据本发明构思的实施例的设置各个库的刷新顺序的框图;
图7、图8、图9和图10是示出根据本发明构思的实施例的各个组的刷新顺序的表;
图11和图12是示出根据本发明构思的实施例的存储器控制器与存储器装置之间的信号收发的框图;
图13和图14是示出根据本发明构思的实施例的刷新操作中的信号的波形图;
图15A和图15B是示出根据本发明构思的实施例的设置各个库的刷新顺序的框图;
图16A和图16B是示出根据本发明构思的实施例的设置各个库的刷新顺序的框图;
图17是示出根据本发明构思的另一实施例的存储器控制器的框图;
图18A和图18B是示出根据本发明构思的实施例的设置各个库的刷新顺序的框图;
图19是示出根据本发明构思的实施例的存储器系统的操作方法的流程图;
图20是示出根据本发明构思的实施例的包括存储器控制器和存储器装置的数据处理系统的框图;
图21是示出根据本发明构思的实施例的存储器模块的示图;
图22是示出根据本发明构思的实施例的包括存储器系统的计算系统的框图。
具体实施方式
在下文中,将参照示出一些示例实施例的附图来更加全面地描述本发明构思的各种实施例。然而,本发明构思可按照许多不同的形式实施并且不应被解释为限于在此阐述的示例实施例。相反,提供这些示例实施例以使本公开将是彻底且完全的,并全面地向本领域技术人员传达本发明构思的范围。在图中,为清晰起见,层和区域的大小和相对大小可被夸大。相同的标号始终表示相同的元件。
将会理解,虽然术语第一、第二、第三等可在这里使用以描述各种元件,但是这些元件不应被这些术语限制。这些术语是用于将一个元件与另一元件区分。因此,在不脱离本公开的教导的情况下,以下讨论的第一元件可被叫做第二元件。如在这里使用的,术语“和/或”包括一个或多个关联的所列项的任何和所有组合。
将理解,当元件被称为“连接”或者“结合”到另一元件时,该元件可直接连接或者结合到所述另一元件,或者可存在中间元件。与此相反,当元件被称为“直接连接”或者“直接结合”到另一元件时,不存在中间元件。用来描述元件之间的关系的其他词语应以同样的方式被解释(例如,“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。
在这里使用的术语仅为描述特定示例实施例的目的,而非意图限制本公开。如在这里使用的,除非上下文明确地另有指示,否则单数形式也意图包括复数形式。还将理解,当在本说明书中使用术语“包括”和/或“包含”时,说明陈述的特征、整体、步骤、操作、元件和/或组件的存在,但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的群组。
除非另有定义,否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属的领域的普通技术人员通常理解的含义相同的含义。还将理解,除非在这里明确地定义,否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的环境中的含义一致的含义,而不应被解释为理想化或过于正式的意义。
动态随机存取存储器(DRAM)是具有有限数据保留特性的半导体存储器装置。因此,即使正常的存储器单元也不能保证特定时间段流逝之后存储的数据的有效性。为了稳定地保留数据,使用刷新策略。因此,存储器控制器向DRAM提供命令和/或地址,从而可对于由指定值设置的每个刷新时段刷新DRAM的存储器单元。此外,DRAM可在从存储器控制器不接收另外的命令的情况下通过内部地产生地址来自主地进入自刷新模式并且刷新存储器单元。
图1是示出根据本发明构思的实施例的存储器系统10的框图。如图1所示,存储器系统10包括存储器控制器100和存储器装置200。存储器控制器100通过向存储器装置200提供各种控制信号来控制存储器操作(诸如,写/读)。例如,存储器控制器100通过向存储器装置200提供命令CMD和地址ADD来存取存储器单元阵列210的数据DATA。命令CMD可包括与各种存储器操作(诸如数据的写/读)相关的命令。此外,命令CMD可包括与DRAM相关的特定操作,例如,当存储器装置200包括DRAM单元时为了刷新存储器单元的刷新命令。
存储器单元阵列210可包括多个存储器区域。存储器区域可被不同定义。例如,存储器单元阵列210可包括多个行、多个库(bank)和多个排列。当存储器单元阵列210包括库时,可对于每个库执行存储器操作或刷新操作。因此,从存储器控制器100接收的地址ADD可包括库地址BA。
存储器控制器100可根据来自主机HOST的请求来对存储器装置200进行存取。例如,存储器控制器100可接收关于存取的类型的请求Req和指示将被存取的区域的地址ADD_H(在下文中,来自主机的地址被称为主机地址)。存储器控制器100可处理从主机接收的请求Req并且可处理主机地址ADD_H。存储器控制器100可基于所述处理向存储器装置200提供命令CMD和地址ADD。
存储器系统10可通过使用接口协议(诸如外围组件快速互连(PCI-E)、高级技术附件(ATA),串行ATA(SATA),并行ATA(PATA)或者串行连接SCSI(SAS)等)来与主机进行通信。此外,存储器系统10与主机之间的接口协议不限于此,并且可以是其他协议(诸如通用串行总线(USB)、多媒体卡(MMC)、增强小型磁盘接口(ESDI)和电子集成驱动器(IDE)等)中的一个。
根据本发明构思的实施例,存储器控制器100包括存取预测器110和刷新管理器120。存储器控制器100可通过分析(或通过解码)从主机HOST接收的主机地址ADD_H,来确定主机HOST请求存取的存储器区域。在下文中,作为示例,将认为存储器区域包括库,但是本发明构思的实施例不限于此。然而,可对于每个不同的存储器区域来管理存储器操作和/或刷新操作。
存取预测器110可基于当前被请求存取的库来预测具有接下来被存取的更高可能性的至少一个库。例如,包括从主机接收的请求存取的数据的特定大小的数据信息可被写入至少两个库或从至少两个库被读取,并且存储器控制器100可存储表示数据信息的存储状态的状态信息。存取预测器110通过考虑从主机接收的被请求存取的库和包括请求存取的库的数据信息的存储状态来预测具有接下来被存取的更高可能性的库,并且可根据预测结果选择至少一个库。
同时,可根据本发明构思的实施例通过其他各种方法来执行数据预测操作。例如,与对于每个库的数据存取相关的至少一个表被存储在存储器控制器100中,并且每当执行数据存取时,存储在表中的信息可被更新。在本发明构思的实施例中,存储与存取历史相关的信息的表和存储表示对于每个库的存取可能性的信息的表被存储在存储器控制器100中,并且当接收到数据存取的请求时,可通过参考表来预测具有接下来被请求存取的更高可能性的至少一个库。
刷新管理器120可总体上管理与存储器装置200相应的刷新操作。例如,刷新管理器120区分并且控制刷新时间以使与存储器单元阵列210相应的刷新操作根据预先设置的时间段被执行。此外,刷新管理器120可基于存取预测器110的预测结果控制刷新操作。例如,可基于关于当前被请求存取的库和/或预测为接下来被存取的至少一个库的信息来设置多个库的刷新顺序。
当存储器单元阵列210包括多个库时,可对于各个库管理刷新操作。例如,每个库可包括多个行ROW,并且可通过打开每个库的至少一个行来执行刷新操作。在本发明构思的实施例中,当根据由预定值设置的顺序完成库的第一行的刷新操作时,可根据所述预定的顺序执行对于第二行的刷新操作。当所述库在初始设置中包括第一库至第N库时,可在第一库至第N库中顺序地执行刷新操作。
可基于存取预测器110的预测结果而改变库的刷新顺序。例如,当选择预测为接下来被存取的一个库时,所选库的刷新顺序被改变以使所选库在所述库中最后被刷新。当每个库的第三行根据改变后的顺序被刷新并且第二库被预测为接下来被存取时,在所述库(或其他库的第三行)中第二库(或第二库的第三行)可最后被刷新。
即使为了便于解释而描述了各个库的刷新顺序按行为单位改变,但是根据如下面描述的本发明构思的实施例,各个库的刷新顺序也可在在对于一个行的刷新操作期间被改变。
例如,第一库的第一行可在对于第一库至第四库的第一行的各个刷新操作中被刷新。根据现有顺序,接下来需要对第二库的第一行进行刷新。然而,可根据从主机接收的地址的分析结果而预测第二库接下来将被存取,并且第二库的第一行的顺序被改变以使第二库的第一行基于改变后的顺序而最后被刷新。因此,第三库的第一行接下来被刷新,并且第四库的第一行在第三库的第一行之后被刷新。此外,第二库的第一行可最后被刷新。
在本发明构思的上述实施例中,可以以各种方式实现预测接下来将被存取的库的操作。例如,可预测由当前接收的请求之后紧接的请求所请求存取的库,或者可预测由从接下来将接收的多个请求中选择的至少一个请求所请求存取的库。
根据本发明构思的上述实施例,可通过在不干扰现有存取的情况下刷新库来防止存储器系统性能的劣化。例如,为了在打开将存取的第一库的至少一个行的状态下刷新第一库,需要在关闭打开的行之后刷新将被刷新的行。可在打开至少一个行的状态下通过仅向存储器装置200提供包括列地址的写/读命令来对数据进行存取。然而,当将被存取的第一库的行被关闭以被刷新时,为了对数据进行存取,需要向存储器装置200再次提供打开第一库的至少一个行的命令。因此,需要在所述行打开之后向存储器装置200提供写/读命令,并且写/读命令根据所述行的规范按预定的时间被推迟。即,当当前存取的库与将被刷新的库匹配时,存储器系统的性能可根据如上所述的时间损耗而降低。
此外,当与第一库相应的存取持续时,可保持刷新等待状态直至与第一库相应的存取结束,因此保留数据的稳定性可能劣化。然而,根据上述实施例,可通过优先地刷新不具有用于数据存取的打开的行的库来有效执行刷新操作,因此可提高保留数据的稳定性。
换言之,根据本发明构思的实施例,通过识别被请求存取的库(例如,目标库)来预测接下来的存取顺序,因此,可通过优先地刷新将不被存取的库来降低当前存取的库与将被刷新的库匹配的可能性。
图2是示出根据本发明构思的实施例的在图1中的存储器控制器的框图。
如图2所示,存储器控制器100包括存取预测器110、刷新管理器120、处理单元130、命令产生器140和命令队列150。虽然在图2中未示出,存储器控制器100也可包括控制存储器装置200的其他各种功能块。此外,图2的存储器控制器100的功能块及其之间的信号收发关系仅是示例,即使各种功能块和信号收发关系被改变,也可执行根据本发明构思的实施例的各种功能。
参照图1和图2,处理单元130可控制存储器控制器100的总体操作,因此可控制包括在存储器控制器100中的各种功能块。如上所述,存取预测器110可参考从主机接收的被请求存取的库来选择被预测为接下来将被存取的至少一个库,并且可产生其选择结果(或预测结果Res)。刷新管理器120可管理刷新操作,以使存储器单元阵列210的每个存储器单元可在刷新时间段中被刷新,并且可通过确定刷新时序来产生例如刷新命令CMD_Ref和库地址BA。此外,命令产生器140可根据从主机接收的存取请求来产生命令CMD以及用于指示将被存取的库的库地址BA。
来自刷新管理器120的刷新命令CMD_Ref/库地址BA以及来自命令产生器140的命令CMD/库地址BA可被存储在命令队列150中。命令队列150可根据输入信息的顺序来存储刷新命令CMD_Ref/库地址BA以及刷新命令CMD/库地址BA。刷新命令CMD_Ref/库地址BA或刷新命令CMD/库地址BA可通过接口以存储在命令队列150中的信息的顺序被提供给存储器装置200。
同时,可根据存取预测器110的预测结果Res来控制存储器装置200的刷新操作。例如,参照如上所述的包括库的存储器装置200,可基于存取预测操作来控制各个库的刷新顺序的改变。
可基于存取预测器110的预测结果Res来产生改变存储在命令队列150中的信息的存储顺序的顺序控制信号Ctrl_order。例如,处理单元130可基于预测结果Res来产生顺序控制信号Ctrl_order。可选地,在另一示例性实施例中,刷新管理器120可基于预测结果Res来产生顺序控制信号Ctrl_order。随着存储在命令队列150中的信息的存储顺序根据顺序控制信号Ctrl_order被改变,各个库的刷新顺序可被改变。
例如,如果某个库(例如,第一库)根据存取预测结果需要相对较晚被刷新,则关于指定存储在命令队列150中的第一库的刷新命令CMD_Ref和库地址BA的信息的存储位置可被改变,并且所述信息以较晚的顺序被输出。因此,可首先刷新其他库而不是第一库。
图3是示出根据本发明构思的实施例的在图1中的存储器装置的框图。图3的存储器装置200仅为示例性实施例,在本发明构思中使用的存储器装置的配置可被不同地改变。此外,虽然在图3中示出第一库210a至第四库210d作为多个库,但是在存储器装置200中可产生更多库。
存储器装置200可包括至少一个存储器芯片。图3中的存储器装置200示出任意一个存储器芯片的配置。存储器装置200可包括:包括第一库210a至第四库210d的存储器单元阵列210、与所述库分别对应布置的行解码器220a至220d和列解码器230a至230d、控制逻辑240、地址缓冲器250、刷新地址产生器260、库控制逻辑270、行地址选择器281、列地址锁存器282、输入/输出门电路283以及数据输入/输出缓冲器284。此外,对应于第一库210a至第四库210d,可包括感测放大器。
同时,存储器装置200可以是DRAM(诸如,双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功耗双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM或动态随机存取内存(RDRAM)等)。然而,在本发明构思的其他实施例中,需要刷新操作的任何其他存储器装置也可用作存储器装置200。例如,因为电阻型存储器装置是执行刷新操作的一种非易失性存储器装置,所以根据本发明构思的实施例的存储器装置200可以是非易失性存储器。
控制逻辑240可控制存储器装置200的总体操作并且包括例如命令解码器241和模式寄存器242。控制逻辑240可产生控制信号,从而根据从存储器控制器100接收的命令CMD执行写或读操作。此外,控制逻辑240可根据从存储器控制器100接收的刷新命令产生用于对于第一库210a至第四库210d的刷新操作的控制信号。可选地,控制逻辑240可以以自刷新模式产生用于对于第一库210a至第四库210d的刷新操作的控制信号。模式寄存器242可包括存储用于设置存储器装置200的操作环境的信息的多个寄存器。
地址缓冲器250可接收从存储器控制器100接收的地址ADD。如上所述,地址ADD可包括库地址BA。此外,地址ADD可包括指示存储器单元阵列210的行的行地址ROW_ADD和指示存储器单元阵列210的列的列地址COL_ADD。行地址ROW_ADD可通过行地址选择器281被提供给行解码器220a至220d,列地址COL_ADD可通过列地址锁存器282被提供给列解码器230a至230d。此外,库地址BA可被提供给库控制逻辑270。
库控制逻辑270可响应库地址BA而产生库控制信号。此外,响应于库控制信号,第一行解码器220a至第四行解码器220d中的与库地址BA相应的行解码器可被激活,并且第一列解码器230a至第四列解码器230d中的与库地址BA相应的列解码器可被激活。
刷新地址产生器260可产生刷新地址REF_ADD以从存储器单元阵列210选择将被刷新的行。例如,刷新地址产生器260可包括计数器(未示出)并且可顺序地产生刷新地址REF_ADD,以使刷新地址REF_ADD的值根据计数器的计数操作而增加。行地址选择器281可以是多路复用器。行地址选择器281可输出在数据存取期间从存储器控制器100提供的行地址ROW_ADD,并且还可输出在刷新操作期间由刷新地址产生器260产生的刷新地址REF_ADD。虽然图3的示例性实施例示出指示将被刷新的行的刷新地址REF_ADD在存储器装置200中被产生,但是根据本发明构思的实施例,刷新地址REF_ADD也可从存储器控制器100被提供。
根据本发明构思的实施例,与第一库BANK 1至第四库BANK 4的多个行中的任意一个行相应的存储器单元可被顺序地刷新,并且与第一库BANK 1至第四库BANK 4的另一行相应的存储器单元可接下来被顺序地刷新。当第一库BANK 1至第四库BANK 4中的每个库包括A个行时,第一库BANK 1至第四库BANK 4的各自的第一行可被刷新并且各自的第二行可接下来被刷新。第一库BANK 1至第四库BANK 4的全部A个行可根据顺序操作被刷新。
根据本发明构思的实施例,可由从存储器控制器100提供的库地址BA来选择将被刷新的库。此外,如上所述确定被请求存取的库,并且选择被预测为接下来被存取的至少一个库。此外,与第一库BANK 1至第四库BANK 4相应的刷新顺序可基于被预测为接下来被存取的至少一个库而被改变。因此,第一库BANK 1至第四库BANK 4的任意一个行中的各个库的刷新顺序可与在其他行中的各个库的刷新顺序不同。例如,虽然对应于第一行以第一库BANK 1至第四库BANK 4的顺序来顺序地执行刷新操作,然而对应于第二行可以以第一库BANK 1、第三库BANK 3、第四库BANK 4和第二库BANK2的顺序来执行刷新操作。
图4是示出根据本发明构思的实施例的存储器系统的操作方法的流程图。
首先,存储器系统可从主机接收对于数据存取的请求和表示被请求存取的存储器单元的第一地址(S11)。根据从主机接收的第一地址执行地址分析(或解码)操作以便选择存储器单元,并且可根据结果来确定被请求存取的库(S12)。此外,可基于被请求存取的库来执行能够以各种方式实现的预测操作,并且可选择被预测为接下来将被存取的至少一个库作为结果(S13)。
可基于被请求存取的库的确定结果和/或库预测结果来设置各个库的刷新顺序(S14)。可将与被请求存取的库相应的刷新顺序改变为与上述示例性实施例相同或相似。可选地,可改变与被预测为接下来将被存取的至少一个库相应的刷新顺序。可选地,可改变与被请求存取的库和被预测为接下来将被存取的至少一个库相应的刷新顺序。在改变的刷新顺序的示例中,可将被请求存取的库和/或被预测为接下来将被存取的至少一个库的刷新顺序设置为比其他库的刷新顺序相对更晚。
可设置存储器系统的操作环境,使得可根据预定的时间段对于包括在存储器单元阵列中的每个存储器单元执行至少一次刷新操作。存储器系统感测刷新时序是否到来,并且根据设置的顺序对于各个库执行刷新操作(S15)。例如,可产生库地址,使得可在刷新操作期间根据各个库的设置顺序来选择库。
图5A和图5B是示出根据本发明构思的实施例的访问预测操作的框图。
图5A示出根据本发明构思的实施例的示例,其中,存储器控制器可存储至少一个表(例如,第一表Table 1和第二表Table 2)。每当从主机接收到请求和地址时,第一表Table 1可存储与存取历史相关的信息。例如,可存储请求的类型和与请求的类型相应的库信息。存储在第一表Table 1中的信息可周期性地被期更新。
同时,可通过参考存储在第一表Table 1中的信息来分析每个库的存取模式。可分析具有接下来被存取的更高可能性的库和具有被存取的更低可能性的库。例如,可计算根据分析结果的每个库的存取的可能性,并且可在第二表Table 2中存储与所述可能性相关的信息。此外,随着存储在第一表Table 1中的信息周期性地被更新,存储在第二表Table 2中的信息也可被更新。
例如,当接收到对于与第一库BANK 1相应的存取的请求时,可参考第二表Table 2来预测接下来的存取顺序。当第一库BANK 1被请求存取时,可基于存储在第二表Table 2中的信息来预测具有接下来被存取的更高可能性的库,并且可根据预测结果选择至少一个库作为被预测为将被存取的库。类似地,当第二库BANK 2被存取时,可基于与第一库BANK 1至第四库BANK4中的每个库相应的存取可能性来选择被预测为将被存取的至少一个库。对于在第三库BANK 3和第四库BANK 4中的每个库执行如上所述的相同操作。
在本发明构思的实施例中,当接收到对于与任意一个库相应的存取的请求时,可根据请求的类型在预测接下来将被存取的库的步骤中选择不同的库。例如,参考存储在第一表Table 1中的信息,当请求与第一库BANK 1相应的写WR时被预测为接下来将被存取的库可与当请求与第一库BANK 1相应的读RD时被预测为接下来将被存取的库不同。
同时,如图5B所示,与数据信息的存储状态相关的状态信息可被存储在存储器控制器中。例如,第一数据信息DI 1可被存储在两个库(例如,第一库和第二库)中,第二数据信息DI 2可被存储在第二库BANK 2至第四库BANK 4中。此外,第三数据信息DI 3可被存储在第一库BANK 1和第三库BANK 3中。
参考被请求存取的存储器单元的位置,可确定与所述位置相应的库,并且可确定被预测为接下来将被存取的至少一个库。例如,当第一库BANK 1被请求存取并且与第一库BANK 1相应的数据归入第三数据信息DI 3时,能够预测第三库BANK 3接下来将被存取。
图6是示出根据本发明构思的实施例的设置各个库的刷新顺序的框图。图6示出当执行与多个库的行(例如,一个行)相应的刷新操作时改变各个库的刷新顺序的示例。此外,在图6中选择并且最后刷新被预测为接下来将被存取的库中的一个。然而,本发明构思的实施例不限于此,并且选择的将被存取的库的刷新顺序可被任意改变。同时,在以下描述的实施例中,为便于解释,通过预测接下来将被存取而选择的库可被称为存取预测库。
参照图6,由于第一库BANK 1至第四库BANK 4被设置为被顺序地刷新,所以第一库BANK 1的行ROW n被刷新。此外,第二库BANK 2可通过分析从主机接收的地址被选择为存取预测库。
根据预测的结果,改变刷新操作的顺序使得第二库BANK 2被最后刷新并且第三库BANK 3的行ROW n被相应地刷新。接下来,从主机再次接收请求和地址,并且可通过分析接收到的地址再次执行预测操作。第四库BANK 4可根据相应的预测结果被选择为存取预测库,并且刷新操作的顺序被改变使得第四库BANK 4被最后刷新。
由于各个库的刷新顺序再次被改变,所以根据当前改变的顺序,第二库BANK 2的行ROW n被刷新。接下来,被设置为被最后刷新的第四库BANK4的行ROW n被刷新。
根据本发明构思的实施例,尚未被刷新的剩余库的刷新顺序被改变,使得在刷新操作期间根据对于库BANK 1至BANK 4的改变的顺序来执行各个库的刷新操作。因此,能够降低将被存取的库与将被刷新的库匹配的可能性,从而提高存储器系统的性能。
图7至图10是示出根据本发明构思的实施例的各个库的刷新顺序的表。虽然为了便于解释,图7至图10示出在一行中改变一次刷新顺序的示例,但是刷新顺序在对于多个库的每个行的刷新操作期间可如参考图6的实施例描述的那样被改变两次或多次。此外,参考图7至图10的实施例描述设置与第一库BANK 1至第八库BANK 8相应的刷新顺序的示例。
图7的实施例描述了每个库的基本的刷新顺序已经被设置并且在设置状态下刷新顺序被改变的示例。例如,基本的刷新顺序被设置为从第一库BANK1至第八库BANK 8被顺序地刷新。
根据先前设置的顺序的与第一行ROW 1相应的刷新操作被执行,并且第五库BANK 5可根据对从主机接收的地址进行分析的结果在某个时间点被选择为存取预测库。因此,与第一行ROW 1相应的刷新顺序被改变,使得第五库RANK 5被最后刷新。
与第一库BANK 1至第八库BANK 8的第二行ROW 2相应的刷新操作也可根据预先设置的顺序被执行。因此,刷新操作可从第一库BANK 1的第二行ROW 2开始被执行。由于第二库BANK 2可根据对从主机接收的地址进行分析的结果而在某个时间点被选择为存取预测库,所以刷新操作的顺序被改变,使得第二库BANK 2被最后刷新。
同时,第四库BANK 4可在与第二行ROW 2相应的刷新操作期间根据预测结果被选择为存取预测库。由于第四库BANK 4的第二行ROW 2已经被刷新,所以第四库BANK 4在与第二行ROW 2相应的刷新操作中不再被选择。因此,不管预测结果是什么,刷新顺序不会被改变,并且预测结果可被忽略。
第三行ROW 3和第四行ROW 4也可以以与上述相同或相似的方式被刷新。由于第七库BANK 7可在与第三行ROW 3相应的刷新操作期间根据预测结果被选择为存取预测库,所以第七库BANK 7的顺序被改变,使得第七库被最后刷新。此外,由于第二库BANK 2可在与第四行ROW 4相应的刷新操作期间根据预测结果被选择为存取预测库,所以第二库BANK 2的顺序被改变,使得第二库被BANK2最后刷新。
同时,图8的实施例描述了每个库的基本的刷新顺序未被预先设置并且在先前的行设置的每个库的刷新顺序也影响与后一行相应的刷新顺序的示例。
刷新顺序被设置为从第一库BANK 1至第八库BANK 8被顺序地刷新。因此,刷新操作可从第一库BANK 1的第一行ROW 1开始被顺序地执行。
第六库BANK 6可根据对从主机接收的地址进行分析的结果在某个时间点被选择为存取预测库。因此,与第六库BANK 6的第一行ROW 1相应的刷新顺序被改变,使得第六库被最后刷新。
接下来,与第一库BANK 1至第八库BANK 8的第二行ROW 2相应的刷新操作可根据最终改变的刷新顺序被执行。第四库BANK 4可根据对从主机接收的地址进行分析的结果在某个时间点被选择为存取预测库。因此,与第四库BANK 4的第二行ROW 2相应的刷新顺序被改变,使得第四库被最后刷新。由于第六库BANK 6已被设置为被最后刷新,所以与第二行ROW 2相应的刷新顺序被改变,使得第四库BANK 4在第六库BANK 6之后被刷新。
第三行ROW 3至第五行ROW 5也可以以与上述相同或相似的方式被刷新。第二库BANK 2可根据对从主机接收的地址进行分析的结果在某个时间点被选择为存取预测库。因此,与第三行ROW 3相应的刷新操作被改变,使得第二库BANK 2在第六库BANK 6和第四库BANK 4被刷新之后被刷新。此外,与上述情况类似,当在与第三行ROW 3相应的刷新操作期间第三行ROW 3被刷新的一个库(例如,第五库BANK 5)被预测为接下来将被存取时,与所述库相应的预测结果可被忽略。
同时,图9的实施例描述了对于被预测为接下来将被存取的库的刷新操作根据恒定间隔被延迟而不是被最后刷新的示例。虽然图9的示例性实施例示出了通过延迟两次刷新操作来调整库的刷新顺序,但是示例性实施例不限于此并且可被不同地改变。此外,与图7的实施例相似,在图9的示例性实施例中反映了预先设置每个库的基本的刷新顺序的示例。然而,本实施例也可包括参考图8的示例性实施例描述的特征。
当刷新第一行ROW 1时,第六库BANK 6可根据对从主机接收的地址进行分析的结果而在某个时间点被选择为存取预测库。因此,第六库BANK 6的第一行ROW 1的刷新操作可被延迟两次(或其他库中的两个库被先刷新),因此第六库BANK 6的第一行ROW 1可在第八库BANK 8被刷新之后被刷新。
类似地,第三库BANK 3的刷新顺序可在与第二行ROW 2相应的刷新操作期间根据存取预测结果而被调整,并且由于刷新操作被延迟两次,第三库BANK 3的第二行ROW 2可在第五库BANK 5被刷新之后被刷新。此外,第二库BANK 2的第三行ROW 3可在与第三行ROW 3相应的刷新操作期间在第四库BANK 4被刷新之后被刷新。
同时,如关于第四行ROW 4所述,当第七库BANK 7的刷新顺序根据存取预测结果需要被调整时,无法延迟两次第七库BANK 7的刷新操作。因此,第七库BANK 7的第四行ROW 4可在第八库BANK 8的第四行ROW 4被刷新之后被刷新。
同时,图10的实施例描述了改变至少两个库的刷新顺序的示例。与图7的实施例相似,图10的示例反映了预先设置每个库的基本的刷新顺序的示例。但是,本实施例可包括对于图8的示例性实施例描述的特征。
如图10所示,在执行对于一个行的刷新操作的步骤中可改变至少两个库的刷新顺序。即,与上述实施例相同或相似,可通过根据预测结果选择至少两个库来调整刷新顺序。可选地,可调整当前被请求存取的库的刷新顺序以使当前被请求存取的库相对更晚被刷新。可对于第一行ROW 1和第二行ROW 2改变两个库的刷新顺序,可对于第三行ROW 3改变三个库的刷新顺序,并且可对于第四行ROW 4改变一个库的刷新顺序。
图11和图12是示出根据本发明构思的实施例的存储器控制器与存储器装置之间的信号收发的框图。
图11的实施例示出了存储器控制器100在对于存储器系统10的刷新操作期间向存储器装置200提供刷新地址作为行地址ROW_ADD的示例。在执行刷新操作时,存储器控制器100可产生库地址BA并向存储器装置200提供库地址BA以便经由命令刷新操作的刷新命令CMD_Ref来匹配根据上述实施例的能被刷新的各个库的刷新顺序。此外,存储器控制器100可产生行地址ROW_ADD并向存储器装置200提供行地址ROW_ADD以指示每个库的将被刷新的行。
同时,在图12的实施例中,安装在存储器装置200中的地址计数器261可在存储器系统10的刷新操作期间产生用于指示每个库的将被刷新的行的刷新地址。地址计数器261可被包括在图3的存储器装置200的刷新地址产生器260中。
图13和图14是示出根据本发明构思的实施例的刷新操作的示例中的信号的波形图。
图13示出表示在库BANK 0中的存储器操作时序的示例。各种命令ACT1和ACT 2被提供给库BANK 0,并因此库BANK 0的一个行打开。当所述行打开预定时间区段DES时,可提供写命令WR 1和列信息CAS 2。此外,当提供用于关闭打开的行的命令PRE_b时,库BANK 0的打开的行关闭预定时间区段DES。当对于库BANK 0,存取操作与刷新操作匹配时,刷新操作在长时间区段期间被延迟,或者可由于对于BANK 0的存取操作的停止和对所述行的打开处理和关闭处理的重复而发生时间损耗。
相反,如图14所示,可通过不将执行存取操作的库与执行刷新操作的库进行匹配来有效地使用多库结构。即,可在预定的时间区段DES之间适当地执行与其他库相应的各种命令WR 1、CAS 2、RD 1和CAS 2,以打开库BANK0的行。当图14的与其他库相应的各种命令WR 1、CAS 2、RD 1和CAS 2通过刷新命令被替换时,可见,其他库BANK 1和BANK 2可在不中断对于库BANK 0的存取操作的情况下被有效地刷新。
在下文中,将描述根据本发明构思的实施例的调整各个库的刷新顺序的各种示例。为便于解释,将关于行为单位来描述各个库的刷新顺序。然而,本发明构思的实施例中,在执行如上所述的对于任意一行的刷新操作的同时,可改变刷新顺序。
图15A和图15B是示出根据本发明构思的另一实施例的设置各个库的刷新顺序的框图。
参照图15A和图15B,第一库BANK 1至第四库BANK 4被设置为被顺序地刷新,因此第一库BANK 1至第四库BANK 4的第一行ROW 1从第一库BANK 1至第四库BANK 4被顺序地刷新。
当从主机接收到请求和与该请求相应的地址时,通过分析所述地址来确定被请求存取的库,此外,选择被预测为接下来将被存取的至少一个库。例如,当前被请求存取的库可对应于第一库BANK 1,被预测为接下来将被存取的库可对应于第二库BANK 2。可根据确定和预测的结果在接下来的刷新操作中改变各个库的刷新顺序。
在本发明构思的实施例中,当前被请求存取的库和被预测为接下来将被存取的库可被设置为比其他库更晚被刷新。此外,在本发明构思的实施例中,当前被请求存取的库(例如,BANK 1)或被预测为接下来将被存取的库(例如,BANK 2)可被设置为被最后刷新。在如图15A所示的实施例中,当第一库BANK 1和第二库BANK 2被设置为相对更晚被刷新时,第二库BANK2可被设置为在第一库BANK 1被刷新之后被刷新。
因此,如图15B所示,在第一库BANK 1至第四库BANK 4的第二行ROW 2之后可以以第三库BANK 3、第四库BANK 4、第一库BANK 1和第二库BANK 2的顺序来执行刷新操作。当从主机再次接收到请求和地址时,可根据地址分析来确定当前被请求存取的库和被预测为接下来将被存取的库。因此,可再次改变各个库的刷新顺序。
图16A和图16B是示出根据本发明构思的另一实施例的设置各个库的刷新顺序的框图。图16A和图16B示出存储器装置包括BANK 1至BANK 8八个库的示例。
参照图16A和图16B,由于第一库BANK 1至第八库BANK 8被设置为被顺序地刷新,因此第一库BANK 1至第八库BANK 8的第一行ROW 1从第一库BANK 1至第八库BANK 8被顺序地刷新。接下来,可通过分析来自主机的地址来确定被请求存取的库,并且可选择被预测为接下来将被存取的至少一个库。例如,当前被请求存取的库可对应于第一库BANK 1,存取预测库可对应于第三库BANK 3。
在本发明构思的实施例中,包括存取预测库(例如,BANK 3)的至少两个库可被设置为比其他库更晚被刷新。例如,当特定单元的数据信息被写入至少两个库时,所述至少两个库彼此物理相邻或逻辑相邻的可能性可能很高。因此,当请求与任意一个库相应的存取时,其他库与被请求存取的库物理相邻或逻辑相邻的可能性也可能很高。因此,如图16A所示,当第三库BANK 3被预测为接下来将被存取时,与第三库BANK 3相邻的至少一个库(例如,BANK 2和BANK 4)可被一起选择,并且第二库BANK 2至第四库BANK 4可被设置为比其他库更晚被刷新。
图16A示出根据另一实施例的以第二库BANK 2、第三库BANK 3和第四库BANK 4的顺序的刷新操作,但是实施例不限于此。即,选择的库BANK2至BANK 4的刷新顺序可被任意设置。例如,被预测为接下来将被存取的第三库BANK 3可在与第三库BANK 3相邻的第二库BANK 2和第四库BANK 4被刷新之后被刷新。相反,第二库BANK 2和第四库BANK 4可在第三库BANK 3被刷新之后被刷新。
因此,如图16B所示,在第一库BANK 1至第八库BANK 8的第二行ROW 2之后,第二库BANK 2至第四库BANK 4比其他库更晚被刷新。可通过稍后从主机再次接收请求和地址来确定被预测为接下来将被存取的库和与其相邻的库,并且可基于此再次改变各个库的刷新顺序。
图17是示出根据本发明构思的另一实施例的存储器控制器的框图。图17示出基于优先信息Info_prior设置各个库的刷新顺序的示例。
如图17所示,存储器控制器300包括地址解码器310、存取预测器320、刷新管理器330、调度器340、命令产生器350和接口单元360。
地址解码器310可从外部装置接收地址并且对该地址执行解码操作。存储器控制器300可根据从外部装置(例如,主机)接收的地址管理对于各个库的存储器操作,并且可通过对从主机接收的地址进行解码来确定被请求存取的库。此外,可向存取预测器320提供地址解码结果,并且可由存取预测器320通过与参考以上示例性实施例描述的方法相同或相似的方法来选择被预测为接下来将被存取的至少一个库。
刷新管理器330可基于来自存取预测器320的库选择结果来管理存储器装置的刷新操作。刷新管理器330可通过刷新命令产生表示将被刷新的库的库地址BA,并且可向调度器340提供库地址BA。此外,还可基于关于当前被请求存取的库和/或被预测为接下来将被存取的至少一个库的信息来向调度器340提供表示与刷新命令相应的库是否需要被优先刷新的优先信息Info_prior。
命令产生器350产生与主机提供的各种请求相应的命令。调度器340可执行与来自命令产生器350的各种命令和刷新管理器330提供的刷新命令相应的调度,并且可经由接口单元360向存储器装置提供用于控制存储器装置的命令和地址。
调度器340可基于对应于每个库地址BA进一步提供的优先信息Info_prior来确定各个库的刷新顺序,并且可根据确定的顺序来控制将被刷新的库。可通过使用与在以上的示例性实施例中描述的方法相同或相似的方法以一定的顺序来调度存储器操作和刷新操作,以使将被刷新的库与至少一行被打开以被存取的库不匹配。
图18A和图18B是示出根据本发明构思的实施例的设置各个库的刷新顺序的另一示例的框图。图18A和图18B示出根据联合电子元件工程委员会(JEDEC)标准设置各个库的刷新顺序的示例。
参照图18A和图18B,由于第一库BANK 1至第四库BANK 4被设置为顺序地被刷新,所以第一库BANK 1至第四库BANK 4的第一行ROW 1从第一库BANK 1至第四库BANK 4被顺序地刷新。接下来,可通过分析来自主机的地址来确定被请求存取的库,并且可选择被预测为接下来将被存取的至少一个库。例如,第一库BANK 1至第三库BANK 3可被预测为接下来将被存取。
当被预测为接下来将被存取的库相对较晚被刷新时,在与第一库BANK1至第四库BANK4的第二行ROW 2相应的刷新操作中,第四库BANK 4可被首先刷新,并且剩余的库BANK 1至BANK 3可接下来被刷新。最近一次被刷新的库不与JEDEC标准完全匹配,以便不继续执行刷新操作。即,由于第四库BANK 4的第一行ROW 1被刷新并且第四库BANK 4的第二行ROW2被继续刷新,所以JEDEC标准不完全匹配。
根据本发明构思的实施例,可参考存取预测结果和关于最近刷新的库的信息来设置各个库的刷新顺序。例如,如图18A和图18B所示,通过刷新被预测为接下来将被存取的第一库BANK 1至第三库BANK 3中的任意一个库以及通过刷新未被预测为将被存取的第四库BANK 4来满足JEDEC标准。接下来,可刷新被预测为接下来将被存取的第一库BANK 1至第三库BANK 3中的剩余库BANK 1和BANK 2。
以上实施例描述了从被预测为接下来将被存取的第一库BANK 1至第三库BANK 3中任意选择一个库的方法,但是本发明构思的实施例不限于此。例如,当预测接下来将被存取的库时,具有最高预测可能性的库和具有最低预测可能性的库可被彼此区分,并且具有最低预测可能性的库可优先于第四库BANK 4被刷新。可选地,在以上实施例中,当任意一个库被预测为接下来将被存取并且与所述库物理相邻或逻辑相邻的库的刷新顺序被改变时,相邻的库中的任意一个可优先于第四库BANK 4被刷新。
图19是示出根据本发明构思的另一实施例的存储器系统的操作方法的流程图。
如图19所示,存储器系统可经由来自主机的用于与数据相应的存取请求来接收表示被请求存取的存储器单元的地址(S21)。可通过分析接收的地址来确定存储器装置的被请求存取的库(例如,目标库),并且可打开目标库的行(S22)。在行被打开之后在规定的时间流逝之后,由于具有列信息的信号被提供给存储器装置,所以数据可被存取(S23)。
存储器系统可管理与多个库相应的刷新操作以便稳定地保留数据。存储器控制器确定刷新时序(S24),根据当前设置的各个库的刷新顺序指定库,并且执行刷新操作。
存储器控制器在产生用于指定将被刷新的库的库地址之前,确定当前将被刷新的库(例如,第一库)是否是为了存取数据而行被开启的库(S25)。即,在当如上所述行被开启以存取数据的状态下,可执行对于行没有被打开的库的刷新操作,而不管其他库的行的打开/关闭状态,但是当刷新所述行被开启的库被刷新时需要对于所述行的关闭操作。
当根据当前设置的顺序的将被刷新的第一库的至少一个行未开启时,可刷新第一库(S26)。然而,当将被刷新的第一库的至少一个行已经开启时,重设各个库的刷新顺序以防止所述行被开启的库与将被刷新的库匹配(S27)。可通过重设顺序来改变当前将被刷新的库,因此可执行对于其他库而不是第一库的刷新操作(S28)。
图20是示出根据本发明构思的实施例的包括存储器控制器和存储器装置的数据处理系统的框图。
如图20所示,数据处理系统20包括作为主机操作的应用处理器400和存储器装置500。各种类型的存储器可被用作存储器装置500。例如,根据以上示例性实施例的DRAM或需要刷新操作的其他各种存储器装置(例如,诸如电阻型存储器的非易失性存储器)也可被用作存储器装置500。此外,虽然在图20中未示出,但是根据示例性实施例的存储器装置可被实现为应用处理器400中的嵌入式存储器。
应用处理器400可被实现为片上系统(SoC)。SoC可包括使用基于预定的总线标准的协议的系统总线(未示出)。各种知识产权(IP)可连接到系统总线。可应用先进RISC芯片(ARM)有限公司的技术作为系统总线标准。总线类型的AMBA协议中可包括先进高性能总线(AHB)、先进外设总线(APB)、先进可扩展接口(AXI)、AXI 4、AXI一致性扩展(ACE)。除此之外,也可使用其他协议(诸如SONIC公司的uNetwork、IBM的片上互连总线或者开放式内核协议国际同盟(OCP-IP)的开放内核协议)。
应用处理器400包括存储器控制模块410以便控制存储器装置500。存储器控制模块410可对应于根据以上示例性实施例的存储器控制器。此外,存储器装置500包括分别包括存储器单元的多个存储器区域510,并且每个存储器区域可对应于以上描述的库中的一个。因此,存储器控制模块410包括存取预测器411和刷新操作管理器412,并且可根据以上示例性实施例以区域为单位管理存储器装置500的存储器操作。在刷新操作中,存取预测器411可确定当前被请求存取的存储器区域和/或被预测为接下来将被存取的存储器区域,并且可提供确定的结果。刷新操作管理器412可基于确定的结果设置存储器区域510的刷新顺序。
存储器控制模块410可提供命令CMD和库地址BA以便根据设置的刷新顺序来执行与存储器装置500相应的刷新操作。此外,可根据存储器操作(诸如数据存取)在应用处理器400和存储器装置500之间收发数据DATA。
图21是示出根据本发明构思的实施例的存储器模块的示图。
参照图21,存储器模块600包括多个存储器芯片610和缓冲器芯片620。存储器模块600可包括各种类型的存储器模块(例如,负载降低双列直插存储器模块(LR-DIMM)或其他存储器模块)。存储器模块600可经由缓冲器芯片620从连接到存储器模块600的存储器控制器601接收命令CMD、地址ADD或数据DATA。
缓冲器芯片620可根据从存储器控制器601接收的命令CMD和地址ADD来控制存储器芯片610的刷新操作。此外,缓冲器芯片620可根据以上示例性实施例管理对于每个存储器芯片610中的多个库的各个刷新操作。即,在现在描述的实施例中,可在缓冲器芯片620中执行存取预测操作和/或刷新顺序设置操作。
因此,缓冲器芯片620包括存取预测器621和刷新管理器622。存取预测器621可通过分析从存储器控制器601接收的地址ADD来确定当前被请求存取的存储器区域和/或被预测为接下来将被存取的存储器区域。刷新操作管理器622可基于确定的结果设置存储器区域610的刷新顺序。
在实施例中描述了在缓冲器芯片620中执行存取预测操作和/或刷新顺序设置操作,但是本发明构思的实施例不限于此。例如,可在存储器控制器601中执行存取预测操作,并且存储器控制器601可向缓冲器芯片620提供表示存取预测结果的附加的信息。缓冲器芯片620可参考从存储器控制器601提供的附加的信息来管理对于每个存储器芯片610中的库的各个刷新操作。
图22是示出根据本发明构思的实施例的包括存储器系统的计算系统的框图。本发明构思的存储器装置可以是安装在计算系统700(诸如移动装置或桌上计算机)中的随机存取存储器(RAM)720。可使用以上实施例中的任意一个作为安装为RAM 720的存储器装置。此外,可在RAM 720中形成本发明构思的存储器控制器作为存储器控制模块或者在中央处理器710中实现本发明构思的存储器控制器作为存储器控制模块。
根据本发明构思的实施例的计算系统700包括分别电连接到总线750的中央处理器710、RAM 720、用户接口730和非易失性存储器740。可使用海量存储装置(诸如固态驱动器(SSD)或硬盘驱动器(HDD))作为非易失性存储器740。
由于在计算系统700中使用根据本实施例的存储器装置(或存储器系统),所以安装在RAM 720中的存储器控制器和/或安装在中央处理器710中的存储器控制模块可执行根据本发明构思的实施例的存取预测操作和/或刷新顺序设置操作。即,RAM 720包括多个存储器区域(例如,库),并且与每个库相应的刷新操作可被管理。
如在本发明构思的领域中惯用的,可根据执行描述的功能的块来描述和示出实施例。可在这里被称为单元或模块等的这些块由模拟电路和/或数字电路(诸如逻辑门)、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等来物理实现,并且可由固件和/或软件被选择性地驱动。例如,所述电路可被包含在一个或多个半导体芯片中或被包含在基底支撑(诸如印制电路板)上等。组成块的电路可被专用硬件或者处理器(例如,一个或多个编程的微处理器和关联电路)实施,或者被执行所述块的一些功能的专用硬件和执行所述块的其他功能的处理器的组合实施。在不脱离本发明构思的范围的情况下,实施例的每个块可被物理分为两个或多个交互和分立的块。同样地,在不脱离本发明构思的范围的情况下,实施例的块可被物理组合为更复杂的块。
虽然已参考本发明构思的示例性实施例具体地示出并描述了本发明构思,但是将会理解,在不脱离权利要求的精神和范围的情况下,可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种被配置为管理与多个库相应的存取操作的存储器控制器的控制方法,所述控制方法包括:
通过分析地址,来确定所述多个库中的被请求存取的一个库;
基于确定的结果选择所述多个库中的被预测为将被存取的至少一个库;
基于选择的结果设置所述多个库的刷新顺序;
基于刷新顺序控制对于所述多个库的刷新操作。
2.如权利要求1所述的控制方法,其中,选择所述至少一个库的步骤包括:基于确定的结果和与所述多个库中的每个库相应的存取的可能性,来选择所述至少一个库,所述可能性基于与对于存取的请求相关的存取历史和与所述对于存取的请求相应的库地址来确定。
3.如权利要求1所述的控制方法,其中,选择所述至少一个库的步骤包括:基于数据信息以包括多个数据块的单位被存储在所述库中的状态来选择与被请求存取的库相关的至少一个其他库。
4.如权利要求1所述的控制方法,其中,选择所述至少一个库的步骤包括:基于确定的结果选择所述多个库中的未被刷新的库中的至少一个库。
5.如权利要求1所述的控制方法,其中,设置所述多个库的刷新顺序的步骤包括:设置被预测为接下来将被存取的至少一个库的刷新顺序以使所述被预测为接下来将被存取的至少一个库比其他库更晚被刷新。
6.如权利要求1所述的控制方法,其中,设置所述多个库的刷新顺序的步骤包括:基于选择的结果改变所述多个库中的未被刷新的库的刷新顺序。
7.如权利要求1所述的控制方法,其中,所述至少一个库包括第一库至第N库,N是等于或大于二的整数,
其中,设置所述多个库的刷新顺序的步骤包括:当第一库被请求存取并且第二库被预测为接下来将被存取时,将第二库的刷新顺序设置为比第一库的刷新顺心晚。
8.如权利要求1所述的控制方法,其中,所述至少一个库包括第一库至第N库,N是等于或大于二的整数,
其中,设置所述多个库的刷新顺序的步骤包括:当第一库被请求存取并且第二库被预测为接下来将被存取时,将第一库和第二库的刷新顺序设置为比其他库的刷新顺序更晚。
9.如权利要求1所述的控制方法,其中,所述多个库中的每个库包括多个行,
刷新操作以所述多个库中的每个库的行为单位被执行,
设置所述多个库的刷新顺序的步骤包括:设置所述多个库中的每个库的所述多个行中的任意一个行的刷新顺序。
10.如权利要求1所述的控制方法,其中,控制刷新操作的步骤包括:基于刷新顺序向存储器装置提供刷新命令和库地址。
11.如权利要求1所述的控制方法,其中,存储器控制器是包括在应用处理器中的存储器控制模块。
12.一种被配置为管理多个存储器区域的存储器控制器的控制方法,所述控制方法包括:
执行与在所述多个存储器区域中的一个或多个区域相应的刷新操作;
从外部装置接收对于存取的请求和与所述对于存取的请求相应的地址;
基于所述地址改变未被刷新的剩余的存储器区域的刷新顺序;
基于改变的刷新顺序执行与剩余的存储器区域相应的刷新操作。
13.如权利要求12所述的控制方法,其中,所述多个存储器区域是库。
14.如权利要求12所述的控制方法,其中,改变刷新顺序的步骤包括:基于当前被请求存取的库和/或被预测为接下来将被存取的库,改变刷新顺序。
15.如权利要求12所述的控制方法,其中,改变刷新顺序的步骤包括:改变刷新顺序以使具有已经开启以存取数据的至少一个行的库不被刷新。
16.一种包含包括第一库和第二库的多个库的存储器系统的控制方法,所述控制方法包括:
根据外部地址选择被请求存取的第一库;
通过参考信息来将第二库确定为被预测为将被访问的库;
调整第二库的刷新顺序,以使将被存取的库与将被刷新的库不匹配;
对第一库的数据进行存取;
在结束第二库的数据存取操作并且第二库的行被关闭之后,刷新第二库。
17.如权利要求16所述的控制方法,其中,对于数据存取的存取命令和对于刷新操作的刷新命令被存储在命令队列中,
调整刷新顺序的步骤包括:基于将第二库确定为被预测为将被存取的库结果,改变存储在命令队列中的命令的位置。
18.如权利要求17所述的控制方法,其中,存储器系统包括存储器控制器和存储器装置,
刷新操作通过基于确定第二库被预测为将被存取的结果从存储器控制器提供的库地址以及通过刷新地址被执行。
19.如权利要求16所述的控制方法,其中,所述多个库中的每个库包括多个行,
对于所述多个库的第一行的刷新顺序和所述多个库的第二行的刷新顺序彼此不同。
20.如权利要求16所述的控制方法,其中,存储器系统包括存储包括存取历史的信息的表,其中,确定的步骤包括:通过参考所述表来将第二库确定为被预测为将被存取的库。
CN201610186832.6A 2015-03-30 2016-03-29 存储器控制器和存储器系统的控制方法 Withdrawn CN106024052A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150044390A KR20160116533A (ko) 2015-03-30 2015-03-30 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
KR10-2015-0044390 2015-03-30

Publications (1)

Publication Number Publication Date
CN106024052A true CN106024052A (zh) 2016-10-12

Family

ID=57080957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610186832.6A Withdrawn CN106024052A (zh) 2015-03-30 2016-03-29 存储器控制器和存储器系统的控制方法

Country Status (3)

Country Link
KR (1) KR20160116533A (zh)
CN (1) CN106024052A (zh)
TW (1) TW201635152A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628756A (zh) * 2017-03-17 2018-10-09 爱思开海力士有限公司 存储器系统及其操作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US10782908B2 (en) 2018-02-05 2020-09-22 Micron Technology, Inc. Predictive data orchestration in multi-tier memory systems
US11416395B2 (en) 2018-02-05 2022-08-16 Micron Technology, Inc. Memory virtualization for accessing heterogeneous memory components
US10880401B2 (en) 2018-02-12 2020-12-29 Micron Technology, Inc. Optimization of data access and communication in memory systems
KR102578002B1 (ko) * 2018-07-03 2023-09-14 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US10877892B2 (en) 2018-07-11 2020-12-29 Micron Technology, Inc. Predictive paging to accelerate memory access
TWI670599B (zh) * 2018-08-28 2019-09-01 大陸商深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
US10852949B2 (en) 2019-04-15 2020-12-01 Micron Technology, Inc. Predictive data pre-fetching in a data storage device
KR20220031793A (ko) 2020-09-03 2022-03-14 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템, 그것을 제어하는 제어기 및 그것의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628756A (zh) * 2017-03-17 2018-10-09 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
TW201635152A (zh) 2016-10-01
KR20160116533A (ko) 2016-10-10

Similar Documents

Publication Publication Date Title
CN106024052A (zh) 存储器控制器和存储器系统的控制方法
US5889714A (en) Adaptive precharge management for synchronous DRAM
Chang Understanding and improving the latency of DRAM-based memory systems
US9442867B2 (en) Interrupted write memory operation in a serial interface memory with a portion of a memory address
US9293188B2 (en) Memory and memory controller for high reliability operation and method
US10318420B2 (en) Draining a write queue based on information from a read queue
JP6130594B2 (ja) 信頼性の高い動作に適したメモリコントローラを有するデータプロセッサ及び方法
Lee Reducing DRAM latency at low cost by exploiting heterogeneity
CN109155143A (zh) 精细粒度刷新
CN109154918A (zh) 自刷新状态机mop阵列
EP3824466A1 (en) A refresh scheme in a memory controller
JP7407167B2 (ja) メモリの複数のランクを有するシステムのダイナミックランダムアクセスメモリリフレッシュの構成
US20110225465A1 (en) Managing Memory Refreshes
US20200089423A1 (en) Memory system data management
CN117083588A (zh) 仲裁期间写入存储体组掩码
CN103927203B (zh) 一种计算机系统及控制方法
US20170228175A1 (en) Memory controller, memory system managing refresh operation and operating method of the memory controller
KR20230069234A (ko) Dram을 위한 리프레시 관리 목록
KR20230023014A (ko) Dram 커맨드 스트리크 관리
US20080247260A1 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
CN117501230A (zh) 多存储列存储器控制器中的高效存储列切换
Chang et al. Reducing DRAM Refresh Overheads with Refresh-Access Parallelism
US20230168818A1 (en) Memory device having reduced power noise in refresh operation and operating method thereof
Shevgoor Enabling big memory with emerging technologies
Balasubramonian Memory Refresh

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20161012

WW01 Invention patent application withdrawn after publication