CN108628756A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN108628756A
CN108628756A CN201711273495.5A CN201711273495A CN108628756A CN 108628756 A CN108628756 A CN 108628756A CN 201711273495 A CN201711273495 A CN 201711273495A CN 108628756 A CN108628756 A CN 108628756A
Authority
CN
China
Prior art keywords
memory
command
peak
storage system
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711273495.5A
Other languages
English (en)
Inventor
辛范柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108628756A publication Critical patent/CN108628756A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Abstract

一种存储器系统可以包括：存储器装置，其包括其中存储数据的多个页面、其中包括页面的多个存储块以及其中包括存储块的多个存储器管芯；以及控制器，其适于执行与从主机接收的多个命令相对应的命令操作，当执行命令操作时预测峰值操作持续时间，并且通过使峰值操作持续时间之间的重叠最小化来调度命令。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年3月17日提交的申请号为10-2017-0033549的韩国专利申请的优先权，其公开全文通过引用并入本文。
技术领域
示例性实施例涉及一种存储器系统，并且更特别地，涉及一种处理关于存储器装置的数据的存储器系统及其操作方法。
背景技术
计算机环境范例已经转变至可随时随地使用的普适计算系统。因此，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储装置或辅助存储装置。
因为存储器系统不具有移动部件，所以它们提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本发明的各种实施例涉及一种存储器系统及其操作方法，其能够使存储器系统的复杂度和性能恶化最小化，并且使存储器装置的使用效率最大化，从而快速且稳定地处理关于存储器装置的数据。
在实施例中，存储器系统可以包括：存储器装置；以及控制器，其适于：执行命令操作、在执行命令操作时预测命令操作中的每一个的峰值操作持续时间以及通过使命令操作的峰值操作持续时间之间的重叠最小化来调度命令操作。
控制器可以适于以不同的待处理(pending)时间对存储器装置执行命令操作的方式调度命令操作。
待处理时间可以对应于存储器系统的参考时钟的质数倍。
峰值操作持续时间可以是在峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平中的至少一个内执行命令操作的操作持续时间。
控制器可以检查各个命令操作，可以检查各个命令操作中的各个子命令操作，并且可以检查在各个命令操作的子命令操作中的各个峰值子命令操作。
峰值操作持续时间可以是分别对存储器装置执行峰值子命令操作的操作持续时间。
控制器可以调度命令，使得对存储器装置执行不同的操作持续时间的峰值子命令操作。
控制器可以调度命令，使得在存储器系统中的最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内执行命令操作。
控制器可以将存储器管芯分组成多个存储器管芯组，并且可以调度命令，使得在存储器管芯组中或存储器管芯组中的存储器管芯中以不同的待处理时间执行命令操作。
存储器管芯组可以包括对应于通道、路径(ways)、存储块类型和数据类型中的至少一个而被分组的存储器管芯。
在实施例中，存储器系统的操作方法可以包括：接收用于存储器装置的多个命令；当执行命令操作时，预测峰值操作持续时间；调度命令以使峰值操作持续时间之间的重叠最小化；以及对存储器装置执行各个命令操作。
调度可以调度命令，使得以不同的待处理时间对存储器装置执行命令操作。
待处理时间可以对应于存储器系统的参考时钟的质数倍。
峰值操作持续时间可以是在峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平中的至少一个内执行命令操作的操作持续时间。
方法可以进一步包括：检查各个命令操作；检查各个命令操作中的各个子命令操作，以及检查在各个命令操作的子命令操作中各个峰值子命令操作。
峰值操作持续时间可以是分别对存储器装置执行峰值子命令操作的操作持续时间。
调度可以调度命令，使得对存储器装置执行不同的操作持续时间的峰值子命令操作。
调度可以调度命令，使得在存储器系统中的最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内执行命令操作。
方法可以进一步包括：将存储器管芯分组成多个存储器管芯组；以及调度命令，使得在存储器管芯组中或存储器管芯组中的存储器管芯中以不同的待处理时间执行命令操作。
存储器管芯组可以包括对应于通道、路径、存储块类型和数据类型中的至少一个而被分组的存储器管芯。
附图说明
从以下参照附图的详细描述中，本发明的这些和其它特征及优点对于本发明所属领域的技术人员将变得显而易见，其中：
图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图；
图2是示出图1所示的存储器系统中采用的存储器装置的示例性配置的示意图；
图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图；
图4是示出图2所示的存储器装置的示例性三维结构的示意图；
图5是根据本发明的实施例的包括控制器和存储器装置的存储器系统的简化示意图；
图6是根据本发明实施例的包括多个管芯、平面、块和缓冲器的存储器装置的简化示意图；
图7是根据本发明实施例的包括操作性地联接到主机的存储器系统的数据处理系统的简化框图；
图8示出根据本发明的实施例的存储器系统的操作的波形图；
图9是示出根据本发明的实施例的存储器系统的操作的流程图；以及
图10至图18是示意性示出根据本发明的各个实施例的图1所示的数据处理系统的应用示例的图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，应注意的是，本发明可以以不同的其它实施例、形式和变化实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完整的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了不使本发明不必要模糊，未详细地描述公知的进程结构和/或进程。
也应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。
图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可以进一步包括操作性地联接到存储器系统110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。
存储器系统110可以响应于从主机102接收的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可以包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型-MMC。SD卡可以包括迷你-SD卡和微型-SD卡。
存储器系统110可以采用各种类型的存储装置。可以被包括在存储器系统110的存储装置的非限制性示例包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维(3D)堆叠结构。
存储器系统110可以包括彼此操作性地联接的存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可以控制将数据存储到存储器装置150中。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可以包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(DMB)播放器、3维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输/接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理的各种电子装置中的一个、射频识别(RFID)装置或配置计算系统的各种部件中的一个。
存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156。每个存储块152至156可以包括多个页面，并且页面中的每一个可以包括联接到字线的多个存储器单元。
控制器130可以响应于从主机102接收的请求来控制存储器装置150。例如，控制器130可以控制存储器装置150的读取操作、写入操作(或编程操作)和擦除操作。例如，在读取操作中，控制器130可以将从存储器装置150读取的数据提供给主机102，并且在写入操作中，控制器可以写入，即将从主机102提供的数据存储到存储器装置150中。
控制器130可以包括经由内部总线全部操作性地联接的主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、诸如例如NAND闪存控制器(NFC)142的存储器装置控制器(MDC)和存储器144。
主机接口单元132可以被配置为处理从主机102接收的命令和数据，并且还可以将从存储器装置150读取的数据传输到主机。主机接口单元132可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动器(IDE)。
ECC单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。例如，ECC单元138可以通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。ECC单元138可以输出指示错误校正解码进程结果的信号。例如，ECC单元138可以输出错误校正成功信号或错误校正失败信号。在实施例中，当错误位的数量大于可校正错误位的阈值时，ECC单元138不能校正错误位，并且可以输出错误校正失败信号。
ECC单元138可以通过包括例如诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、涡轮码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等的编码调制的任何合适的方法来执行错误校正操作。然而，ECC单元138不限于此。ECC单元138可以包括用于错误校正操作的所有电路、模块、系统或装置。
PMU 140可提供和管理控制器130的电力需要。
NFC 142可以用作用于将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于从主机102接收的请求来控制存储器装置150。NFC 142可以用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，NFC 142可以支持控制器130和存储器装置150之间的数据传送。例如，在实施例中，存储器装置150可以是闪速存储器或具体是NAND闪速存储器，并且MDC可以是NAND闪存控制器(NFC)142并且可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储可以被用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作和/或擦除操作。控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以由易失性存储器来实施。例如，存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可以被设置在控制器130的内部或外部。图1例示设置在控制器130内的存储器144。在实施例中，存储器144可以由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器实施。
处理器134可以控制存储器系统110的总体操作。处理器134可以驱动固件以控制存储器系统110的总体操作。固件可以被称为闪存转换层(FTL)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以对包括在存储器装置150中的多个存储块152至156中的且在编程操作期间由于NAND闪速存储器的特征而发生编程失败的坏块进行检查的坏块管理操作。管理单元可以将坏块的编程失败的数据写入新存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被更可靠性地执行。
并且，在根据本发明的实施例的存储器系统中，例如，在控制器130在存储器装置150中执行与从主机102接收的多个命令相对应的多个命令操作，例如，与多个写入命令相对应的多个编程操作、与多个读取命令相对应的多个读取命令和与多个擦除命令相对应的多个擦除命令的情况下，考虑到包括控制器130和存储器装置150的存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平来调度多个命令，并且然后，在存储器装置150中执行与命令相对应的多个命令操作。
特别地，在根据本发明的实施例的存储器系统中，在控制器130通过排队和解析各个命令来顺序地并连续地接收来自主机102的命令的情况下，当执行与各个命令对应的命令操作时，针对各个命令操作检查与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的子命令操作以执行命令操作，并且预测在各个命令操作中待执行(或在其处待执行)子命令操作的操作持续时间(或操作定时)。进一步地，调度命令，使得操作持续时间(或操作定时)之间的重叠最小化，并且然后，在存储器装置150中执行与命令相对应的命令操作。即，在本公开的实施例中，在从主机102接收多个命令的情况下，在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行与多个命令相对应的命令操作。作为结果，可以防止命令操作的故障，可以在存储器系统110中稳定地执行命令操作，并且因此可以提高存储器系统110的可靠性和操作性能。以下将参照图5至图9详细描述在从存储器系统中的主机102接收多个命令的情况下多个命令的调度以及与多个命令相对应的多个命令操作的执行。
图2是示出存储器装置150的示例性配置的示意图。
参照图2，存储器装置150可以包括多个存储块0至N-1，并且块0到N-1中的每一个可以包括例如2M个页面的多个页面，其数量可以根据电路设计而变化。包含在各个存储块0至N-1中的存储器单元可以是存储1位数据的单层单元(SLC)或存储2位数据的多层单元(MLC)中的一个或多个。在实施例中，存储器装置150可以包括多个三层单元(TLC)，每个三层单元存储3位数据。在另一实施例中，存储器装置可以包括多个四层单元(QLC)，每个四层单元存储4位数据。
图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可以对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可以包括联接到多个相应位线BL0至BLm-1的多个单元串340。每个列的单元串340可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，多个存储器单元MC0至MCn-1可以串联联接。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可以是能够存储多个位的数据信息的MLC。单元串340中的每一个可以电联接到多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线BL0，并且最后单元串联接到最后的位线BLm-1。
虽然图3示出NAND闪速存储器单元，但是本发明不限于此方式。应注意的是，存储器单元可以是NOR闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器。
存储器装置150可以进一步包括电压供给单元310，其提供包括根据操作模式供给到字线的编程电压、读取电压和通过电压的字线电压。电压供给单元310的电压产生操作可以由控制电路(未示出)来控制。在控制电路的控制下，电压供给单元310可以选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且将字线电压提供给所选择的字线和可能需要的未选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
图4是示出存储器装置150的示例性3D结构的示意图。
存储器150可以由2D或3D存储器装置来实施。具体地，如图4所示，存储器装置150可以由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可以包括每个具有3D结构(或竖直结构)的多个存储块BLK0至BLKN-1。
在下文中，将参照图5至图9详细描述根据实施例的存储器系统中的存储器装置150的数据处理，特别是在从主机102接收多个命令并执行与命令相对应的多个命令操作的情况下的数据处理操作。
在本公开的实施例中，在从主机102接收多个命令并执行多个命令操作的情况下，根据包括控制器130和存储器装置150的存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平，调度从主机102接收的多个命令，并且然后，在存储器装置150中执行与命令相对应的多个命令操作。
特别地，在存储器系统110中，在控制器130顺序地并连续地接收来自主机102的命令的情况下，控制器可以在执行与各个命令相对应的命令操作时执行各个命令的排队和解析，并且可以针对各个命令操作中的每一个检查与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的子命令操作以执行命令操作，并且可以预测在各个命令操作中待执行(或在其处待执行)子命令操作的操作持续时间(或操作定时)，特别是各个命令操作和子命令操作中的峰值操作持续时间(或峰值操作定时)。然后，控制器可以调度命令，使得操作持续时间(或操作定时)，特别是峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且然后，可以在存储器装置150中执行命令操作。
在本公开的实施例中，存储器系统110可以通过首先检查命令操作的子命令操作中的与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的子命令操作来执行与从主机102接收的多个命令相对应的多个命令操作。这些子命令操作在下文中也被称为峰值子命令操作。因此，根据实施例的本发明的存储器系统110在执行与从主机102接收的多个命令相对应的多个命令操作之前，可以检查峰值子命令操作，以预测待执行(或在其处待执行)峰值子命令操作的操作持续时间(或操作定时)，即，以预测峰值操作持续时间(或峰值操作定时)。进一步地，存储器系统110可以以优化的调度顺序调度多个接收的命令的执行，该优化的调度顺序减少、最小化或防止待执行(或在其处待执行)子命令操作的峰值操作持续时间(或峰值操作定时)之间的重叠。只有这样，可以根据优化的调度顺序在存储器装置150中执行与接收的命令相对应的命令操作。以该方式，在从主机102接收多个命令的情况下，在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行与多个命令相对应的命令操作。作为结果，可以防止命令操作的故障，可以在存储器系统110中稳定地执行命令操作，并且因此显著提高存储器系统110的可靠性和操作性能。
例如，根据实施例的存储器系统110中的控制器130可以排队和解析从主机102接收的多个写入命令，使得在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行与写入命令相对应的多个编程操作。为此，当执行编程操作时，针对各个编程操作检查与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的峰值子命令操作，即峰值子编程操作。与各个编程操作相对应的子命令操作，即子编程操作可以包括用于各个编程操作中的写入数据的数据传送操作、数据写入操作、映射操作和映射更新操作。
在另一示例中，例如，在从主机102接收多个读取命令的情况下，控制器130排队和解析各个读取命令，使得在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行与读取命令相对应的多个读取操作。为此，当执行读取操作时，针对各个读取操作检查与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的峰值子命令操作，即峰值子读取操作。与各个读取操作相对应的子读取操作可以包括用于各个读取操作中的读取数据的数据传送操作、数据感测操作、映射检查操作和数据解码和错误校正操作。在又一示例中，在从主机102接收多个擦除命令的情况下，控制器130排队和解析各个擦除命令，使得在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行与擦除命令相对应的多个擦除操作。为此，当执行擦除操作时，针对各个擦除操作检查与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的峰值子命令操作，即峰值子擦除操作。与各个擦除操作相对应的子擦除操作可以包括用于各个擦除操作中的擦除数据的相应存储块检查操作、数据擦除操作和映射更新操作。在又一示例中，例如，在从主机102接收多个写入命令、多个读取命令和多个擦除命令的情况下，控制器130排队和解析各个写入命令、读取命令和擦除命令，使得在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行编程操作、读取操作和擦除操作。为此，如上所述，检查与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的峰值子编程操作、峰值子读取操作和峰值子擦除操作。在该实施例中，如上所述，控制器130预测待执行(或在其处待执行)在与从主机102接收的多个命令相对应的命令操作中针对各个命令操作检查的峰值子命令操作，即峰值子编程操作、峰值子读取操作和峰值子擦除操作的操作持续时间(或操作定时)，即，分别预测峰值操作持续时间(或峰值操作定时)。进一步地，调度从主机102接收的多个命令，使得待执行(或在其处待执行)峰值子命令操作的峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且然后，在存储器装置150中执行与命令相对应的命令操作。因此，在根据实施例的存储器系统110中，在从主机102接收多个命令的情况下，在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行与多个命令相对应的命令操作。
现将通过采取以下情况作为示例来进行描述：在将与从主机102接收的多个写入命令相对应的写入数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲器中之后，存储在缓冲器/高速缓冲器中的数据被编程并存储在包括在存储器装置150中的多个存储块中，即，执行编程操作，并且，在对应于存储器装置150的编程操作生成和更新映射数据之后，更新的映射数据被存储在包括在存储器装置150中的多个存储块中，即，执行与从主机102接收的多个写入命令相对应的编程操作的情况。
进一步地，将通过采取以下情况作为示例来进行描述：当从主机102接收针对存储在存储器装置150中的数据的多个读取命令时，通过检查对应于读取命令的数据的映射数据从存储器装置150读取对应于读取命令的数据，并且，在将读取数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲器中之后，将存储在缓冲器/高速缓冲器中的数据提供给主机102，即，执行与从主机102接收的多个读取命令相对应的读取操作的情况。另外，将通过采取以下情况作为示例来进行描述：当从主机102接收针对包括在存储器装置150中的存储块的多个擦除命令时，检查与擦除命令相对应的存储块，擦除存储在检查的存储块中的数据，对应于擦除的数据更新映射数据，并且将更新的映射数据存储在包括在存储器装置150中的多个存储块中，即，执行与从主机102接收的多个擦除命令相对应的擦除操作的情况。此外，在本公开的实施例中，将通过
采取以下情况作为示例来进行描述：执行上述多个编程操作、读取操作和擦除操作。
进一步应当注意的是，虽然本文将控制器130在存储器系统110中执行命令操作作为示例来描述，但是包括在控制器130中的处理器134可以通过例如FTL(闪存转换层)来执行数据处理操作。例如，在本公开的实施例中，控制器130将与从主机102接收的写入命令相对应的用户数据和元数据编程并存储在包括在存储器装置150中的多个存储块中的可选存储块中，从包括在存储器装置150中的多个存储块中的可选存储块读取与从主机102接收的读取命令相对应的用户数据和元数据，并且将读取数据提供给主机102，或者从包括在存储器装置150中的多个存储块中的可选存储块擦除与从主机102接收的擦除命令相对应的用户数据和元数据。
元数据可以包括用于与编程操作相对应的存储块中存储的数据的第一映射数据和第二映射数据，第一映射数据包括逻辑/物理(L2P：逻辑到物理)信息(在下文中，被称为“逻辑信息”)，第二映射数据包括物理/逻辑(P2L：物理到逻辑)信息(在下文中，被称为“物理信息”)。并且，元数据可以包括：关于与从主机102接收的命令相对应的命令数据的信息；关于与命令相对应的命令操作的信息；关于待对其执行命令操作的存储器装置150的存储块的信息；以及关于与命令操作相对应的映射数据的信息。换言之，元数据可以包括所有剩余信息和除了与从主机102接收的命令相对应的用户数据之外的数据。
即，在本公开的实施例中，控制器130执行与从主机接收的多个命令相对应的命令操作，例如，在从主机102接收写入命令的情况下，即，执行与多个写入命令相对应的编程操作。此时，与写入命令相对应的用户数据被写入并存储在存储器装置150的存储块中，例如，存储块中对其执行擦除操作的空存储块、开放存储块或空闲存储块；并且包括L2P映射表或L2P映射列表的第一映射数据以及包括P2L映射表或P2L映射列表的第二映射数据被写入和存储在存储器装置150的存储块中的空存储块、开放存储块或空闲存储块中，在L2P映射表或L2P映射列表中记录有存储在存储块中的用户数据的逻辑地址与物理地址之间的映射信息，即逻辑信息，在P2L映射表或P2L映射列表中记录有存储用户数据的存储块的物理地址与逻辑地址之间的映射信息，即物理信息被。
此处，当从主机102接收写入命令时，控制器130将与写入命令相对应的用户数据写入并存储在存储块中，并且将包括用于存储在存储块中的用户数据的第一映射数据和第二映射数据的元数据存储在存储块中。特别地，相应于用户数据的数据段被存储在存储器装置150的存储块中，控制器130生成并更新元数据的元段，即作为映射数据的映射段的第一映射数据的L2P段和第二映射数据的P2L段，并且将映射段存储在存储器装置150的存储块中。此时，控制器130通过将存储在存储器装置150的存储块中的映射段加载到控制器130的存储器144中来更新存储在存储器装置150的存储块中的映射段。
特别地，在本公开的实施例中，如上所述，在从主机102接收多个写入命令的情况下，排队和解析写入命令，并且在与写入命令相对应的编程操作中检查峰值子编程操作，例如，在编程操作中检查数据写入操作。然后，预测执行(或在其处执行)峰值子编程操作的操作持续时间(或操作定时)，即峰值操作持续时间(或峰值操作定时)，调度多个写入命令，使得待执行(或在其处待执行)峰值子编程操作的峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且执行与写入命令相对应的编程操作。在该方面，在根据实施例的存储器系统110中，为了在包括控制器130和存储器装置150的存储器系统110的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行编程操作，控制器130调度写入命令，使得待执行(或在其处待执行)峰值子编程操作的操作持续时间(或操作定时)，即，峰值操作持续时间(或峰值操作定时)之间的重叠最小化，即，调度写入命令，使得在其处待执行编程操作的定时，特别是在其处待执行峰值子编程操作的定时，具有不同的待处理时间。
控制器130调度写入命令，使得以不同的待处理时间执行编程操作，特别是峰值子编程操作。根据该事实，在与多个写入命令相对应的编程操作中，例如，可以在第一定时处执行与第一写入命令相对应的第一编程操作，可以在从第一定时的第一待处理时间之后的定时处执行与第二写入命令相对应的第二编程操作，可以在从第一定时的第二待处理时间之后的定时处执行与第三写入命令相对应的第三编程操作，并且可以在从第一定时的第三待处理时间之后的定时处执行与第四写入命令相对应的第四编程操作。待处理时间可以是存储器系统110的参考时钟(T)的质数倍。例如，第一待处理时间可以是参考时钟(T)的两倍，第二待处理时间可以是参考时钟(T)的三倍，并且第三待处理时间可以是参考时钟(T)的五倍。换言之，在第一定时(t0)执行第一编程操作的情况下，可以在第一定时(t0)之后的与两个参考时钟(2T)相对应的定时处执行第二编程操作，可以在第一定时(t0)之后的与三个参考时钟(3T)相对应的定时处执行第三编程操作，并且可以在第一定时(t0)之后的与五个参考时钟(5T)相对应的定时处执行第四编程操作。
进一步地，在从主机102接收多个读取命令的情况下，控制器130从存储器装置150读取与读取命令相对应的读取的数据，将读取数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲器中，并且然后，将存储在缓冲器/高速缓冲器中的数据提供给主机102，由此执行与多个读取命令相对应的读取操作。
特别地，在本公开的实施例中，如上所述，在从主机102接收多个读取命令的情况下，排队和解析读取命令，并且在与读取命令相对应的读取操作中检查峰值子读取操作，例如，在读取操作中检查数据解码和错误校正操作。然后，预测执行(或在其处执行)峰值子读取操作的操作持续时间(或操作定时)，即峰值操作持续时间(或峰值操作定时)，调度多个读取命令，使得待执行(或在其处待执行)峰值子读取操作的峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且执行与读取命令相对应的读取操作。在该方面，在根据实施例的存储器系统110中，为了在包括控制器130和存储器装置150的存储器系统110的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行读取操作，控制器130调度读取命令，使得待执行(或在其处待执行)峰值子读取操作的操作持续时间(或操作定时)，即，峰值操作持续时间(或峰值操作定时)之间的重叠最小化，即，调度读取命令，使得在其处待执行读取操作的定时，特别是在其处待执行峰值子读取操作的定时，具有不同的待处理时间。
即，控制器130调度读取命令，使得以不同的待处理时间执行读取操作，特别是峰值子读取操作。根据该事实，在与多个读取命令相对应的读取操作中，例如，可以在第一定时处执行与第一读取命令相对应的第一读取操作，可以在从第一定时的第一待处理时间之后的定时处执行与第二读取命令相对应的第二读取操作，可以在从第一定时的第二待处理时间之后的定时处执行与第三读取命令相对应的第三读取操作，并且可以在从第一定时的第三待处理时间之后的定时处执行与第四读取命令相对应的第四读取操作。待处理时间可以是存储器系统110的参考时钟(T)的质数倍。例如，第一待处理时间可以是参考时钟(T)的两倍，第二待处理时间可以是参考时钟(T)的三倍，并且第三待处理时间可以是参考时钟(T)的五倍。换言之，在第一定时(t0)处执行第一读取操作的情况下，可以在第一定时(t0)之后的与两个参考时钟(2T)相对应的定时处执行第二读取操作，可以在第一定时(t0)之后的与三个参考时钟(3T)相对应的定时处执行第三读取操作，并且可以在第一定时(t0)之后的与五个参考时钟(5T)相对应的定时处执行第四读取操作。
另外，在从主机102接收多个擦除命令的情况下，控制器130检查与擦除命令相对应的存储器装置150的存储块，并且然后对存储块执行擦除操作。
特别地，在本公开的实施例中，如上所述，在从主机102接收多个擦除命令的情况下，排队和解析擦除命令，并且在与擦除命令相对应的擦除操作中检查峰值子擦除操作，例如，在擦除操作中检查数据擦除操作。然后，预测执行(或在其处执行)峰值子擦除操作的操作持续时间(或操作定时)，即峰值操作持续时间(或峰值操作定时)，调度多个擦除命令，使得待执行(或在其处待执行)峰值子读取操作的峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且执行与擦除命令相对应的擦除操作。在该方面，在根据实施例的存储器系统110中，为了在包括控制器130和存储器装置150的存储器系统110的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行擦除操作，控制器130调度擦除命令，使得待执行(或在其处待执行)峰值子擦除操作的操作持续时间(或操作定时)，即，峰值操作持续时间(或峰值操作定时)之间的重叠最小化，即，调度擦除命令，使得在其处待执行擦除操作的定时，特别是在其处待执行峰值子擦除操作的定时，具有不同的待处理时间。
即，控制器130调度擦除命令，使得以不同的待处理时间执行擦除操作，特别是峰值子擦除操作。根据该事实，在擦除操作中，例如，可以在第一定时处执行与第一擦除命令相对应的第一擦除操作，可以在从第一定时的第一待处理时间之后的定时处执行与第二擦除命令相对应的第二擦除操作，可以在从第一定时的第二待处理时间之后的定时处执行与第三擦除命令相对应的第三擦除操作，并且可以在从第一定时的第三待处理时间之后的定时处执行与第四擦除命令相对应的第四擦除操作。待处理时间可以是存储器系统110的参考时钟(T)的质数倍。例如，第一待处理时间可以是参考时钟(T)的两倍，第二待处理时间可以是参考时钟(T)的三倍，并且第三待处理时间可以是参考时钟(T)的五倍。换言之，在第一定时(t0)处执行第一擦除操作的情况下，可以在第一定时(t0)之后的与两个参考时钟(2T)相对应的定时处执行第二擦除操作，可以在第一定时(t0)之后的与三个参考时钟(3T)相对应的定时处执行第三擦除操作，并且可以在第一定时(t0)之后的与五个参考时钟(5T)相对应的定时处执行第四擦除操作。
以该方式，在从主机102接收多个命令，即多个写入命令、多个读取命令和多个擦除命令的情况下，特别是在在顺序地并且连续地接收多个命令的情况下，排队和解析多个命令，分别检查与各个命令相对应的命令操作中的峰值子命令操作，即，检查编程操作中的数据写入操作、读取操作中的数据解码和错误校正操作以及擦除操作中的数据擦除操作。然后，预测待执行(或在其处待执行)峰值子命令操作的操作持续时间(或操作定时)，即峰值操作持续时间(或峰值操作定时)。此后，调度多个命令，使得待执行(或在其处待执行)峰值子命令操作的峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且执行与多个命令相对应的命令操作，特别是与顺序地并且连续地接收的命令相对应的命令操作，即编程操作、读取操作和擦除操作。在根据实施例的存储器系统110中，为了在包括控制器130和存储器装置150的存储器系统110的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行编程操作、读取操作和擦除操作，调度多个命令，使得待执行(或在其处待执行)峰值子命令操作的操作持续时间(或操作定时)，即，峰值操作持续时间(或峰值操作定时)之间的重叠被最小化，即，调度多个命令，使得在其处待执行命令操作的定时，特别是在其处待执行峰值子命令操作的定时，具有不同的待处理时间。
也就是说，在根据实施例的存储器系统110中，调度多个命令，使得以不同的待处理时间执行命令操作，特别是峰值子命令操作。根据该事实，在与多个命令相对应的命令操作中，例如，可以在第一定时处执行与第一命令相对应的第一命令操作，可以在从第一定时的第一待处理时间之后的定时处执行与第二命令相对应的第二命令操作，可以在从第一定时的第二待处理时间之后的定时处执行与第三命令相对应的第三命令操作，并且可以在从第一定时的第三待处理时间之后的定时处执行与第四命令相对应的第四命令操作。待处理时间可以是存储器系统110的参考时钟(T)的质数倍。例如，第一待处理时间可以是参考时钟(T)的两倍，第二待处理时间可以是参考时钟(T)的三倍，并且第三待处理时间可以是参考时钟(T)的五倍。换言之，在第一定时(t0)处执行第一命令操作的情况下，可以在第一定时(t0)之后的与两个参考时钟(2T)相对应的定时处执行第二命令操作，可以在第一定时(t0)之后的与三个参考时钟(3T)相对应的定时处执行第三命令操作，并且可以在第一定时(t0)之后的与五个参考时钟(5T)相对应的定时处执行第四命令操作。在下文中，将参照图5至图8详细描述与根据本发明的实施例的存储器系统中的多个命令相对应的命令操作的执行。
参照图5，控制器130执行命令操作，例如，与从主机102接收的多个写入命令相对应的编程操作。此时，控制器130将与写入命令相对应的用户数据编程并存储到存储器装置150的存储块552、554、562、564、572、574、582和584中。并且，相应于对存储块552、554、562、564、572、574、582和584的编程操作，控制器130生成并更新用户数据的元数据并且将元数据存储在存储器装置150的存储块552、554、562、564、572、574、582和584中。
更具体地，控制器130生成并更新指示用户数据被存储在包括在存储器装置150的存储块552、554、562、564、572、574、582和584中的页面中的信息，例如第一映射数据和第二映射数据，即，生成并更新第一映射数据的逻辑段，即L2P段，和第二映射数据的物理段，即P2L段，并且然后，将L2P段和P2L段存储在存储器装置150的存储块552、554、562、564、572、574、582和584中。
例如，控制器130将与从主机102接收的写入命令相对应的用户数据高速缓冲和缓冲在包括在控制器130的存储器144中的第一缓冲器510中，即，将用户数据的数据段512存储在作为数据缓冲器/高速缓冲器的第一缓冲器510中。然后，控制器130将存储在第一缓冲器510中的数据段512存储在包括在存储器装置150的存储块552、554、562、564、572、574、582和584中的页面中。当与从主机102接收的写入命令相对应的用户数据的数据段512被编程并存储在包括在存储器装置150的存储块552、554、562、564、572、574、582和584中的页面中时，控制器130生成并更新第一映射数据和第二映射数据，并将第一映射数据和第二映射数据存储在包括在控制器130的存储器144中的第二缓冲器520中。即，控制器130将用户数据的第一映射数据的L2P段522和用户数据的第二映射数据的P2L段524存储在作为映射缓冲器/高速缓冲器的第二缓冲器520中。在控制器130的存储器144中的第二缓冲器520中，如上所述，可以有存储的第一映射数据的L2P段522和第二映射数据的P2L段524，或者可以有存储的第一映射数据的L2P段522的映射列表和第二映射数据的P2L段524的映射列表。控制器130将存储在第二缓冲器520中的第一映射数据的L2P段522和第二映射数据的P2L段524存储在包括在存储器装置150的存储块552、554、562、564、572、574、582和584中的页面中。
并且，控制器130执行与从主机102接收的多个命令相对应的命令操作，例如，与从主机102接收的多个读取命令相对应的读取操作。此时，控制器130将与读取命令相对应的用户数据的映射段，例如第一映射数据的L2P段522和第二映射数据的P2L段524，加载到第二缓冲器520中，并且检查L2P段522和P2L段524。此后，控制器130读取存储在存储器装置150的存储块552、554、562、564、572、574、582和584中的相应存储块的页面中的用户数据，将读取的用户数据的数据段512存储在第一缓冲器510中，并且将数据段512提供给主机102。
此外，控制器130执行与从主机102接收的多个命令相对应的命令操作，例如，与从主机102接收的多个擦除命令相对应的擦除操作。此时，控制器130检查存储器装置150的存储块552、554、562、564、572、574、582和584中与擦除命令相对应的存储块，并且对检查的存储块执行擦除操作。
参照图6，存储器装置150包括多个存储器管芯，例如存储器管芯0 610、存储器管芯1 630、存储器管芯2 650和存储器管芯3 670。存储器管芯610、630、650和670中的每一个包括多个页面。例如，存储器管芯0 610包括平面0 612、平面1 616、平面2 620和平面3624，存储器管芯1 630包括平面0 632、平面1 636、平面2 640和平面3 644，存储器管芯2650包括平面0 652、平面1 656、平面2 660和平面3 664，并且存储器管芯3 670包括平面0672、平面1 676、平面2 680和平面3 684。包含在存储器装置150中的存储器管芯610、630、650和670中的各个平面612、616、620、624、632、636、640、644、652、656、660、664、672、676、680和684包括多个存储块614、618、622、626、634、638、642、646、654、658、662、666、674、678、682和686，例如，N个块Block0、Block1、......BlockN-1各自包括多个页面，例如包括如上参照图2所述的2M个页面。此外，存储器装置150包括与各个存储器管芯610、630、650和670相对应的多个缓冲器，例如，与存储器管芯0 610相对应的缓冲器0 628、与存储器管芯1630相对应的缓冲器1 648、与存储器管芯2 650相对应的缓冲器2 668和与存储器管芯3670相对应的缓冲器3 688。
例如，在操作中，在执行编程操作的情况下，与对应于从主机102接收的多个命令的编程操作相对应的数据首先被存储在缓冲器628、648、668和688中，并且然后被存储在包括在存储器管芯610、630、650和670的存储块中的页面中。在执行读取操作的情况下，与读取操作相对应的数据从包括在存储器管芯610、630、650和670的存储块中的页面被读取，被存储在缓冲器628、648、668和688中，并且然后通过控制器130被提供给主机102。
在本公开的实施例中，虽然为了便于说明，以下将作为示例描述包括在存储器装置150中的缓冲器628、648、668和688存在于各个相应的存储器管芯610、630、650和670外部，但是应当注意的是，缓冲器628、648、668和688可以存在于各个相应的存储器管芯610、630、650和670内部，并且应当注意的是，缓冲器628、648、668和688可以对应于各个存储器管芯610、630、650和670中的各个平面612、616、620、624、632、636、640、644、652、656、660、664、672、676、680和684或者各个存储块614、618、622、626、634、638、642、646、654、658、662、666、674、678、682和686。进一步地，在本公开的实施例中，虽然为了便于说明，以下将作为示例描述包括在存储器装置150中的缓冲器628、648、668和688是如以上参考图3描述的包括在存储器装置150中的多个页面缓冲器322、324和326，但是应当注意的是，缓冲器628、648、668和688可以是包括在存储器装置150中的多个高速缓冲器或多个寄存器。
此外，如上所述，在控制器130在包括在存储器装置150中的多个存储器管芯610、630、650和670中执行与从主机102接收的多个命令相对应的命令操作的情况下，根据实施例的存储器系统110中的存储器装置150可以包括命令寄存器、控制寄存器和状态寄存器，命令寄存器接收和存储执行与从控制器130传送的多个命令相对应的命令操作的请求，控制寄存器根据控制器130中的命令的调度，通过设置执行命令操作的等待时间以控制命令操作的执行，该等待时间通过针对待执行命令操作的定时的待处理时间来设置，状态寄存器检查和存储包在对其执行命令操作的存储器装置150中的多个存储器管芯610、630、650和670中的操作状态，即，执行命令操作的状态。
在存储器装置150中，可以包括有分别与包括在存储器装置150中的多个存储器管芯610、630、650和670相对应的命令寄存器、控制寄存器和状态寄存器。也就是说，在存储器装置150中，可以包括有与存储器管芯0 610相对应的至少一个命令寄存器、至少一个控制寄存器和至少一个状态寄存器，与存储器管芯1 630相对应的至少一个命令寄存器、至少一个控制寄存器和至少一个状态寄存器，与存储器管芯2 650相对应的至少一个命令寄存器、至少一个控制寄存器和至少一个状态寄存器以及与存储器管芯3 670相对应的至少一个命令寄存器、至少一个控制寄存器和至少一个状态寄存器.
并且，在实施例中，等待时间寄存器可以被包括在控制寄存器中，用于设置执行命令操作的等待时间。在另一实施例中，等待时间寄存器可以被包括在存储器装置150的控制器130中，而不是被包括在控制寄存器中。并且，在实施例中，命令寄存器、控制寄存器和状态寄存器可以被包括在控制器130中，而不是被包括在存储器装置150中。
在本公开的实施例中，为了便于说明，将通过采取以下示例来进行描述：等待时间寄存器、命令寄存器、控制寄存器和状态寄存器被包括在控制器130中。
参照图7，控制器130从主机102接收多个命令，例如写入命令、读取命令和/或擦除命令。控制器130通过命令排队模块710来排队命令，并且通过命令解析模块720来解析排队的命令。进一步地，控制器130通过命令调度器730调度多个命令，使得在包括控制器130和存储器装置150的存储器系统110的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行命令操作，并且然后执行与存储器装置150中的命令相对应的多个命令操作。
命令排队模块710排队多个命令，例如，命令排队模块710可以在预定时间段内排队从主机102接收的多个写入命令、读取命令和擦除命令。
命令解析模块720解析命令排队模块710的排队的命令，从而检查与排队的命令相对应的命令操作，包括在各个命令操作中的子命令操作以及在各个命令操作中的子命令操作中的峰值子命令操作。例如，命令解析模块720通过解析多个排队的命令来检查与命令相对应的命令操作以及在各个命令操作中的子命令操作和峰值子命令操作。
控制器130的命令调度器730针对从主机102接收的多个命令调度在命令排队模块710中排队的命令，使得在存储器装置150中包括的多个存储器管芯610、630、650和670中执行在命令解析模块720中被检查的命令操作。也就是说，命令调度器730对从主机102接收的多个命令执行调度。特别地，考虑到包括控制器130和存储器装置150的存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平，命令调度器730调度多个命令。
详细地，命令调度器730调度多个命令，使得在存储器系统110中的最大可用功率水平和电压/电流水平、存储器系统110中的最大操作时钟和存储器系统110中的最大温度水平内执行与从主机102接收的多个命令相对应的命令操作。命令调度器730预测检查的命令操作的操作持续时间(或操作定时)以及各个检查的命令操作中子命令操作和峰值子命令操作的操作持续时间(或操作定时)。特别地，命令调度器730预测分别执行(在其处执行)各个命令操作的子命令操作中的峰值子命令操作的操作持续时间(或操作定时)，即，峰值操作持续时间(或峰值操作定时)。命令调度器730调度命令，使得操作持续时间(或操作定时)之间的重叠被减少、最小化或防止。此时，命令调度器730调度多个命令，使得在其处待执行命令操作的定时，特别是在其处待执行峰值子命令操作的定时，具有不同的待处理时间。
换言之，命令调度器730调度命令，使得以不同的待处理时间执行命令操作，特别是峰值子命令操作。根据该事实，在命令操作中，例如，可以在第一定时处执行第一命令操作，可以在从第一定时的第一待处理时间之后的定时处执行第二命令操作，可以在从第一定时的第二待处理时间之后的定时处执行第三命令操作，并且可以在从第一定时的第三待处理时间之后的定时处执行第四命令操作。
待处理时间可以是存储器系统110的参考时钟(T)的质数倍。例如，第一待处理时间可以是参考时钟(T)的两倍，第二待处理时间可以是参考时钟(T)的三倍，并且第三待处理时间可以是参考时钟(T)的五倍。在第一定时(t0)处执行第一命令操作的情况下，可以在第一定时(t0)之后与两个参考时钟(2T)相对应的定时处执行第二命令操作，可以在第一定时(t0)之后与三个参考时钟(3T)相对应的定时处执行第三命令操作，并且可以在第一定时(t0)之后与五个参考时钟(5T)相对应的定时处执行第四命令操作。
如上所述，命令调度器730可以包括命令寄存器、控制寄存器、状态寄存器和等待时间寄存器。即，命令调度器730可以包括用于各个存储器管芯610、630、650和670的等待时间寄存器，通过在其处待执行命令操作的不同的等待时间，特别是待执行峰值子命令操作的定时来设置等待时间以执行命令操作。在下文中，将通过示例参照图8详细描述在根据实施例的存储器系统中在调度从主机102接收的多个命令之后的命令操作的执行以及与命令操作的执行相对应的存储器系统110中的功率水平和电压/电流水平。
在下文中，将通过采取以下情况作为示例来进行详细描述：从主机102接收四个命令，并且在包括在存储器装置150中的四个存储器管芯，例如存储器管芯0 610、存储器管芯1 630、存储器管芯2 650和存储器管芯3 670中执行与四个命令相对应的命令操作。
参照图8，控制器130从主机102接收四个命令，并且排队和解析四个命令，从而检查与四个命令相对应的命令操作中的子命令操作以及子命令操作中的峰值子命令操作。进一步地，控制器130调度四个命令，使得在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内执行排队并解析的命令操作，并且然后执行命令操作。
详细地，控制器130从主机102接收第一命令至第四命令，并且然后，检查与各个第一命令至第四命令相对应的第一命令操作至第四命令操作。进一步地，控制器130检查各个第一命令操作至第四命令操作中的子命令操作和子命令操作中的峰值子命令操作。
例如，控制器130检查第一命令操作、第一子命令操作和第一峰值子命令操作，第二命令操作、第二子命令操作和第二峰值子命令操作，第三命令操作、第三子命令操作和第三峰值子命令操作，以及第四命令操作、第四子命令操作和第四峰值子命令操作。
在分别对存储器管芯0 610、1 630、2 650和3 670执行第一命令操作至第四命令操作的情况下，控制器130预测待执行第一命令操作至第四命令操作的定时。
特别地，控制器130预测第一命令操作至第四命令操作的子命令操作中的第一峰值子命令操作至第四峰值子命令操作。
此外，控制器130检查最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平。控制器130调度第一命令至第四命令，使得在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内，在存储器管芯0 610、1 630、2 650和3 670中执行第一命令操作至第四命令操作。
在控制器130不调度第一命令至第四命令而对存储器管芯0 610、1 630、2 650和3670执行第一命令操作至第四命令操作的情况800下，与对其执行第一命令操作至第四命令操作的存储器管芯0 610、1 630、2 650和3 670中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平804、806、808和810可以在相同的操作持续时间内(或相同定时处)成为峰值水平，即，与峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的峰值水平。根据该事实，与功率水平和电压/电流水平、操作时钟和温度时钟相对应的总水平802在与存储器管芯0 610、1 630、2 650和3 670相对应的相同的峰值操作持续时间内(或在相同的峰值定时处)成为峰值水平。
例如，当与对其执行第一命令操作的存储器管芯0 610中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平0 804、与对其执行第二命令操作的存储器管芯1630中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平1 806、与对其执行第三命令操作的存储器管芯2 650中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平2 808以及与对其执行第四命令操作的存储器管芯3 670中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平3 810在各个相同的操作持续时间(或操作定时)t0、t1、t2、t3、t4和t5内(或处)成为峰值水平时，总水平802的峰值操作持续时间(或峰值操作定时)也成为与在对其执行命令操作的存储器管芯610、630、650和670中的峰值操作持续时间(或峰值操作定时)t0、t1、t2、t3、t4和t5相同的峰值操作持续时间(或峰值操作定时)。因此，在峰值操作持续时间(或峰值操作定时)t0、t1、t2、t3、t4和t5内(或处)，存储器系统110的总水平802可能超过最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平。
因此，根据实施例，控制器130根据优化的调度顺序调度第一命令至第四命令，并且然后根据优化的调度序列，分别在存储器管芯0 610、存储器管芯1 630、存储器管芯2650和存储器管芯3 670中执行第一命令操作至第四命令操作。控制器130调度第一命令至第四命令，使得在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内，在存储器管芯0 610、存储器管芯1 630、存储器管芯2 650和存储器管芯3 670中执行第一命令操作至第四命令操作。
换言之，控制器130检查分别与第一命令至第四命令相对应的第一命令操作至第四命令操作中的子命令操作，即第一命令操作中的第一子命令操作、第二命令操作中的第二子命令操作、第三命令操作中的第三子命令操作以及第四命令操作中的第四子命令操作。
此外，控制器130检查第一子命令操作、第二子命令操作、第三子命令操作和第四子命令操作中的峰值子命令操作，即，检查与第一命令操作至第四命令操作中的峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平相对应的峰值子命令操作。即，控制器130检查第一子命令操作中的第一命令操作的第一峰值子命令操作、第二子命令操作中的第二命令操作的第二峰值子命令操作、第三子命令操作中的第三命令操作的第三峰值子命令操作以及第四子命令操作中的第四命令操作的第四峰值子命令操作。
另外，控制器130预测执行(或在其处执行)第一命令操作和第一子命令操作、第二命令操作和第二子命令操作、第三命令操作和第三子命令操作以及第四命令操作和第四子命令操作的操作持续时间(或操作定时)。
特别地，控制器130预测分别执行(或在其处执行)第一峰值子命令操作至第四峰值子命令操作的峰值操作持续时间(或峰值操作定时)。
控制器130调度第一命令至第四命令，使得当执行第一命令操作至第四命令操作时，峰值操作持续时间(或峰值操作定时)之间的重叠最小化。根据该事实，在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内分别执行第一命令操作至第四命令操作。
通过调度第一命令至第四命令，控制器130使得在其处执行第一命令操作至第四命令操作，特别是第一子峰值操作、第二子峰值操作、第三子峰值操作和第四子峰值操作的定时具有不同的待处理时间。换言之，控制器130调度第一命令至第四命令，使得以不同的待处理时间执行第一命令操作至第四命令操作，特别是第一子峰值操作、第二子峰值操作、第三子峰值操作和第四子峰值操作，待处理时间与存储器系统110的参考时钟(T)的质数倍相对应，例如与参考时钟(T)的两倍、参考时钟(T)的三倍、参考时钟(T)的五倍和参考时钟(T)的七倍相对应的待处理时间。
例如，控制器130调度第一命令至第四命令，并且对存储器管芯0610执行第一命令操作，对存储器管芯1 630执行第二命令操作，对存储器管芯2 650执行第三命令操作，并且对存储器管芯3 670执行第四命令操作(参见附图标记850)。控制器130调度第一命令至第四命令，使得当执行如上所述的第一命令操作至第四命令操作时，峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且因此，以与参考时钟(T)的质数倍相对应的待处理时间分别执行第一命令操作至第四命令操作。
根据该事实，第一命令操作至第四命令操作的峰值操作持续时间(或峰值操作定时)之间的重叠被最小化。作为结果，在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内分别执行第一命令操作至第四命令操作。
与对其执行第一命令操作的存储器管芯0 610中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平0 854在t10、t13、t16、t18、t21和t24处成为峰值操作持续时间(或峰值操作定时)，与对其执行第二命令操作的存储器管芯1 630中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平1 856在t11、t14、t17、t19、t22和t26处成为峰值操作持续时间(或峰值操作定时)，与对其执行第三命令操作的存储器管芯2 650中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平2 858在t10、t13、t16、t18、t21和t24处成为峰值操作持续时间(或峰值操作定时)，并且与对其执行第四命令操作的存储器管芯3 670中的功率水平和电压/电流水平、操作时钟和温度水平相对应的水平3860在t12、t15、t20、t23和t25处成为峰值操作持续时间(或峰值操作定时)。
并且，总水平852的峰值操作持续时间(或峰值操作定时)成为操作持续时间(或操作定时)t10、t13、t16、t18、t21和t24。在峰值操作持续时间(或峰值操作定时)t10、t13、t16、t18、t21和t24处的存储器系统110的总水平852可以超过存在于最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平之内。
换言之，根据实施例，控制器130调度第一命令至第四命令，并且然后分别在存储器管芯0 610、1 630、2 650和3 670中执行第一命令操作至第四命令操作。特别地，控制器130在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内，分别在存储器管芯0 610、1 630、2 650和3 670中执行第一命令操作至第四命令操作。
以该方式，根据实施例，在调度多个命令的情况下，在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内执行命令操作。作为结果，可以防止命令操作的故障，可以稳定地执行命令操作，并且因此可以提高存储器系统110的可靠性和操作性能。
虽然在本公开的实施例中作为示例描述在存储器装置150的各自的存储器管芯中执行与从主机102接收的命令相对应的命令操作，但是应当注意的是，将包括在存储器装置150中的多个存储器管芯分组成存储器管芯组，并且可以由存储器管芯组或由包括在存储器管芯组中的存储器管芯执行命令操作。当在各个存储器管芯组中执行命令操作时，如上所述，存储器系统110中的控制器130检查命令操作中的子命令操作和峰值子命令操作，预测峰值操作持续时间(或峰值操作定时)并且调度命令，使得峰值操作持续时间(或峰值操作定时)之间的重叠最小化，例如，调度命令，使得以与存储器系统110的参考时钟(T)的质数倍相对应的待处理时间执行命令操作，特别是峰值子命令操作。并且，即使当在包括在存储器管芯组中的存储器管芯中执行命令操作时，如上所述，存储器系统110的控制器130也调度命令，使得峰值操作持续时间(或峰值操作定时)之间的重叠最小化，并且然后，执行存储器管芯中的命令操作。
存储器管芯组包括对应于包括在存储器装置150的存储器管芯的通道、路径、存储块类型、数据类型等而被分组的存储器管芯。例如，在存储器管芯组中，联接到相同通道的管芯、联接到相同路径的存储器管芯、其中包括单层单元存储块的存储器管芯、其中包括多层单元存储块的存储器管芯、其中包括三层单元存储块的存储器管芯、其中包括四层单元存储块的存储器管芯、其中存储用户数据的存储器管芯、其中存储元数据数据的存储器管芯、其中存储热数据或随机数据的存储器管芯以及其中存储冷数据或顺序数据的存储器管芯被分别分组。
图9是示出存储器系统110的操作的流程图。
参照图9，在步骤910处，存储器系统110从主机102接收多个命令。存储器系统110可以从主机102顺序地并且连续地接收多个命令。
在步骤920处，排队和解析多个命令。检查命令操作、包括在各个命令操作中的子命令操作以及各个命令操作的子命令操作中的峰值子命令操作。
然后，在步骤930处，预测在各个命令操作中待执行(或在其处待执行)子命令操作的操作持续时间(或操作定时)，并且调度命令，使得操作持续时间(或操作定时)之间的重叠最小化。特别地，预测各个命令操作中的峰值子命令操作的操作持续时间(或操作定时)，即峰值操作持续时间(或峰值操作定时)，并且然后，调度命令，使得峰值操作持续时间(或峰值操作定时)之间的重叠最小化。调度命令，使得以与存储器系统110的参考时钟的质数倍相对应的待处理时间在存储器管芯中执行各个命令操作中的峰值子命令操作。
在步骤940处，以与存储器系统110的参考时钟的质数倍相对应的待处理时间在存储器管芯中执行命令操作。此时，命令操作在最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内分别被执行。
图10至图18是示意性示出图1的数据处理系统的应用示例的简图。
图10是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图10示意性地示出应用了根据本实施例的存储器系统的存储卡系统。
参照图10，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到通过非易失性存储器实施的存储器装置6130，并且被配置为访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置为提供存储器装置6130和主机之间的接口并且驱动固件以控制存储器装置6130。即，存储器控制器6120可以对应于参照图1至图9描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参照图1至图9描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器130可以进一步包括图5所示的元件。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述的，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪速存储器(UFS)、WIFI和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置或特别是移动电子装置。
存储器装置6130可以由易失性存储器来实施。例如，存储器装置6130可以通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-RAM)。存储器装置6130可以包括如在图5的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半导体装置中来构造固态驱动器(SSD)。并且，存储器控制器6120和存储器装置6130可以构造诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和通用闪速存储器(UFS)。
图11是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。
参照图11，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图11所示的数据处理系统6200可以用作如参照图1描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可以对应于参照图1至图9描述的控制器150，并且存储器控制器6220可以对应于参照图1至图9描述的存储器控制器130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224和诸如NVM接口6225的存储器接口。
CPU 6221可以控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可以根据CPU6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可以用于缓冲从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可以辅助低速存储器装置6230以高速操作。
ECC电路6223可以对应于图1所示的控制器130的ECC单元138。如参照图1描述的，ECC电路6223可以生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可以对被提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可以使用奇偶校验位来校正错误。例如，如参照图1描述的，ECC电路6223可以使用LDPC码、BCH码、涡轮码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过NVM接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可以通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可以具有诸如WiFi或长期演进(LTE)的移动通信协议的无线通信功能。存储器控制器6220可以连接到例如主机6210或另一外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。特别地，当存储器控制器6220被配置为通过各种通信协议的一种或多种与外部装置通信时，根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图12是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图12示意性地示出应用了根据本实施例的存储器系统的SSD。
参照图12，SSD 6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。存储器控制器6320可以对应于参照图1至图9描述的控制器130，并且存储器装置6340可以对应于图1至图9的存储器系统中的存储器装置150。
更具体地，控制器6320可以通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或临时存储例如包括映射表的映射数据的多个闪速存储器NVM的元数据。缓冲存储器6325可以由诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为了便于描述，图11示出缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320的外部。
ECC电路6322可以在编程操作期间计算待编程到存储器装置6340中的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以提供与例如主机6310的外部装置的接口功能，非易失性存储器接口6326可以提供与通过多个通道连接的存储器装置6340的接口功能。
此外，应用了图1和图5的存储器系统110的多个SSD 6300可以被提供以实施例如RAID(独立磁盘的冗余阵列)系统的数据处理系统。此时，RAID系统可以包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，SSD 6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取命令时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并且将从选择的SSD6300读取的数据提供给主机6310。
图13是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图13示意性地示出应用了根据本实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图13，eMMC 6400可以包括控制器6430和由一个或多个NAND闪速存储器实施的存储器装置6440。存储器控制器6430可以对应于图1至图9的控制器130，并且存储器装置6440可以对应于图1至图9的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口6431和例如NAND接口6433的存储器接口。
内核6432可以控制eMMC 6400的全部操作，主机接口6431可以在控制器6430和主机6410之间提供接口功能，并且NAND接口6433可以在存储器装置6440和控制器6430之间提供接口功能。例如，主机接口6431可以用作例如参照图1描述的MMC接口的并行接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图14至图17是示意性示出包括根据本实施例的存储器系统的数据处理系统的其它示例的简图。图14至图17示意性地示出应用了根据本实施例的存储器系统的UFS(通用闪速存储)系统。
参照图14至图17，UFS系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可以用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可以用作外部嵌入式UFS设备或可移除UFS卡。
在各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过UFS协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过参照图1至图9描述的存储器系统110实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以以参照图11至图13描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以以参照图10描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过例如MIPI(移动工业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)的UFS接口彼此通信。此外，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过除UFS协议之外的例如UFD、MMC、SD、迷你SD和微型SD的各种协议来彼此通信。
在图14所示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可以包括UniPro。主机6510可以执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可以通过例如在UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可以通过在主机6510的UniPro处的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可以并联地或以星型形式连接到主机6410，并且多个UFS卡可以并联地或以星型形式连接到UFS装置6520，或者串联地或以链型形式连接到UFS装置6520。
在图15所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro，并且主机6610可以通过执行交换操作的交换模块6640，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6640来与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可以通过在UniPro处的交换模块6640的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可以并联地或以星型形式连接到交换模块6640，并且多个UFS卡可以串联地或以链型形式连接到UFS装置6620。
在图16所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可以包括UniPro，并且主机6710可以通过执行交换操作的交换模块6740，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6740来与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可以通过在UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可以在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为了便于描述，已经例示一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每个包括交换模块6740和UFS装置6720的多个模块可以并联地或以星型形式连接到主机6710，或者串联地或以链型形式连接到彼此。此外，多个UFS卡可以并联地或以星型形式连接到UFS装置6720。
在图17所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可以包括M-PHY和UniPro。UFS装置6820可以执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可以通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可以并联地或以星型形式连接到主机6810，或串联地或以链型形式连接到主机6810，并且多个UFS卡可以并联地或以星型形式连接到UFS装置6820，或者串联地或以链型形式连接到UFS装置6820。
图18是示意性示出包括根据本发明的实施例的存储器系统的数据处理系统的另一示例的简图。图18是示意性示出应用了根据本实施例的存储器系统的用户系统的简图。
参照图18，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如OS的用户系统6900中的部件，并且包括控制包括在用户系统6900中的部件的控制器、接口、图形引擎。应用处理器6930可以被设置为片上系统(SoC)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。例如，应用处理器6930和存储器模块6920可以基于POP(堆叠封装)的被封装并安装。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，还可以支持诸如以下的各种无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置。网络模块6940可以被包括在应用处理器6930中。
存储模块6950可以存储数据，例如从应用处理器6930接收的数据，并且将存储的数据传输到应用处理器6930。存储模块6950可以由诸如以下的非易失性半导体存储器装置实现：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3维NAND闪存，并且被设置为诸如用户系统6900的存储卡和外部驱动器的可移除存储介质。存储模块6950可以对应于以上参照图1和图5描述的存储器系统110。此外，存储模块6950可以被实施为以上参照图12至图17描述的SSD、eMMC和UFS。
用户接口6910可以包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和马达的用户输出接口。
此外，当图1和图5的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的全部操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。
根据本实施例的存储器系统及其操作方法可以最小化存储器系统的复杂度和性能恶化并且最大化存储器装置的使用效率，从而快速且稳定地处理关于存储器装置的数据。
虽然为了说明的目的已经描述各个实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和变型。

Claims (20)

1.一种存储器系统，其包括：
存储器装置；以及
控制器，其适于：
执行命令操作；在执行所述命令操作时，预测所述命令操作中的每一个的峰值操作持续时间；以及
通过使所述命令操作的所述峰值操作持续时间之间的重叠最小化来调度所述命令操作。
2.根据权利要求1所述的存储器系统，其中所述控制器适于以不同的待处理时间对所述存储器装置执行所述命令操作的方式调度所述命令操作。
3.根据权利要求2所述的存储器系统，其中所述待处理时间对应于所述存储器系统的参考时钟的质数倍。
4.根据权利要求1所述的存储器系统，其中所述峰值操作持续时间是在峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平中的至少一个内执行所述命令操作的操作持续时间。
5.根据权利要求1所述的存储器系统，其中所述控制器检查各个命令操作，检查所述各个命令操作中的各个子命令操作，并且检查在所述各个命令操作的所述子命令操作中的各个峰值子命令操作。
6.根据权利要求5所述的存储器系统，其中所述峰值操作持续时间是分别对所述存储器装置执行所述峰值子命令操作的操作持续时间。
7.根据权利要求5所述的存储器系统，其中所述控制器调度所述命令，使得对所述存储器装置执行不同的操作持续时间的所述峰值子命令操作。
8.根据权利要求1所述的存储器系统，其中所述控制器调度所述命令，使得在所述存储器系统中的最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内执行所述命令操作。
9.根据权利要求1所述的存储器系统，其中所述控制器将存储器管芯分组成多个存储器管芯组，并且调度所述命令，使得在所述存储器管芯组中或所述存储器管芯组中的所述存储器管芯中以不同的待处理时间执行所述命令操作。
10.根据权利要求1所述的存储器系统，其中存储器管芯组包括对应于通道、路径、存储块类型和数据类型中的至少一个而被分组的存储器管芯。
11.一种存储器系统的操作方法，其包括：
接收用于存储器装置的多个命令；
当执行命令操作时，预测峰值操作持续时间；
调度所述命令以使所述峰值操作持续时间之间的重叠最小化；以及
对所述存储器装置执行各个命令操作。
12.根据权利要求11所述的方法，其中所述调度调度所述命令，使得以不同的待处理时间对所述存储器装置执行所述命令操作。
13.根据权利要求12所述的方法，其中所述待处理时间对应于所述存储器系统的参考时钟的质数倍。
14.根据权利要求11所述的方法，其中所述峰值操作持续时间是在峰值功率水平和电压/电流水平、峰值操作时钟和峰值温度水平中的至少一个内执行所述命令操作的操作持续时间。
15.根据权利要求11所述的方法，其进一步包括：
检查所述各个命令操作；
检查所述各个命令操作中的各个子命令操作；以及
检查在所述各个命令操作的所述子命令操作中的各个峰值子命令操作。
16.根据权利要求15所述的方法，其中所述峰值操作持续时间是分别对所述存储器装置执行所述峰值子命令操作的操作持续时间。
17.根据权利要求15所述的方法，其中所述调度调度所述命令，使得对所述存储器装置执行不同的操作持续时间的所述峰值子命令操作。
18.根据权利要求11所述的方法，其中所述调度调度所述命令，使得在所述存储器系统中的最大可用功率水平和电压/电流水平、最大操作时钟和最大温度水平内执行所述命令操作。
19.根据权利要求11所述的方法，其进一步包括：
将存储器管芯分组成多个存储器管芯组；以及
调度所述命令，使得在所述存储器管芯组中或所述存储器管芯组中的存储器管芯中以不同的待处理时间执行所述命令操作。
20.根据权利要求11所述的方法，其中存储器管芯组包括对应于通道、路径、存储块类型和数据类型中的至少一个而被分组的存储器管芯。
CN201711273495.5A 2017-03-17 2017-12-06 存储器系统及其操作方法 Pending CN108628756A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170033549A KR20180106017A (ko) 2017-03-17 2017-03-17 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0033549 2017-03-17

Publications (1)

Publication Number Publication Date
CN108628756A true CN108628756A (zh) 2018-10-09

Family

ID=63521236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711273495.5A Pending CN108628756A (zh) 2017-03-17 2017-12-06 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US20180267708A1 (zh)
KR (1) KR20180106017A (zh)
CN (1) CN108628756A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257324A (zh) * 2020-02-11 2021-08-13 爱思开海力士有限公司 存储器系统、存储器控制器以及操作存储器系统的方法
CN113360336A (zh) * 2020-03-05 2021-09-07 爱思开海力士有限公司 用于预测顺序命令操作的功率的存储器系统及其操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379765B2 (en) * 2017-06-27 2019-08-13 Western Digital Technologies, Inc. Geometry-aware command scheduling

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157620A (en) * 1988-05-31 1992-10-20 International Computers Limited Method for simulating a logic system
US20120221880A1 (en) * 2011-02-25 2012-08-30 Samsung Electronics Co., Ltd. Memory system and method of controlling same
US20130124888A1 (en) * 2010-06-29 2013-05-16 Panasonic Corporation Nonvolatile storage system, power supply circuit for memory system, flash memory, flash memory controller, and nonvolatile semiconductor storage device
CN103927268A (zh) * 2014-04-08 2014-07-16 中国科学院微电子研究所 一种存储器的访问方法及装置
US9093160B1 (en) * 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US20150227458A1 (en) * 2014-02-07 2015-08-13 Kabushiki Kaisha Toshiba Controller, solid state drive and control method
CN105320608A (zh) * 2014-08-01 2016-02-10 Arm有限公司 用于控制存储器设备处理访问请求的存储器控制器和方法
US20160077961A1 (en) * 2014-09-17 2016-03-17 Sandisk Technologies Inc. Storage Module and Method for Scheduling Memory Operations for Peak-Power Management and Balancing
CN105917287A (zh) * 2013-09-09 2016-08-31 希捷科技有限公司 具有温度管理的移动数据存储设备
CN106024052A (zh) * 2015-03-30 2016-10-12 三星电子株式会社 存储器控制器和存储器系统的控制方法
CN106486150A (zh) * 2015-09-02 2017-03-08 爱思开海力士有限公司 存储控制器和具有该存储控制器的存储系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JP5931236B1 (ja) * 2015-02-05 2016-06-08 力晶科技股▲ふん▼有限公司 半導体装置の制御回路及び方法、並びに半導体装置
US10120817B2 (en) * 2015-09-30 2018-11-06 Toshiba Memory Corporation Device and method for scheduling commands in a solid state drive to reduce peak power consumption levels

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157620A (en) * 1988-05-31 1992-10-20 International Computers Limited Method for simulating a logic system
US20130124888A1 (en) * 2010-06-29 2013-05-16 Panasonic Corporation Nonvolatile storage system, power supply circuit for memory system, flash memory, flash memory controller, and nonvolatile semiconductor storage device
US20120221880A1 (en) * 2011-02-25 2012-08-30 Samsung Electronics Co., Ltd. Memory system and method of controlling same
CN105917287A (zh) * 2013-09-09 2016-08-31 希捷科技有限公司 具有温度管理的移动数据存储设备
US20150227458A1 (en) * 2014-02-07 2015-08-13 Kabushiki Kaisha Toshiba Controller, solid state drive and control method
CN103927268A (zh) * 2014-04-08 2014-07-16 中国科学院微电子研究所 一种存储器的访问方法及装置
US9093160B1 (en) * 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
CN105320608A (zh) * 2014-08-01 2016-02-10 Arm有限公司 用于控制存储器设备处理访问请求的存储器控制器和方法
US20160077961A1 (en) * 2014-09-17 2016-03-17 Sandisk Technologies Inc. Storage Module and Method for Scheduling Memory Operations for Peak-Power Management and Balancing
CN106024052A (zh) * 2015-03-30 2016-10-12 三星电子株式会社 存储器控制器和存储器系统的控制方法
CN106486150A (zh) * 2015-09-02 2017-03-08 爱思开海力士有限公司 存储控制器和具有该存储控制器的存储系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陆游游等: "闪存存储系统综述", 《计算机研究与发展》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257324A (zh) * 2020-02-11 2021-08-13 爱思开海力士有限公司 存储器系统、存储器控制器以及操作存储器系统的方法
CN113360336A (zh) * 2020-03-05 2021-09-07 爱思开海力士有限公司 用于预测顺序命令操作的功率的存储器系统及其操作方法

Also Published As

Publication number Publication date
US20180267708A1 (en) 2018-09-20
KR20180106017A (ko) 2018-10-01

Similar Documents

Publication Publication Date Title
CN108733595A (zh) 存储器系统、包括其的数据处理系统及其操作方法
CN110244907A (zh) 存储器系统及该存储器系统的操作方法
CN108572927A (zh) 存储器系统及其操作方法
CN108304141A (zh) 存储器系统及其操作方法
CN108241587A (zh) 存储器系统以及存储器系统的操作方法
CN109947358A (zh) 存储器系统及其操作方法
CN110471866A (zh) 存储器系统和存储器系统的操作方法
CN107818057A (zh) 存储器系统及其操作方法
CN109426449A (zh) 存储器系统及其操作方法
CN109388594A (zh) 存储器系统及其操作方法
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
CN108388525A (zh) 存储器系统及其操作方法
CN110473582A (zh) 存储器系统及其操作方法
CN108345550A (zh) 存储器系统
CN107797855A (zh) 存储器系统及其操作方法
CN107591182A (zh) 存储器系统及其操作方法
CN109656837A (zh) 存储器系统及其操作方法
CN108108308A (zh) 存储器系统及其操作方法
CN110347330A (zh) 存储器系统及其操作方法
CN109935251A (zh) 存储器系统、其操作方法以及包括其的数据处理系统
CN108257637A (zh) 存储器系统及其操作方法
CN109271328A (zh) 存储器系统及其操作方法
CN110308867A (zh) 存储器系统及其操作方法
CN108447513A (zh) 存储器系统及其操作方法
CN109390003A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181009

WD01 Invention patent application deemed withdrawn after publication