CN101432818A - 具有完全独立的部分阵列刷新功能的动态随机存取存储器 - Google Patents

具有完全独立的部分阵列刷新功能的动态随机存取存储器 Download PDF

Info

Publication number
CN101432818A
CN101432818A CNA200780015485XA CN200780015485A CN101432818A CN 101432818 A CN101432818 A CN 101432818A CN A200780015485X A CNA200780015485X A CN A200780015485XA CN 200780015485 A CN200780015485 A CN 200780015485A CN 101432818 A CN101432818 A CN 101432818A
Authority
CN
China
Prior art keywords
address
sub
refresh
piece
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780015485XA
Other languages
English (en)
Other versions
CN101432818B (zh
Inventor
金镇祺
吴学俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Priority to CN201210088496.3A priority Critical patent/CN102760485B/zh
Publication of CN101432818A publication Critical patent/CN101432818A/zh
Application granted granted Critical
Publication of CN101432818B publication Critical patent/CN101432818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种动态随机存取存储器设备包括多个存储器子块。每一子块具有多个字线，每一字线连接多个数据存储单元。独立进行部分阵列自刷新(PASR)配置设置。根据所述PASR设置，寻址存储器子块用于刷新。PASR设置由存储器控制器做出。可以选择子块地址的任意一种组合。因此，完全独立刷新存储器子块。用于数据保持的用户可选择的阵列提供有效的存储器控制编程，特别适于低功率移动应用。

Description

具有完全独立的部分阵列刷新功能的动态随机存取存储器
技术领域
【0001】本发明总的涉及半导体集成电路，并且更具体地，本发明涉及具有部分阵列刷新功能的动态随机存取存储器。
背景技术
【0002】在动态随机存取存储器(DRAM)集成电路设备中，DRAM单元阵列典型地以行和列布置，使得特定的DRAM单元可以通过指定其阵列中的行和列来寻址。字线将单元的行连接到探测单元中数据的一组位线读出放大器。然后在读取操作中，选择或者“列选择”位线读出放大器中的数据子集用于输出。从典型地以充电和放电存储电容器的形式的存储数据在相对短暂的时间段后将会消失的意义上，DRAM单元是“动态的”。因此，为了保持信息，必须刷新DRAM单元的内容。存储电容器的充电或放电状态必须以重复的方式重新应用到单独存储器单元。刷新操作之间可允许的最大时间量由组成DRAM单元阵列的存储电容器的电荷存储能力决定。DRAM制造商通常指定一个刷新时间，用于确保DRAM单元中的数据保持。
【0003】刷新操作与读操作相似，但是没有数据被输出。在位线读出放大器读出单元中的数据之后，进行恢复操作，使数据重新被写入单元中。因此，数据被“刷新”。通过根据行地址启动字线，并且启动位线读出放大器，执行刷新操作。此外，通过操作位线读出放大器而不接收外部刷新地址，也可以执行刷新操作。在此情况中，集成在DRAM设备芯片中的刷新地址计数器在接收外部刷新命令之后产生行地址。公知的通过自刷新功能来刷新DRAM单元以保持存储数据。当处于“待机”模式时，自刷新功能是在DRAM中自动执行刷新操作之一，以保持写到存储器单元中的数据。
【0004】在用于移动应用的低功率DRAM设备中，待机或者休眠模式期间的功耗就很是关键。待机或者休眠模式期间的大部分功耗用于刷新操作以保持数据。因此，待机或者休眠模式期间降低功率的关键在于降低刷新频率。在低功率DRAM设备中，其中一个降低功率可用的特征是部分刷新，是指在待机或者休眠模式期间将刷新和自刷新操作限制到全部存储器阵列的一部分。这个特征使得设备通过仅刷新主机系统要求的部分存储器阵列来降低刷新电流。该技术为“部分阵列刷新”，其支持固定阵列位置的1/4阵列、1/2阵列或者3/4阵列的阵列选择。例如，已知具有低功率扩展模式寄存器的部分阵列自刷新功率节省功能(例如，参见Micron
Figure A200780015485D0007141014QIETU
256Mb：x32，MOBILE SDRAM，数据表)。
【0005】在已知的部分阵列自刷新方案中，执行固定和预定的部分阵列选择作为每个模式寄存器设置。因此并不执行用于功率节省的阵列选择的灵活组合。在划分为“体”、“子块”或者“子阵列”的DRAM设备中，该体、子块或者子阵列地址是实现对部分阵列存储器的快速存取的关键的性能因素。这是以不降低DRAM性能来限制低功率DRAM设备中的部分阵列自刷新特征的一个简单方案。因此，在功率节省和DRAM性能之间，固定和预定的方案是一种比较好的妥协方案。
【0006】图1示出简化的传统DRAM设备。参见图1所示的示例DRAM设备，存储器控制器(未示)提供用于DRAM操作的命令和地址。DRAM设备具有完整的存储块(该块包括四个体112-0、112-1、112-2和112-3)。与时钟同步的外部命令控制器121包括解析该命令并产生刷新请求信号123(该信号指示存储块是否要被刷新)的命令译码器。该命令包括EMRS(扩展的模式寄存器设置)命令。当EMRS命令被馈送到外部命令控制器121时，由其命令译码器提供EMRS信号125。
【0007】扩展模式寄存器131根据模式寄存器设置命令BA[0:1]将选择地址“A[0:2]”携带的信息写入。选择地址“A[0:2]”给出用于部分阵列自刷新(PASR)配置的指令。一旦PASR配置信息写入扩展模式寄存器131中，则扩展模式寄存器131提供PASR信号133，该PASR信号133的位指示在自刷新模式中应该刷新“全部阵列”还是应该刷新部分阵列。响应刷新请求信号123和PASR信号133，内部体地址计数器135产生包括馈送到多路复用器141的内部体地址的内部体地址信号137。
【0008】同样，由外部体地址锁存器143锁存模式寄存器设置命令BA[0:1]。根据该锁存的地址，外部体地址锁存器143提供包括外部体地址的外部体地址信号145到多路复用器141。多路复用器141响应该刷新请求信号123选择内部体地址或者外部体地址。
【0009】响应刷新请求信号123的“1”或者“0”，多路复用器141选择内部体地址信号137的内部体地址或者外部体地址信号145的外部体地址。所选择的地址被馈送到体地址译码器151，该体地址译码器151随后提供译码地址信号153给包括四个体112-0、112-1、112-2和112-3的整个存储器块。译码地址信号153包括四个体选择信号154-0、154-1、154-2和154-3。因此，体地址译码器151启用四个体选择信号154-0、154-1、154-2和154-3的其中一个。
【0010】根据模式寄存器设置命令BA[0:1]和选择地址“A[0:2]”，如下表1所示指定各个体：
表1
 
A[2] A[1] A[0] 将被自刷新的体
0 0 0 四个体
0 0 1 两个体(例如，体[0]和体[1])
0 1 0 一个体(例如，体[0])
【0011】在图1所示的DRAM设备中，PASR仅支持具有固定阵列位置的1/4阵列(即一个体)、1/2阵列(即两个体)或者3/4阵列(即三个体)的阵列选择。DRAM设备有能力节省自刷新模式中的功耗，但是其缺乏在自刷新模式中选择保持哪个存储体的控制能力。具有EMRS功能的该低功率DRAM设计允许选择全部存储器阵列、一半的存储器阵列或者1/4的存储器阵列。例如，当选择1/4存储器阵列用于自刷新模式，DRAM设备启用不显著的体用于1/4存储器的选择。因此，将不能选择其它存储体用于专用数据保持。也不能选择体的另一种组合，例如体[0]和体[3]，用于自刷新模式。
发明内容
【0012】本发明的目的是提供一种具有独立的部分阵列刷新功能的改进的动态随机存取存储器(DRAM)设备。
【0013】根据本发明的一个方面，本发明提供一种包括具有M个存储器子块的存储器的动态随机存取存储器(DRAM)设备，M为大于1的整数。每一子块具有多个字线。每一字线连接多个数据存储单元。通过刷新操作刷新这些单元。所述DRAM设备还包括刷新电路，用于根据独立设置的M个子块刷新数据在刷新模式中控制所述存储器子块的刷新。
【0014】有利地，所述刷新电路包括用于响应输入数据配置所述M个子块刷新数据的配置电路。由所述输入数据独立设置所述M个子块刷新数据。例如，所述配置电路包括用于保持所述输入数据的锁存电路。根据所保持的输入数据产生所述M个子块刷新数据。所述锁存电路可以包括M个锁存电路用于锁存所述M个子块刷新数据。所述M个锁存电路的每一个独立锁存所述M个子块刷新数据的对应一个。
【0015】根据另一方面，本发明提供一种用于刷新包括M个存储器子块的动态随机存取存储器设备的方法，M为大于1的整数，每一子块具有多个字线，每一字线连接多个数据存储单元，在刷新模式中刷新所述单元。所述方法包括根据独立设置的M个子块刷新数据在刷新模式中控制所述存储器子块的刷新。
【0016】例如，控制步骤包括响应输入数据配置所述M个子块刷新数据的步骤，由所述输入数据独立设置所述M个子块刷新数据。所述配置步骤包括保持所述输入数据的步骤，根据所保持的输入数据产生所述M个子块刷新数据。
【0017】有利地，所述方法还包括提供用于选择所述子块的地址信号的步骤。
【0018】根据又一方面，本发明提供在刷新模式和非自刷新模式中选择性操作的动态随机存取存储器设备中使用的刷新控制器，所述DRAM设备包括M个存储器子块，M为大于1的整数。每一子块具有多个字线。每一字线连接多个数据存储单元。在刷新模式中刷新这些单元。所述刷新控制器还包括用于根据独立设置的M个子块刷新数据在刷新模式中控制所述存储器子块的刷新的刷新电路。
【0019】有利地，所述刷新控制器还包括用于响应输入数据配置所述M个子块刷新数据的配置电路，由所述输入数据独立设置所述M个子块刷新数据。
【0020】例如，所述配置电路包括用于保持所述输入数据的锁存电路，根据所保持的输入数据产生所述M个子块刷新数据。
【0021】根据本发明的实施例，本发明提供一种基于最小柔量阵列尺寸的完全独立部分阵列刷新和自刷新来刷新存储器单元的DRAM设备和方法。可以选择任意一种阵列组合并且由输入数据选择来刷新。在此实施例中，可以获取阵列选择的不受限制的控制能力用于刷新和自刷新。通过数据输入执行可配置的部分阵列的登记。本发明的实施例的优点包括：存储器阵列块的灵活选择，用于刷新和自刷新的阵列不受限制的组合，用户可选择的用于数据保持的阵列提供有效存储器控制编程，尤其对于低功率移动应用。
【0022】对本领域普通技术人员来说，通过结合附图阅读下面的本发明的具体实施例的描述，本发明的其他方面和特征是显而易见的。
附图说明
【0023】结合附图，仅通过示例来说明本发明的一些实施例，其中：
图1为示例性说明具有部分阵列自刷新功能的动态随机存取存储器(DRAM)设备中的传统地址控制器的示意图；
图2为示例性说明根据本发明一个实施例的DRAM设备的示意图；
图3为示例性说明根据本发明一个实施例的DRAM设备的示意图；
图4为示例性说明图3所示部分阵列自刷新(PASR)配置寄存器的详细电路示意图；
图5为示例性说明图3所示外部地址译码器的详细电路示意图；
图6为示例性说明图3所示内部地址译码器的详细电路示意图；
图7为示例性说明图3所示子块选择器和存储器的详细电路示意图；
图8为示例性说明图3中所示的存储器的子块寻址例子的示意图；
图9为示例性说明图3中所示DRAM设备的操作的流程图；
图10为示例性说明图3中所示DRAM设备的自刷新操作的流程图；
图11为示例性说明图3中所示DRAM设备的正常操作的流程图；
图12为示例性说明根据本发明另一个实施例的DRAM设备的示意图；
图13为示例性说明图12所示PASR配置寄存器的详细电路示意图；；
图14为示例性说明图12所示的选择器和地址译码器的详细电路示意图；
图15为示例性说明图12中所示的子块选择器和存储器的详细电路示意图；和
图16为示例性说明图12所示的DRAM设备的操作流程图。
具体实施方式
【0024】下面在对本发明具体实施例的详细描述中，将参照作为其中一部分的说明书附图，并且对本发明可以实施的特定具体实施例的图解也在其中示出。这些实施例描述的足够详细，以使本领域普通技术人员能够实现本发明，应当理解，也可使用其他实施例，并且可以在不脱离本发明范围的情况下做出逻辑的、机械的、电的和其他改变。因此，下面的详细描述不应理解成限制本发明，并且本发明的保护范围由所附的权利要求限定。
【0025】通常，本发明提供包括在动态随机存取存储器(DRAM)设备中的阵列中的存储器单元的刷新。以下开始描述应用到DRAM设备的本发明的内容，该DRAM设备具有刷新DRAM单元的功能。根据本发明的实施例将被描述为DRAM设备执行自刷新功能，也就是，部分阵列自刷新(PASR)。本发明的一些实施例也可以应用到正常刷新功能，也就是部分阵列刷新(PAR)。图2示出根据本发明的一个实施例的DRAM设备。参见图2，包括子块选择输入数据DIN[1:M]的数据输入信号201提供到部分阵列刷新(PAR)配置寄存器203。PAR配置寄存器203包括M个锁存器204-1到204-M。子块选择输入数据DIN包括对应于存储器子块数量的M个数据，M为大于1的整数。PAR配置寄存器203提供PAR设置信号207到子块地址控制器209。刷新信号“REFRESH”208提供到子块地址控制器209。响应该刷新信号208，第一地址发生器210产生由N位表示的第一地址(例如，内部地址)信号211，其提供到子块地址控制器209。在有些实施例中，N位(例如4位)的每一个排列和其中一个M子块(例如，16个子块)相关联。同样，第二地址发生器216产生提供到子块地址控制器209的由N位表示的第二地址(例如，外部地址)信号213。子块地址控制器209提供子块地址信号217到划分为M个子块220-1到220-M的存储器219。当刷新信号208指示刷新模式时，提供该内部地址信号211。
【0026】子块选择输入数据DIN的M个数据的每一个被锁存或者保持在M个锁存器204-1到204-M的其中对应一个中。锁存器204-1到204-M产生PAR设置信号207的M个PAR配置数据。响应于该刷新信号208，子块地址控制器209根据第二地址信号213或者根据PAR设置信号207和第一地址信号211产生包括在子块地址信号217中的子块地址SubAd[1:M]。更具体地，如果刷新信号208为“REFRESH”状态，则使用第一地址信号211，并且否则使用第二地址信号213。所产生的子块地址从子块220-1到220-M指定或者选择要刷新的存储器子块。当刷新信号208代表自刷新请求，自刷新存储器219的所指定的子块220-1到220-M。当子块地址信号217代表正常刷新请求，在正常操作期间刷新存储器219的所指定的子块220-1到220-M。在PAR配置寄存器203的锁存器204-1到204-M中，独立设置数据输入信号201的子块选择输入数据DIN。PAR设置信号207的数据独立于其它信号设置。独立指定或者选择存储器219的子块220-1到220-M。因此，实现完全独立的部分阵列刷新功能。
【0027】以下描述DRAM设备的更详细的实施例。在根据本发明的以下实施例中，信号的逻辑“高”和“低”状态由两个不同的电压V1和V2(<V1)表示。例如，电压V1和V2分别是“高”电源电压VDD和“低”电源电压VSS。
【0028】图3示出根据本发明的实施例的DRAM设备。该DRAM设备包括具有16个存储器子块的存储器。在此实施例中，例如，由对应于DRAM的全部存储器块的16个不同存储器子块的16位的引脚(未示)提供按照子块选择输入SubAd[1:16]的形式的地址数据。每一数据输入引脚和存储器的各自子块相关联。
【0029】参见图3，包括命令译码器222并与时钟信号223的时钟同步的外部命令控制器221接收包括命令“/RAS”、“/CAS”、“/WE”、“/CS”的命令信号225。命令译码器222解析该命令并且提供配置控制时钟信号227到部分阵列自刷新(PASR)配置寄存器231用于将PASR配置信息写入。同样，外部命令控制器221提供刷新请求信号229到内部地址计数器233和子块选择器241。PASR配置寄存器231接收包含子块选择输入数据DIN[1:16]的数据输入信号247。PASR配置寄存器231包括用于锁存子块选择输入数据DIN[1:16]的16个触发器并且提供包括PASR配置寄存器设置命令的PASR信号251。包括该PASR配置寄存器设置命令的每个信号为有效“高”信号。
【0030】在一些实施例中，刷新请求信号229为自刷新模式信号。当自刷新的进入和退出时，由外部命令控制器221提供自刷新模式信号。在自刷新模式操作中，由内部地址计数器233输出内部产生的地址(用于行或者字)。
【0031】内部地址计数器233响应刷新请求信号229产生四位内部地址信号“IA[0:3]”255。内部地址信号255被提供给内部地址译码器237。内部地址信号255的每一位信号为具有各自预定重复周期和预定脉宽的重复脉冲信号。内部地址译码器237提供包括16个译码内部地址InAd[1:16]的译码的内部地址信号256到子块选择器241。四位外部地址信号“ADDR[0:3]”261同步于时钟信号“CLK”265被提供给锁存地址ADDR[0:3]的外部地址锁存器263。外部地址锁存器263提供四位外部地址信号“EA[0:3]”267给外部地址译码器239，该译码器239提供包括16个译码的外部地址“ExAd[1:16]”的译码的外部地址信号268到子块选择器241。
【0032】响应该刷新请求信号229，子块选择器241选择译码的外部地址信号268或者译码的内部地址信号256并且提供子块地址信号271到存储器280。存储器280包括16个子块。存储器280具有多个字线、位线和数据单元(未示)。
【0033】图4示出图3所示的PASR配置寄存器231的详细电路。参见图4，PASR配置寄存器231包括16个D型触发器(D-FF)245-1到245-16，各触发器的D输入端分别接收包括在数据输入信号247中的数据输入信号338-1到338-16。配置控制时钟信号227共用馈送给D-FF245-1到245-16的时钟输入端CK。16个D-FF245-1到245-16提供包括在PASR信号251中的16个PASR位信号342-1到342-16。
【0034】下表2示出子块选择输入数据DIN[1]-DIN[16]和部分阵列自刷新(PASR)设置之间的关系。
表2
 
子块选择输入数据DIN 部分阵列自刷新PASR
DIN[1] PASR[1]
DIN[2] PASR[2]
DIN[3] PASR[3]
DIN[4] PASR[4]
DIN[5] PASR[5]
DIN[6] PASR[6]
DIN[7] PASR[7]
DIN[8] PASR[8]
DIN[9] PASR[9]
 
DIN[10] PASR[10]
DIN[11] PASR[11]
DIN[12] PASR[12]
DIN[13] PASR[13]
DIN[14] PASR[14]
DIN[15] PASR[15]
DIN[16] PASR[16]
【0035】图5示出图3中所示的内部地址译码器237的详细电路。参见图5，内部地址信号255包括馈送到16个与门371-1到371-16的由4个内部地址位信号345-0、345-1、345-2和345-3表示的四个内部地址IA[0]、IA[1]、IA[2]和IA[3]，每个与门具有四个输入I0、I1、I2和I3。与门371-1到371-16提供馈送到16个与门375-1到375-16的16个内部输出位信号373-1到373-16。同样，PASR信号251包括馈送到16个与门375-1到375-16的16个PASR位信号342-1到342-16。16个与门375-1到375-16提供包括在译码的内部地址信号256中的16个译码的内部地址位信号347-1到347-16。
【0036】下表3示出内部地址位IA[0:3]和为逻辑“高”的内部地址输出IAO[1:16]之间的关系，在下表中，“0”和“1”分别表示逻辑“低”和“1”。
表3
 
IA3 IA2 IA1 IAO IAO为‘高’
0 0 0 0 IAO[1]
0 0 0 1 IAO[2]
0 0 1 0 IAO[3]
0 0 1 1 IAO[4]
0 1 0 0 IAO[5]
0 1 0 1 IAO[6]
0 1 1 0 IAO[7]
0 1 1 1 IAO[8]
1 0 0 0 IAO[9]
1 0 0 1 IAO[10]
 
1 0 1 0 IAO[11]
1 0 1 1 IAO[12]
1 1 0 0 IAO[13]
1 1 0 1 IAO[14]
1 1 1 0 IAO[15]
1 1 1 1 IAO[16]
【0037】为了执行上表3中所述的逻辑操作，与门371-1到371-16具有预定的反相输入。例如，与门371-1具有四个反相输入I0、I1、I2和I3，与门371-2具有三个反相输入I1、I2和I3，类似地，与门371-15具有一个反相输入I0。与门371-16不具有反相输入。
【0038】下表4示出PASR为逻辑“高”、IAO为逻辑“高”以及在存储器280中指定或者选择的子块之间的关系。
表4
 
PASR为“高” IAO为“高” 选择的子块
PASR[16] IAO[16] 子块[16]
PASR[15] IAO[15] 子块[15]
PASR[14] IAO[14] 子块[14]
PASR[13] IAO[13] 子块[13]
PASR[12] IAO[12] 子块[12]
PASR[11] IAO[11] 子块[11]
PASR[10] IAO[10] 子块[10]
PASR[9] IAO[9] 子块[9]
PASR[8] IAO[8] 子块[8]
PASR[7] IAO[7] 子块[7]
PASR[6] IAO[6] 子块[6]
PASR[5] IAO[5] 子块[5]
PASR[4] IAO[4] 子块[4]
PASR[3] IAO[3] 子块[3]
PASR[2] IAO[2] 子块[2]
PASR[1] IAO[1] 子块[1]
【0039】图6示出图3中所示的外部地址译码器239的详细电路。参见图6，外部地址信号267包括馈送到16个与门364-1到364-16的由四个外部地址位信号357-0、357-1、357-1和357-3表示的四个外部地址EA[0]、EA[1]、EA[2]和EA[3]。与门364-1到364-16提供包括在译码的外部地址信号268中的16个译码的外部地址位信号359-1到359-16。下表5示出内部地址IA位和在存储器280中指定或者选择的子块之间的关系。在下表中，“0”和“1”分别表示逻辑“低”和“1”。
【0040】
表5
 
EA[3] EA[2] EA[1] EA[0] 子块
0 0 0 0 [1]
0 0 0 1 [2]
0 0 1 0 [3]
0 0 1 1 [4]
0 1 0 0 [5]
0 1 0 1 [6]
0 1 1 0 [7]
0 1 1 1 [8]
1 0 0 0 [9]
1 0 0 1 [10]
1 0 1 0 [11]
1 0 1 1 [12]
1 1 0 0 [13]
1 1 0 1 [14]
1 1 1 0 [15]
1 1 1 1 [16]
【0041】为了执行上表5中所示的逻辑操作，与门364-16、364-15到364-1具有与图5中所示的与门371-16、371-15到371-1的反相输入相同的预定反相输入。
【0042】图7示出图3中所示的子块选择器241和存储器280的详细电路。参见图7，包括在译码外部地址信号268中的译码外部地址位信号359-1到359-16和包括在译码内部地址信号256中的译码内部地址位信号347-1到347-16被馈送到包括在子块选择器241中的16个选择逻辑电路421-1到421-16。16个选择逻辑电路421-1到421-16具有相同的电路结构并且它们的每一个具有两个与非门和一个或非门。
【0043】刷新请求信号229和通过反相器418的反相信号419被馈送到16个选择逻辑电路421-1到421-16。在选择逻辑电路421-16中，与非门431-16接收译码的内部地址位信号347-16和刷新请求信号229并且与非门433-16接收译码的外部地址位信号359-16和反相信号419。来自与非门431-16和433-16的两个逻辑输出信号被馈送到或非门435-16，或非门435-16随后提供子块位信号439-16。类似地，选择逻辑电路421-15包括用于接收外部地址位信号357-15和刷新请求信号229的与非门431-15和用于接收译码的外部地址位信号359-15和反相信号419的与非门433-15。来自与非门431-15和433-15的两个逻辑输出信号被馈送到或非门435-15，或非门435-15随后提供子块位信号439-15。在选择逻辑电路421-1中，与非门431-1接收外部地址位信号357-1和刷新请求信号229。与非门433-1接收译码的外部地址位信号359-1和反相信号419。来自与非门431-1和433-1的两个逻辑输出信号被馈送到或非门435-1，或非门435-1随后提供子块位信号439-1。16个子块位信号439-1到439-16包括在子块地址信号271中。
【0044】存储器280包括分别接收子块位信号439-1到439-16的16个子块441-1到441-16。存储器280具有多个字线、位线和数据单元(未示)。子块441-1具有字线WL-1到WL-N。子块441-2具有字线WL-(N+1)到WL-2N。子块441-15具有字线WL-(14N+1)到WL-15N。子块441-16具有字线WL-(15N+1)到WL-16N。
【0045】图8示出在图3所示的DRAM设备中寻址的例子。参见图8，PASR信号251包括PASR[1]到PASR[16]以寻址存储器280的16个子块441-1到441-16。
【0046】参见图3到图8，PASR配置寄存器231产生此处称为PASR信号“PASR[1:16]”251的16个不同的信号位。16位信号通过选择逻辑电路421-1到421-16启动或者停止包括子块441-1到441-16的16个存储器子块的其中任意一个。例如，如果PASR[1]被设置为逻辑“高”，则刷新存储器280的子块[1]441-1。如果PASR[1]被设置为逻辑“低”，则不刷新子块[1]441-1，从而其中的数据丢失。
【0047】图9示出图3中所示的DRAM设备的操作。参见图3到图9，在操作模式中，存储器控制器(未示)提供子块选择输入数据DIN[1:16]作为数据输入信号247到DRAM设备(即，PASR配置寄存器231)。提供子块选择输入数据DIN[1:16]并且将PASR配置寄存器设置命令锁存在D-FF245-1到245-16中(步骤511)。外部命令控制器221的命令译码器222译码命令信号225的命令(步骤512)。当探测到自刷新进入命令(步骤513的是)，执行自刷新操作(步骤514)。直到由外部命令控制器221探测到自刷新退出命令(步骤515的是)，否则一直执行自刷新操作(步骤514)。当没有探测到自刷新进入命令(步骤513的否)或者探测到自刷新退出(步骤515的是)，确定DRAM设备是否处于深度低功耗模式中(步骤516)。如果命令译码器222探测到没有深度低功耗命令(步骤516的否)，执行正常操作(步骤517)。然后，重复执行上述步骤512-516的操作。但是，如果DRAM设备处于深度低功耗模式(步骤516的是)，也就是命令译码器222探测到深度低功耗命令，停止DRAM设备的操作。
【0048】图10示出在图9中所示步骤514的DRAM设备的自刷新操作。参见图2到图10，子块选择输入数据DIN[1:16]已经锁存在PASR配置寄存器231的16个D-FF245-1到245-16中(步骤511)，并且PASR配置寄存器231产生PASR信号251(步骤521)。内部地址计数器233产生内部地址信号“IA[0:3]”255并且内部地址译码器237产生译码的内部地址信号“InAd[1:16]”256(步骤522)。响应刷新请求信号229，产生包括子块地址SubAd[1:16]的子块地址信号271，并且子块选择器241选择存储器280的子块441-1到441-16(步骤523)。在从子块441-1到441-16的选择的子块中，使用自刷新操作，执行已知的地址控制操作以选择刷新DRAM单元所连接的字线WL(步骤524)。
【0049】图11示出图9中所示步骤517的DRAM设备的正常操作。参见图2到图11，外部地址锁存器263锁存外部地址信号261的ADDR[0:3](步骤531)并且提供外部地址信号267的EA[0:3]。外部地址译码器239译码EA[0:3](步骤532)并且译码的外部地址信号268的译码的地址ExAd[1:16]被提供到子块选择器241(步骤533)。子块选择器241选择译码的外部地址信号268的译码的外部地址ExAd[1:16]并且子块选择器241选择存储器280的子块441-1到441-16(步骤534)。随后，执行正常的存储器存取操作(步骤535)。
【0050】例如，当PASR[16]被设为逻辑“高”，意味着将要刷新子块[16]。响应PASR位信号342-16(“高”)，与门375-16传输内部输出位信号373-16“IAO[16]”作为译码的内部地址位信号347-16(“InAd[16]”)。使用刷新请求信号229的“高”逻辑状态，译码的内部地址位信号347-16由与非门431-16反相，并且由选择逻辑电路421-16的或非门435-16再次反相。因此，译码的内部地址位信号347-16的内部地址InAd[16]提供作为子块位信号439-16。译码的内部地址InAd[16]的“高”状态允许子块441-16在自刷新期间被刷新。如果刷新请求信号229为逻辑“低”，选择逻辑电路421-16到421-1的与非门431-16到431-1不传输译码的内部地址位信号347-16到347-1的内部地址InAd[16:1]，并且译码的外部地址位信号359-16到359-1的外部地址ExAd[16:1]由子块441-16到441-1转发到存储器280。
【0051】根据PASR配置寄存器231的设置，改变部分阵列刷新。下表6示出用于在自刷新模式中刷新子块[1]到子块[6]的PASR配置寄存器231的设置(逻辑状态)。在下表中，“L”和“H”分别表示逻辑“低”和“高”。
表6
 
PASR [16] [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1]
逻辑状态 L L L L L L L L L L H H H H H H
【0052】根据上述设置，自刷新的顺序为子块[6]>子块[5]>子块[4]>子块[3]>子块[2]>子块[1]。响应地址信号的重复脉冲执行顺序操作。
【0053】下表7示出用于在自刷新模式中刷新子块[1]、子块[8]和子块的PASR配置寄存器231的设置。
表7
 
PASR [16] [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1]
逻辑状态 H L L L L L L L H L L L L L L H
【0054】根据上述设置，自刷新的顺序为子块[16]>子块[8]>子块[1]。
【0055】下表8示出用于在自刷新模式中刷新子块[1]到子块[16]的PASR配置寄存器231的设置。
表8
 
PASR [16] [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1]
逻辑状态 H H H H H H H H H H H H H H H H
【0056】根据上述设置，自刷新的顺序为子块[16]>子块[15]>子块[14]>子块[13]>子块[12]>子块[11]>子块[10]>子块[9]>子块[8]>子块[7]>子块[6]>子块[5]>子块[4]>子块[3]>子块[2]>子块[1]。
【0057】下表9示出用于在自刷新模式中不刷新任一子块的PASR配置寄存器231的设置。
表9
 
PASR [16] [15] [14] [13] [12] [11] [10] [9] [8] [7] [6] [5] [4] [3] [2] [1]
逻辑状态 L L L L L L L L L L L L L L L L
【0058】总之，对于所描述的具体执行过程，当处于自刷新模式中时，通过PASR配置寄存器231和来自内部地址计数器233的译码地址的逻辑组合来选择刷新存储器的子块。
【0059】根据由数据输入信号201表示的子块选择输入数据DIN[1:M]，提供单独的PASR设置(PASR[1:16])用于子块441-1到441-16的相应一个，使得执行多个存储器子块的部分刷新的完全独立的控制可能性。从而，与存储器子阵列同样数量的专用的部分阵列刷新信号是一种非常有效的方法，用于提供在待机或者休眠模式中的功率节省的最大的控制可能性，以及性能观点中存储器使用的最大灵活性。
【0060】图12示出根据本发明的另一实施例的DRAM设备。该DRAM设备包括具有16个存储器子块的存储器。在此实施例中，例如，由对应于DRAM的全部存储器块的16个不同存储器子块的16位的引脚提供数据。每一数据输入引脚和存储器的各自子块相关联。
【0061】参见图12，包括命令译码器612并与时钟信号613的时钟同步的外部命令控制器611接收包括命令“/RAS”、“/CAS”、“/WE”、“/CS”的命令信号615。命令译码器612解析该命令并且提供配置控制时钟信号617到PASR配置寄存器621用于将配置寄存信息写入。同样，外部命令控制器611提供刷新请求信号619到内部地址计数器623和地址选择器629。PASR配置寄存器621接收包含子块选择输入数据DIN[1:16]的数据输入信号637。PASR配置寄存器621包括用于锁存子块选择输入数据DIN[1:16]的16个触发器和提供包括PASR配置寄存器设置命令“PASR[1:16]”的PASR信号641。内部地址计数器623产生四位内部地址信号“IA[0:3]”645到地址选择器629。内部地址信号645的每一位信号为具有预定重复周期和预定脉宽的重复脉冲信号。四位外部地址信号“ADDR[0:3]”651被提供给外部地址锁存器653，该锁存器653同步于时钟信号“CLK”655的时钟锁存ADDR[0:3]。外部地址锁存器653提供四位外部地址信号“EA[0:3]”657给地址选择器629。
【0062】响应刷新请求信号619，地址选择器629选择内部地址信号645或者外部地址信号657并且提供选择的地址信号“SeAd[0:3]”646到地址译码器631。地址译码器631提供16位译码的地址信号“DeAd[1:16]”671到接收PASR信号641的子块选择器670。子块选择器670提供子块地址信号“SubAd[1:16]”673到包括16个子块的存储器680。存储器680具有多个字线、位线和数据单元。外部命令控制器611、内部地址计数器623和外部地址锁存器653分别对应于图3中所示的外部命令控制器221、内部地址计数器233和外部地址锁存器263。
【0063】图13示出图12所示的PASR配置寄存器621的详细电路。参见图13，PASR配置寄存器621包括16个D型触发器(D-FF)745-1到745-16，各触发器的D输入端分别接收包括在数据输入信号637中的数据输入信号638-1到638-16(包括子块选择输入数据DIN[1:16])。配置控制时钟信号617被共同馈送给D-FF745-1到745-16的时钟输入端CK。16个D-FF745-1到745-16提供包括在PASR信号641中的16个PASR位信号742-1到742-16。
【0064】图14示出图12中所示的地址选择器629和地址译码器631的详细电路。参见图14，地址选择器629包括四个多路复用器721-0到721-3。外部地址信号657包括表示EA[0:3]的四个外部地址位信号757-0到757-3并且内部地址信号645包括表示IA[0:3]的四个内部地址位信号745-0到745-3。外部地址位信号757-0、757-1、757-2和757-3以及内部地址位信号755-0、755-1、755-2和755-3分别馈送到多路复用器721-0到721-3。多路复用器721-0到721-3也接收刷新请求信号619。当刷新请求信号619为逻辑“高”时，多路复用器721-0到721-3选择内部地址位信号755-0到745-3，并且当刷新请求信号619为逻辑“0”时，多路复用器721-0到721-3选择外部地址位信号757-0到757-3。包括在来自多路复用器721-0到721-3的选择地址信号646中的选择地址位信号“SeAd[0:3]”722-0到722-3被馈送到包括在地址译码器631中的16个与门764-1到764-16。与门764-1到764-16提供包括在译码的地址信号671中的16个译码的地址位信号“DeAd[1:16]”759-1到759-16。与门764-1到764-16的每一个具有四个预定的反相或者非反相输入I0-I3(与图5中所示的与门371-1到371-16的相同)。
【0065】图15示出图12中所示的子块选择器670和存储器680的详细电路。参见图15，子块选择器670包括16个与门775-1到775-16，每一个具有两个输入。与门775-1到775-16的一个输入分别接收译码的地址位信号“DeAd[1:16]”759-1到759-16。类似地，与门775-1到775-16的另一个输入分别接收PASR位信号742-1到742-16。来自与门775-1到775-16的逻辑输出为包括在子块地址信号673中的16个子块位信号747-1到747-16。由16个子块位信号747-1到747-16表示的子块地址SubAd[1:16]分别被馈送到存储器680的16个子块741-1到741-16中。16个子块741-1到741-16形成作为具有多个字线、位线和数据单元的存储器。在此实施例中，存储器分为16个子块741-1到741-16。因此，子块741-1具有字线WL-1到WL-N。子块741-2具有字线WL-(N+1)到WL-2N。子块741-15具有字线WL-(14N+1)到WL-15N。子块741-16具有字线WL-(15N+1)到WL-16N。PASR配置寄存器621产生16个不同的信号位，即，PASR信号641“PASR[1；16]”。16位信号通过子块选择器670启用或者停止包括子块741-1到741-16的16个存储器子块的任意一个。
【0066】图16示出图12中所示的DRAM设备的操作。参见图12到图16，在操作模式中，存储器控制器(未示)提供子块选择输入数据DIN[1:16]作为数据输入信号637到DRAM设备(即，PASR配置寄存器621)。提供子块选择输入数据DIN[1:16]并且将PASR配置寄存器设置命令锁存在D-FF745-1到745-16中(步骤811)。外部命令控制器611的命令译码器612译码命令信号615的命令(步骤812)。当探测到自刷新进入命令(步骤813的是)，由外部命令控制器611提供刷新请求信号619。响应刷新请求信号619，内部地址计数器623产生包括四个内部地址位信号755-0到755-3的四位内部地址信号645(“IA[0:3]”)(步骤814)。具有多路复用器721-0到721-3的地址选择器629选择IA[0:3]并且提供其作为由选择的地址信号646的四个选择的地址位信号722-0到722-3表示的选择的地址SeAd[1:3](步骤815)。由包括16个与门764-1到764-16的地址译码器631译码所选择的地址SeAd[0:3]并且提供由译码的地址信号671的16个译码的地址位信号759-1到759-16表示的译码的地址DeAd[1:16]。
【0067】子块选择输入数据DIN[1:16]已经锁存在PASR配置寄存器621的16个D-FF745-1到745-16中(步骤811)，并且PASR配置寄存器621产生PASR信号641(步骤817)。子块选择器670(与门775-1到775-16)基于译码的地址DeAd[1:16]和PASR设置PASR[1:16]提供16个子块地址位信号747-1到747-16(子块地址位信号747-1到747-16的子块地址“SubAd[1；16]”)。根据子块地址SubAd[1:16]选择存储器680的子块741-1到741-16(步骤818)。随后，执行自刷新操作(步骤819)。如果没有探测到自刷新退出命令(步骤820的否)，重复上述步骤815到819的操作。如果探测到自刷新退出命令(步骤820的是)，随后确定DRAM设备是否进入深度低功耗模式中(步骤821)。如果命令译码器612探测到没有深度低功耗命令(步骤821的否)，操作返回到步骤812并且重复执行上述操作。如果进入深度低功耗模式(步骤821的是)，停止DRAM设备的操作。
【0068】当没有探测到自刷新进入(步骤813的否)，外部地址锁存器653提供由外部地址信号657表示的外部地址EA[0:3](步骤831)。地址选择器629选择外部地址信号657(步骤832)并且提供选择的地址信号646(作为译码的地址DeAd[1:16])(步骤833)。子块选择器670提供由子块地址信号673表示的子块地址SubAd[1:16](步骤834)。随后执行正常存取操作(步骤835)。之后，确定DRAM设备是否进入深度低功耗模式中(步骤821)。
【0069】在上述实施例中，DRAM设备中的刷新操作为“自刷新”。但是，上述的部分阵列刷新方案也可以用于正常刷新。完全独立的部分阵列刷新方案在DRAM控制逻辑或者程序中的实现最大化了在正常存取模式和刷新/自刷新存取模式之间的存储器单元阵列使用的灵活性。在正常刷新的应用中，PASR配置和功能变为PAR(部分阵列刷新)的配置和功能。实施例DRAM设备具有优点在于存储器阵列块选择和用于刷新和自刷新的阵列的任意组合的灵活性。用于数据保持的用户可选择的阵列提供有效的存储器控制，特别是用于低功率移动应用。
【0070】上述实施例可以具有其它不同的变化。存储器子块的数量不限于16。存储器可以被划分为M个子块(M为大于1的整数)。从而，需要子块选择输入数据DIN的至少M个值用于PASR或者PAR信号来指定M个子块。地址信号也不限于四位信号。可以要求N(整数)位用于寻址M个子块。
【0071】在上述实施例中，信号为激活的“高”逻辑信号。但是根据设计需要，信号也可以是激活的“低”信号。信号的逻辑“高”和“低”状态可以由低和高电源电压VSS和VDD分别表示。同样，DRAM设备操作的电压也可以是取自“高”和“低”电源电压VDD和VSS的电压。PASR或者PAR信号可以是激活的“低”以及激活的“高”。PASR或者PAR配置寄存器可以具有地址信号作为寄存器数据。可以使用动态译码方案用于译码器。
【0072】在上述实施例中，为了简化，设备部件和电路可以按照图示互相连接。在本发明的DRAM设备和半导体集成电路的实际应用中，电路、部件等可以互相直接相连。同样，如果对于DRAM设备和半导体集成电路的操作有必要，电路、部件等也可以通过其他电路、部件等间接互相连接。因此，在DRAM设备和半导体集成电路的实际配置中，电路部件和设备互相耦合(直接或者间接相连)。
【0073】上述的本发明的实施例仅用于示例。对于本领域技术人员，在不脱离所附的权利要求所单独限定的本发明范围，可以实现特定实施例的各种替换、修改和变更。

Claims (30)

1、一种动态随机存取存储器(DRAM)设备，包括：
具有M个存储器子块的存储器，M为大于1的整数，每一子块具有多个字线，每一字线连接多个数据存储单元，通过刷新操作刷新这些单元；和
刷新电路，用于根据独立设置的M个子块刷新数据在刷新模式中控制存储器子块的刷新。
2、权利要求1的DRAM设备，其中，所述刷新电路包括：
配置电路，用于响应输入数据配置所述M个子块刷新数据，由所述输入数据独立设置所述M个子块刷新数据。
3、权利要求2的DRAM设备，其中，所述配置电路包括：
用于保持所述输入数据的锁存电路，根据所保持的输入数据产生所述M个子块刷新数据。
4、权利要求3的DRAM设备，其中，所述锁存电路包括：
M个锁存电路，用于锁存所述M个子块刷新数据，所述M个锁存电路的每一个独立锁存所述M个子块刷新数据的对应一个。
5、权利要求4的DRAM设备，还包括：
第一地址产生电路，用于在所述刷新模式中产生N个第一地址，N为整数。
6、权利要求5的DRAM设备，其中，所述刷新电路还包括：
子块地址控制电路，用于响应N个第一地址和M个子块刷新数据的逻辑组合控制所述存储器子块的刷新。
7、权利要求6的DRAM设备，其中，所述子块地址控制电路包括：
第一地址译码电路，包括
M个译码电路，用于译码所述第一地址来产生M个所译码的第一地址输出，和
M个逻辑电路，用于逻辑组合所述M个所译码的第一地址输出和所述M个子块刷新数据，从而产生M个第一地址。
8、权利要求7的DRAM设备，还包括：
第二地址产生电路，用于产生地址，所述第二地址产生电路包括M个译码电路，用于译码所述第二地址来产生M个所译码的第二地址。
9、权利要求8的DRAM设备，其中，所述第一地址译码电路还包括：
子块选择电路，具有
M个选择电路，用于在刷新模式中选择M个所译码的第一地址或者在非刷新模式中选择M个所译码的第二地址，所述M个所选择的地址指定要刷新的存储器子块。
10、权利要求9的DRAM设备，其中：
所述第一地址产生电路包括内部地址发生器，用于产生内部地址作为所述第一地址；和
所述第二地址产生电路包括外部地址发生器，用于产生外部地址作为所述第二地址。
11、权利要求10的DRAM设备，还包括：
命令控制电路，用于通过配置电路控制所述输入数据的锁存和用于探测所述刷新模式，响应所述刷新模式的探测来控制所述地址产生电路的地址的产生和由所述子块选择电路的选择。
12、权利要求11的DRAM设备，其中，所述命令控制电路包括：
模式探测电路，用于探测DRAM设备中的自刷新模式。
13、权利要求4的DRAM设备，还包括：
第一地址产生电路，用于在刷新模式中产生第一地址；和
第二地址产生电路，用于产生外部地址。
14、权利要求13的DRAM设备，其中，所述刷新电路包括：
子块地址控制电路，用于响应第一地址、第二地址和所述M个子块刷新数据的逻辑组合来控制所述存储器子块的刷新。
15、权利要求14的DRAM设备，其中，所述子块地址控制电路包括：
选择电路，用于在刷新模式中选择第一地址或者在非刷新模式中选择第二地址用于产生所选择的地址。
16、权利要求15的DRAM设备，其中，所述子块地址控制电路还包括：
地址译码电路，用于译码所选择的地址来产生M个所译码的地址。
17、权利要求16的DRAM设备，其中，所述子块地址控制电路还包括：
子块选择电路，用于逻辑组合所述M个所译码的地址和所述M个子块刷新数据以产生指定要刷新的存储器子块的M个所选择的地址。
18、权利要求17的DRAM设备，其中：
所述选择电路包括N个选择器，用于选择所述N个第一地址或者N个第二地址来产生N个所选择的地址；
所述地址译码电路包括M个逻辑电路，用于译码所述N个所选择的地址来产生M个所译码的地址；和
所述子块选择电路包括M个逻辑电路，用于逻辑组合所述M个所译码的地址和M个子块刷新数据以产生M个所选择的地址。
19、权利要求18的DRAM设备，其中：
所述第一地址产生电路包括内部地址发生器，用于产生内部地址作为所述第一地址；和
所述第二地址产生电路包括外部地址发生器，用于产生外部地址作为所述第二地址。
20、权利要求19的DRAM设备，还包括：
命令控制电路，用于通过配置电路控制所述输入数据的锁存和用于探测所述刷新模式，响应所述刷新模式的探测来控制所述地址产生电路的地址的产生和由所述选择电路的选择。
21、一种用于刷新包括M个存储器子块的动态随机存取存储器设备的方法，M为大于1的整数，每一子块具有多个字线，每一字线连接多个数据存储单元，在刷新模式中刷新所述单元，所述方法包括：
根据独立设置的M个子块刷新数据在刷新模式中控制存储器子块的刷新。
22、权利要求21的方法，其中所述控制的步骤包括：响应输入数据配置所述M个子块刷新数据，由所述输入数据独立设置所述M个子块刷新数据。
23、权利要求22的方法，其中，所述配置步骤包括：保持所述输入数据，根据所保持的输入数据产生所述M个子块刷新数据。
24、权利要求23的方法，还包括提供用于选择所述子块的地址信号。
25、权利要求24的方法，还包括：
锁存所述M个子块刷新数据，每一数据被独立锁存。
26、权利要求25的方法，还包括：
提供地址信号用于选择所述子块。
27、权利要求26的方法，还包括：
在刷新模式中产生地址；并且
译码所述地址以产生与所述M个子块刷新数据逻辑组合的M个地址，使得提供M个所译码的地址用于选择所述M个子块。
28、一种在刷新模式和非自刷新模式中选择性操作的动态随机存取存储器设备中使用的刷新控制器，所述DRAM设备包括M个存储器子块，M为大于1的整数，每一子块具有多个字线，每一字线连接多个数据存储单元，在刷新模式中刷新这些单元，所述刷新控制器包括：
刷新电路，用于根据独立设置的M个子块刷新数据在刷新模式中控制存储器子块的刷新。
29、权利要求28的刷新控制器，还包括：
配置电路，用于响应输入数据配置所述M个子块刷新数据，由所述输入数据独立设置所述M个子块刷新数据。
30、权利要求28的刷新控制器，其中，所述配置电路包括：
用于保持所述输入数据的锁存电路，根据所保持的输入数据产生所述M个子块刷新数据。
CN200780015485XA 2006-04-28 2007-03-28 具有完全独立的部分阵列刷新功能的动态随机存取存储器 Active CN101432818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210088496.3A CN102760485B (zh) 2006-04-28 2007-03-28 具有完全独立的部分阵列刷新功能的动态随机存取存储器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/412,783 2006-04-28
US11/412,783 US7492656B2 (en) 2006-04-28 2006-04-28 Dynamic random access memory with fully independent partial array refresh function
PCT/CA2007/000499 WO2007124557A1 (en) 2006-04-28 2007-03-28 Dynamic random access memory with fully independent partial array refresh function

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210088496.3A Division CN102760485B (zh) 2006-04-28 2007-03-28 具有完全独立的部分阵列刷新功能的动态随机存取存储器

Publications (2)

Publication Number Publication Date
CN101432818A true CN101432818A (zh) 2009-05-13
CN101432818B CN101432818B (zh) 2012-06-06

Family

ID=38648151

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210088496.3A Active CN102760485B (zh) 2006-04-28 2007-03-28 具有完全独立的部分阵列刷新功能的动态随机存取存储器
CN200780015485XA Active CN101432818B (zh) 2006-04-28 2007-03-28 具有完全独立的部分阵列刷新功能的动态随机存取存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210088496.3A Active CN102760485B (zh) 2006-04-28 2007-03-28 具有完全独立的部分阵列刷新功能的动态随机存取存储器

Country Status (7)

Country Link
US (6) US7492656B2 (zh)
EP (1) EP2016588A4 (zh)
JP (2) JP2009535751A (zh)
KR (2) KR101377306B1 (zh)
CN (2) CN102760485B (zh)
TW (2) TWI579843B (zh)
WO (1) WO2007124557A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128498A (zh) * 2015-05-08 2016-11-16 爱思开海力士有限公司 半导体存储器件
CN104076900B (zh) * 2013-03-28 2019-09-27 超威半导体(上海)有限公司 Dram控制方法和系统以及计算机节电控制方法和系统
CN110910923A (zh) * 2018-09-14 2020-03-24 北京兆易创新科技股份有限公司 一种字线译码方法及非易失存储器系统

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492656B2 (en) 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
US8082387B2 (en) 2007-10-29 2011-12-20 Micron Technology, Inc. Methods, systems, and devices for management of a memory system
US7969807B2 (en) * 2008-03-05 2011-06-28 Qimonda Ag Memory that retains data when switching partial array self refresh settings
JP5599977B2 (ja) * 2009-01-22 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
US20100274960A1 (en) * 2009-04-24 2010-10-28 Lee Kun-Bin Memory control method of memory device and memory control system thereof
US8468295B2 (en) * 2009-12-02 2013-06-18 Dell Products L.P. System and method for reducing power consumption of memory
US20110296098A1 (en) 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
US8626999B2 (en) * 2010-10-08 2014-01-07 Winbond Electronics Corp. Dynamic random access memory unit and data refreshing method thereof
US8605489B2 (en) * 2011-11-30 2013-12-10 International Business Machines Corporation Enhanced data retention mode for dynamic memories
KR101915073B1 (ko) 2011-12-20 2018-11-06 인텔 코포레이션 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단
KR20130090633A (ko) 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
KR102023487B1 (ko) 2012-09-17 2019-09-20 삼성전자주식회사 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
TWI466116B (zh) * 2012-09-27 2014-12-21 Winbond Electronics Corp 儲存媒體及其控制方法
TWI503662B (zh) * 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
WO2014113572A1 (en) * 2013-01-16 2014-07-24 Maxlinear, Inc. Dynamic random access memory for communications systems
KR102140783B1 (ko) 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
US10020045B2 (en) * 2013-11-26 2018-07-10 Micron Technology, Inc. Partial access mode for dynamic random access memory
KR102289001B1 (ko) 2014-06-09 2021-08-13 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법
US9728245B2 (en) * 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9972375B2 (en) * 2016-04-15 2018-05-15 Via Alliance Semiconductor Co., Ltd. Sanitize-aware DRAM controller
US9824742B1 (en) * 2016-04-28 2017-11-21 Qualcomm Incorporated DRAM access in self-refresh state
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9997224B2 (en) * 2016-09-06 2018-06-12 Piecemakers Technology, Inc. Memory architecture with multi-bank memory cell array accessed by local drive circuit within memory bank
CN115798538A (zh) * 2016-10-31 2023-03-14 英特尔公司 针对存储设备识别和功率管理控制应用片选
GB2560968B (en) * 2017-03-30 2020-07-29 Advanced Risc Mach Ltd Control of refresh operation for memory regions
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US12001064B2 (en) 2017-07-14 2024-06-04 Senko Advanced Components, Inc. Small form factor fiber optic connector with multi-purpose boot
US10281669B2 (en) 2017-07-14 2019-05-07 Senko Advance Components, Inc. Ultra-small form factor optical connectors
US11822133B2 (en) 2017-07-14 2023-11-21 Senko Advanced Components, Inc. Ultra-small form factor optical connector and adapter
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10297307B1 (en) * 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
CN111033339B (zh) 2018-03-28 2023-09-19 扇港元器件股份有限公司 光纤连接器
FR3104277B1 (fr) * 2019-12-04 2022-05-06 St Microelectronics Grenoble 2 gestion de mémoire pour économiser de l’énergie
TWI779444B (zh) * 2020-12-28 2022-10-01 瑞昱半導體股份有限公司 用於同步動態隨機存取記憶體之控制模組及其控制方法
KR20230025554A (ko) 2021-08-12 2023-02-22 삼성전자주식회사 호스트 장치 및 스토리지 장치의 구동 방법 및 스토리지 장치
US11790974B2 (en) 2021-11-17 2023-10-17 Micron Technology, Inc. Apparatuses and methods for refresh compliance

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282133A (ja) 1988-05-07 1989-11-14 Nippon Rutsubo Kk ガラス製品の成形方法およびそれに用いる装置
JP4036487B2 (ja) * 1995-08-18 2008-01-23 株式会社ルネサステクノロジ 半導体記憶装置、および半導体回路装置
JPH09139074A (ja) 1995-11-10 1997-05-27 Hitachi Ltd ダイナミック型ｒａｍ
JP2000021162A (ja) 1998-07-03 2000-01-21 Mitsubishi Electric Corp 揮発性メモリおよびエンベッデッド・ダイナミック・ランダム・アクセス・メモリ
US6646941B1 (en) * 1999-04-30 2003-11-11 Madrone Solutions, Inc. Apparatus for operating an integrated circuit having a sleep mode
US6195303B1 (en) * 1999-10-25 2001-02-27 Winbond Electronics Corporation Clock-based transparent refresh mechanisms for DRAMS
JP4083944B2 (ja) * 1999-12-13 2008-04-30 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP3376998B2 (ja) * 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3745185B2 (ja) * 2000-03-13 2006-02-15 沖電気工業株式会社 ダイナミックランダムアクセスメモリ
JP2001357670A (ja) * 2000-04-14 2001-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2001332084A (ja) * 2000-05-22 2001-11-30 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
KR100363481B1 (ko) * 2000-06-23 2002-11-30 주식회사 하이닉스반도체 입력 버퍼 제어 장치
JP2002269981A (ja) * 2001-03-12 2002-09-20 Mitsubishi Electric Corp 半導体メモリ装置
JP4001724B2 (ja) * 2001-03-29 2007-10-31 富士通株式会社 半導体記憶装置
EP1398792A1 (en) * 2001-04-02 2004-03-17 NEC Corporation Semiconductor storage device
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2004030738A (ja) * 2002-06-24 2004-01-29 Toshiba Corp ダイナミック型半導体メモリ装置
JP4236901B2 (ja) * 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
JP4236903B2 (ja) * 2002-10-29 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
KR100535071B1 (ko) * 2002-11-07 2005-12-07 주식회사 하이닉스반도체 셀프 리프레쉬 장치
JP2004273029A (ja) 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
US6912168B2 (en) * 2003-03-18 2005-06-28 United Memories, Inc. Non-contiguous masked refresh for an integrated circuit memory
KR100522431B1 (ko) * 2003-04-30 2005-10-20 주식회사 하이닉스반도체 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치
US6912165B2 (en) * 2003-08-22 2005-06-28 International Business Machines Corporation Method for transparent updates of output driver impedance
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
JP4996094B2 (ja) * 2003-10-24 2012-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体記憶装置及びそのリフレッシュ方法
KR100591760B1 (ko) * 2004-01-09 2006-06-22 삼성전자주식회사 가변 가능한 메모리 사이즈를 갖는 반도체 메모리 장치
JP4272172B2 (ja) * 2005-02-02 2009-06-03 Ｏｋｉセミコンダクタ株式会社 ダイナミックランダムアクセスメモリ
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
US8390010B2 (en) * 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104076900B (zh) * 2013-03-28 2019-09-27 超威半导体(上海)有限公司 Dram控制方法和系统以及计算机节电控制方法和系统
CN106128498A (zh) * 2015-05-08 2016-11-16 爱思开海力士有限公司 半导体存储器件
CN106128498B (zh) * 2015-05-08 2020-07-14 爱思开海力士有限公司 半导体存储器件
CN110910923A (zh) * 2018-09-14 2020-03-24 北京兆易创新科技股份有限公司 一种字线译码方法及非易失存储器系统

Also Published As

Publication number Publication date
US20160322095A1 (en) 2016-11-03
EP2016588A1 (en) 2009-01-21
TW200807418A (en) 2008-02-01
TWI579843B (zh) 2017-04-21
US8295115B2 (en) 2012-10-23
US20110170367A1 (en) 2011-07-14
WO2007124557A1 (en) 2007-11-08
TW201435870A (zh) 2014-09-16
KR20130085056A (ko) 2013-07-26
US20070253268A1 (en) 2007-11-01
US20140233325A1 (en) 2014-08-21
US7492656B2 (en) 2009-02-17
KR101377306B1 (ko) 2014-03-25
TWI445001B (zh) 2014-07-11
US9767881B2 (en) 2017-09-19
US20130070539A1 (en) 2013-03-21
US7916569B2 (en) 2011-03-29
US20090103383A1 (en) 2009-04-23
KR20090005382A (ko) 2009-01-13
US8743643B2 (en) 2014-06-03
JP2009535751A (ja) 2009-10-01
EP2016588A4 (en) 2009-08-05
KR101342841B1 (ko) 2013-12-20
US9281047B2 (en) 2016-03-08
CN101432818B (zh) 2012-06-06
JP2013080560A (ja) 2013-05-02
CN102760485A (zh) 2012-10-31
CN102760485B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN101432818B (zh) 具有完全独立的部分阵列刷新功能的动态随机存取存储器
JP5505802B2 (ja) メモリ装置を動作する方法
CN101154439B (zh) 一种具有部分刷新功能的半导体存储器设备
EP1225589B1 (en) Semiconductor memory device having a plurality of low power consumption modes
US6618314B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
CN100433184C (zh) 半导体存储装置中基于存储体的自刷新控制装置及其方法
CN101211653A (zh) 半导体存储器件、半导体器件、存储系统和刷新控制方法
CN101276640A (zh) 半导体存储器、系统及半导体存储器的操作方法
US11783884B2 (en) Semiconductor memory device and memory system including the same
CN114627940A (zh) 包括执行目标刷新的存储器件的存储系统
KR20090126976A (ko) 자동 리프레쉬 제어회로
CN114974344A (zh) 半导体存储器件和包括其的存储器系统
KR20060084071A (ko) 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법
KR100798772B1 (ko) 반도체 메모리 장치
JPH0478092A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.