TWI466116B - 儲存媒體及其控制方法 - Google Patents
儲存媒體及其控制方法 Download PDFInfo
- Publication number
- TWI466116B TWI466116B TW101135485A TW101135485A TWI466116B TW I466116 B TWI466116 B TW I466116B TW 101135485 A TW101135485 A TW 101135485A TW 101135485 A TW101135485 A TW 101135485A TW I466116 B TWI466116 B TW I466116B
- Authority
- TW
- Taiwan
- Prior art keywords
- count value
- unit
- voltage generating
- storage medium
- value
- Prior art date
Links
Landscapes
- Dram (AREA)
Description
本發明係有關於一種儲存媒體,特別是有關於一種具有複數電壓產生單元的儲存媒體。
一般而言,為了維持儲存媒體所儲存的資料,一控制器通常會在一定時間內,提供多次的刷新指令(refresh command)予儲存媒體。舉例而言,控制器可能會在64ms內,下8K次的刷新指令,以維持儲存媒體內的資料。對於控制器而言,64ms內要下8K次的刷新指令的方法有二,一是平均(distributed)刷新方式,將8K次分散於64ms內,其中每兩個指令間的平均時間約為8us,另一方式是集中刷新(burst refresh)方式,在符合儲存媒體的規格情況下,密集地下完8K次的刷新指令。
一般而言,在進行刷新動作時,儲存媒體內的操作電壓將會下降,只不過平均刷新方式所造成的電壓降幅度小於集中刷新方式所造成的電壓降。因此,儲存媒體的製造商係根據集中刷新方式所造成的電壓降,決定儲存媒體內電壓產生單元的開啟數量。
然而,對於平均刷新方式而言,並不會造成大幅度的電壓降。因此,若使用固定數量的電壓產生單元,將使得儲存媒體具有固定的功率損耗。
本發明提供一種儲存媒體,包括一記憶陣列、一存取模組以及一電源供應模組。記憶陣列用以儲存資料。存取模組根據一外部指令,存取記憶陣列。電源供應模組包括複數電壓產生單元、一觸發單元以及一調整單元。當電壓產生單元中之一電壓產生單元被致能時,被致能的電壓產生單元供電予記憶陣列與存取模組之至少一者。觸發單元每隔一固定時間,輸出一觸發信號。調整單元用以致能電壓產生單元。當外部指令係為一第一刷新指令時,調整單元增加被致能的電壓產生單元的數量。當觸發信號被輸出時,調整單元減少被致能的電壓產生單元的數量。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
第1圖為本發明之存取系統之示意圖。如圖所示,存取系統100包括一記憶體控制器110以及一儲存媒體120。記憶體控制器110用以存取儲存媒體120。在一可能實施例中,記憶體控制器110發出一讀取指令,用以讀取儲存媒體120所儲存的資料,或是發出一寫入指令,將資料寫入儲存媒體120。另外,記憶體控制器110亦會發出一刷新指令(refresh command),用以維持儲存媒體120所儲存的資料。
在一可能實施例中,儲存媒體120係為一DRAM。在本實施例中,儲存媒體120包括一存取模組121、一記憶陣列122以及一電源供應模組123。存取模組121根據記
憶體控制器110所發出的一外部指令,存取記憶陣列122所儲存的資料。在本實施例中,存取模組121具有一解碼器(未顯示),用以解讀外部指令的種類。每當外部指令係為一刷新指令時,存取模組121便發出一觸發信號SUP
。
電源供應模組123供電予存取模組121及記憶陣列122,並包括電壓產生單元VU1
~VUN
、一觸發單元124以及一調整單元125。當電壓產生單元VU1
~VUN
中之任一電壓產生單元被致能時,被致能的電壓產生單元便可產生相對應的操作電壓予存取模組121及記憶陣列122之至少一者。舉例而言,當電壓產生單元VU1
被致能時,電壓產生單元VU1
產生操作電壓V1
。當電壓產生單元VUN
被致能時,電壓產生單元VUN
產生操作電壓VN
。
本發明並不限定哪些操作電壓係提供予存取模組121及記憶陣列122。在一可能實施例中,操作電壓V1
~VN
中的一部分係提供予存取模組121,而另一部分係提供予記憶陣列122。在其它實施例中,操作電壓V1
~VN
中的一部分係提供予存取模組121及記憶陣列122。另外,本發明並不限定操作電壓V1
~VN
間的關係。在一可能實施例中,操作電壓V1
~VN
中的一部分操作電壓彼此相同,但不同於另一部分的操作電壓。
調整單元125用以致能電壓產生單元VU1
~VUN
。在本實施例中,調整單元125係根據觸發信號SUP
及觸發信號SDW
,調整被致能的電壓產生單元的數量。在一可能實施例中,當調整單元125接收到觸發信號SUP
時,便增加被致能的電壓產生單元的數量。當調整單元125接收到觸發信
號SDW
時,便減少被致能的電壓產生單元的數量。
在本實施例中,當儲存媒體120接收到一外部電源(未顯示)時,觸發單元124便開始計時。每隔一固定時間,觸發單元124便輸出一觸發信號SDW
。本發明並不限定觸發單元124的內部架構。在一可能實施例中,觸發單元124係為一計時器(Timer)或是包含一RC充放電電路。在其它實施例中,只要每隔一固定時間,便能輸出一觸發信號的電路架構,均可作為觸發單元124。
第2圖為本發明之調整單元之一可能實施例。如圖所示,調整單元125包括一計數單元(Counter)210、一控制單元220以及一選擇單元230。計數單元210具有一計數值。在本實施例中,計數單元210的計數值可往上增加或往下減少。
當控制單元220接收到觸發信號SUP
時,增加計數單元210的計數值。當控制單元220接收到觸發信號SDW
時,便減少計數單元210的計數值。選擇單元230根據計數單元210的計數值,發出致能信號SE1
~SEN
,用以致能電壓產生單元VU1
~VUN
。
在本實施例中,被致能的電壓產生單元的數量與計數單元210的計數值有關。舉例而言,當計數值愈大時,被致能的電壓產生單元愈多。相反地,當計數值愈小時,被致能的電壓產生單元愈少。
本發明並不限定控制單元220如何調整計數值。在一可能實施例中,控制單元220係以一線性方式調整計數值。舉例而言,每當接收到觸發信號SUP
時,控制單元220
便將計數值加1。每當接收到觸發信號SDW
時,控制單元220便將計數值減1。
在其它實施例中,控制單元220係根據接收到觸發信號SUP
的時間,調整計數值。舉例而言,控制單元220根據兩觸發信號SUP
間的時間差,控制計數值。當兩觸發信號SUP
間的時間差小於一預設值,表示存取模組121密集地接收到刷新指令,因此,控制單元220以一非線性方式增加計數值。當時間差愈小,計數值增加的幅度愈大。舉例而言,當時間差位於100ns~200ns之間時,計數值每次加2。當時間差小於100ns時,計數值每次加4。
相反地,當兩觸發信號SUP
間的時間差大於一預設值,表示存取模組121並非密集地接收到刷新指令,因此,控制單元220係以一線性方式增加計數值。舉例而言,當時間差大於200ns時,計數值每次加1。在一可能實施例中,計數值的增加與減少係以步進方式進行。
在其它實施例中,調整單元125更包括一判斷單元240。判斷單元240用以判斷計數單元210的計數值是否大於一上限值或是小於一下限值。在一可能實施例中,當計數單元210的計數值大於上限值或是小於一下限值,判斷單元240直接調整計數單元210的計數值,以避免大於上限值或是小於一下限值。
在另一可能實施例中,當計數單元210的計數值大於上限值,判斷單元240令控制單元220停止增加計數單元210的計數值,直到計數單元210的計數值不大於上限值。同樣地,當計數單元210的計數值小於下限值,判斷單元
240令控制單元220停止減少計數單元210的計數值,直到計數單元210的計數值不小於上限值。
第3圖為本發明的控制方法的一可能流程圖。本發明的控制方法用以控制一儲存媒體內的複數電壓產生單元。首先,接收一外部電源(步驟S310)。在外部電源穩定後,致能一觸發單元,用以每隔一固定時間,輸出一觸發信號(步驟S320)。
接著,根據觸發信號以及一刷新指令,調整一計數值(步驟S330)。在本實施例中,步驟S330包括步驟S331~S336,其中步驟S331~S333係根據觸發信號調整計數值,而步驟S334~S336係根據刷新指令調整計數值。
在步驟S331中,判斷觸發信號是否已被輸出。當觸發信號尚未被輸出時,則回到步驟S331。當已輸出觸發信號時,則減少計數值(步驟S332)。然後,根據計數值,致能電壓產生單元(步驟S333)。在本實施例中,被致能的電壓產生單元的數量與計數值有關。舉例而言,當計數值愈小時,則被致能的電壓產生單元的數量愈少。
步驟S334係判斷是否接收到一刷新指令。若尚未接收到刷新指令,則繼續步驟S334。當接收接收到刷新指令時,則增加計數值(步驟S335),再根據計數值,致能電壓產生單元(步驟S336)。在本實施例中,被致能的電壓產生單元的數量與計數值有關。舉例而言,當計數值愈大時,則被致能的電壓產生單元的數量愈多。
在本實施例中,步驟S331~S333與步驟S334~S336係為兩獨立執行步驟,並不會受到對方的影響。也就是說,
在執行步驟S331~S333的同時,若接收到一刷新指令,便開始執行步驟S335~S336。在執行步驟S335~336的同時,步驟S331~S333亦繼續進行。
本發明並不限定步驟S332及S335如何調整計數值。在一可能實施例中,步驟S332及S335的調整幅度相同,均係以線性的方式,逐漸增加或減少計數值。在其它實施例中,步驟S332或S335係以非線性的方式,調整計數值。舉例而言,當密集性地接收到多個刷新指令時,便增加調整的幅度。
第4圖為本發明之控制方法之另一可能流程圖。第4圖相似第3圖,不同之處在於第4圖多了步驟S340。步驟S340係用以判斷計數值是否大於一上限值或小於一下限值。如圖所示,步驟S340包括步驟S341~S344。
在步驟S341中,判斷計數值是否小於一下限值。當計數值尚未小於下限值時,則步驟S333根據步驟S332的調整結果,致能相對應的電壓產生單元。然而,當計數值小於下限值時,則無效化步驟S332的調整結果,用以維持計數值(步驟S342),也就是停止減少計數值。此時,步驟S333根據步驟S332中,尚未調整前的計數值,致能相對應的電壓產生單元。
在步驟S343中,判斷計數值是否大於一上限值。當計數值尚未大於上限值時,則步驟S336根據步驟S335的調整結果,致能相對應的電壓產生單元。然而,當計數值大於上限值時,則無效化步驟S335的調整結果,用以維持計數值(步驟S344),也就是停止增加計數值。此時,步驟S336
根據步驟S335中,尚未調整前的計數值,致能相對應的電壓產生單元。
藉由動態地調整儲存媒體內的電壓產生單元的開啟數量,可達到最佳的電源管理功能,並可降低功率損耗,及避免因電壓產生單元開啟的數量不足而引起電壓降(voltage drop)。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧存取系統
110‧‧‧記憶體控制器
120‧‧‧儲存媒體
121‧‧‧存取模組
122‧‧‧記憶陣列
123‧‧‧電源供應模組
124‧‧‧觸發單元
125‧‧‧調整單元
210‧‧‧計數單元
220‧‧‧控制單元
230‧‧‧選擇單元
240‧‧‧判斷單元
V1
~VN
‧‧‧操作電壓
SUP
、SDW
‧‧‧觸發信號
SE1
~SEN
‧‧‧致能信號
VU1
~VUN
‧‧‧電壓產生單元
第1圖為本發明之存取系統之示意圖。
第2圖為本發明之調整單元之一可能實施例。
第3及4圖為本發明的控制方法的可能流程圖。
100‧‧‧存取系統
110‧‧‧記憶體控制器
120‧‧‧儲存媒體
121‧‧‧存取模組
122‧‧‧記憶陣列
123‧‧‧電源供應模組
124‧‧‧觸發單元
125‧‧‧調整單元
VU1
~VUN
‧‧‧電壓產生單元
V1
~VN
‧‧‧操作電壓
SUP
、SDW
‧‧‧觸發信號
SE1
~SEN
‧‧‧致能信號
Claims (10)
- 一種儲存媒體,包括:一記憶陣列,用以儲存資料;一存取模組,根據一外部指令,存取該記憶陣列;以及一電源供應模組,包括:複數電壓產生單元,當該等電壓產生單元中之一電壓產生單元被致能時,該被致能的電壓產生單元供電予該記憶陣列與該存取模組之至少一者;一觸發單元,每隔一固定時間,輸出一觸發信號;以及一調整單元,用以致能該等電壓產生單元,其中當該外部指令係為一第一刷新指令時,該調整單元增加被致能的電壓產生單元的數量,當該觸發信號被輸出時,該調整單元減少被致能的電壓產生單元的數量。
- 如申請專利範圍第1項所述之儲存媒體,其中該觸發單元係為一計時器。
- 如申請專利範圍第1項所述之儲存媒體,其中該觸發單元係為一RC充放電電路。
- 如申請專利範圍第1項所述之儲存媒體,其中該調整單元包括:一計數單元,具有一計數值;一控制單元,當該外部指令係為該第一刷新指令時,增加該計數值,當接收到該觸發信號,減少該計數值;以及 一選擇單元,根據該計數值,致能該等電壓產生單元之至少一者,其中被致能的電壓產生單元的數量與該計數值有關。
- 如申請專利範圍第4項所述之儲存媒體,其中該控制單元係以一線性方式調整該計數值。
- 如申請專利範圍第4項所述之儲存媒體,其中在一第一時間點,該存取模組接收該第一刷新指令,在一第二時間點,該存取模組接收一第二刷新指令,當該第一及第二時間點的差異小於一預設值時,該控制單元係以一非線性方式增加該計數值。
- 如申請專利範圍第6項所述之儲存媒體,其中當該第一及第二時間點的差異大於該預設值時,該控制單元係以一線性方式增加該計數值。
- 如申請專利範圍第4項所述之儲存媒體,其中該調整單元更包括一判斷單元,用以判斷該計數值是否大於一上限值或是小於一下限值,當該計數值大於該上限值,該判斷單元令該控制單元停止增加該計數值,當該計數值小於該下限值,該判斷單元令該控制單元停止減少該計數值。
- 一種控制方法,用以控制一儲存媒體內的複數電壓產生單元,該控制方法包括:接收一外部電壓;每隔一固定時間,輸出一觸發信號;判斷是否接收到一刷新指令;根據該觸發信號及該刷新指令,調整一計數值,其中當該觸發信號被輸出時,減少該計數值,當接收到該刷新 指令時,增加該計數值;以及根據該計數值,致能該等電壓產生單元之至少一者,其中被致能的電壓產生單元的數量與該計數值有關。
- 如申請專利範圍第9項所述之控制方法,更包括:判斷該計數值是否大於一上限值,當該計數值大於該上限值,停止增加該計數值,直到該計數值不大於該上限值;以及判斷該計數值是否小於一下限值,當該計數值小於該下限值,停止減少該計數值,直到該計數值不小於該下限值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101135485A TWI466116B (zh) | 2012-09-27 | 2012-09-27 | 儲存媒體及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101135485A TWI466116B (zh) | 2012-09-27 | 2012-09-27 | 儲存媒體及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201413715A TW201413715A (zh) | 2014-04-01 |
TWI466116B true TWI466116B (zh) | 2014-12-21 |
Family
ID=52575777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101135485A TWI466116B (zh) | 2012-09-27 | 2012-09-27 | 儲存媒體及其控制方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI466116B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040199717A1 (en) * | 2002-10-31 | 2004-10-07 | Fujitsu Limited | Semiconductor memory |
US20060203607A1 (en) * | 2002-03-29 | 2006-09-14 | Renesas Technology Corp. | Fully-hidden refresh dynamic random access memory |
US7218565B2 (en) * | 2003-08-15 | 2007-05-15 | Winbond Electronics Corp. | Method and apparatus for independently refreshing memory capacitors |
US20080046798A1 (en) * | 2005-02-25 | 2008-02-21 | Brown Terry C | Method and system for reducing volatile dram power budget |
US7342841B2 (en) * | 2004-12-21 | 2008-03-11 | Intel Corporation | Method, apparatus, and system for active refresh management |
US7359269B2 (en) * | 2003-04-30 | 2008-04-15 | Hynix Semiconductor Inc. | Semiconductor memory device for reducing peak current during refresh operation |
US7916569B2 (en) * | 2006-04-28 | 2011-03-29 | Mosaid Technologies Incorporated | Dynamic random access memory with fully independent partial array refresh function |
TW201205595A (en) * | 2010-07-29 | 2012-02-01 | Winbond Electronics Corp | Dynamic random access memory unit and data refreshing method thereof |
US8139433B2 (en) * | 2009-05-13 | 2012-03-20 | Lsi Corporation | Memory device control for self-refresh mode |
-
2012
- 2012-09-27 TW TW101135485A patent/TWI466116B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060203607A1 (en) * | 2002-03-29 | 2006-09-14 | Renesas Technology Corp. | Fully-hidden refresh dynamic random access memory |
US20040199717A1 (en) * | 2002-10-31 | 2004-10-07 | Fujitsu Limited | Semiconductor memory |
US7359269B2 (en) * | 2003-04-30 | 2008-04-15 | Hynix Semiconductor Inc. | Semiconductor memory device for reducing peak current during refresh operation |
US7218565B2 (en) * | 2003-08-15 | 2007-05-15 | Winbond Electronics Corp. | Method and apparatus for independently refreshing memory capacitors |
US7342841B2 (en) * | 2004-12-21 | 2008-03-11 | Intel Corporation | Method, apparatus, and system for active refresh management |
US20080046798A1 (en) * | 2005-02-25 | 2008-02-21 | Brown Terry C | Method and system for reducing volatile dram power budget |
US7916569B2 (en) * | 2006-04-28 | 2011-03-29 | Mosaid Technologies Incorporated | Dynamic random access memory with fully independent partial array refresh function |
US8139433B2 (en) * | 2009-05-13 | 2012-03-20 | Lsi Corporation | Memory device control for self-refresh mode |
TW201205595A (en) * | 2010-07-29 | 2012-02-01 | Winbond Electronics Corp | Dynamic random access memory unit and data refreshing method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW201413715A (zh) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10665273B2 (en) | Semiconductor memory devices, memory systems and refresh methods of the same | |
JP4967452B2 (ja) | 半導体メモリ | |
JP6055884B2 (ja) | マイクロコンピュータ及びデータ処理システム | |
JP4869011B2 (ja) | メモリシステム | |
US8630144B2 (en) | Semiconductor device outputting read data in synchronization with clock signal | |
US9007862B2 (en) | Reducing memory refresh exit time | |
US20120159002A1 (en) | Memory control device and semiconductor processing apparatus | |
JPH08287676A (ja) | 半導体メモリ装置 | |
KR100770703B1 (ko) | 메모리 시스템의 전력 쓰로틀링 방법 및 메모리 시스템 | |
US8322922B2 (en) | Method of outputting temperature data in semiconductor device and temperature data output circuit therefor | |
JP2008500681A (ja) | 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム | |
JP2005032428A (ja) | メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法 | |
JP2007066298A (ja) | デバイス温度に基づくクロックト待機モードの無効化 | |
US20140068171A1 (en) | Refresh control circuit and semiconductor memory device including the same | |
US20140122775A1 (en) | Memory controller for memory device | |
JP2007052898A (ja) | 最大クロック周波数を用いたクロックト待機モード | |
TWI466116B (zh) | 儲存媒體及其控制方法 | |
KR100618702B1 (ko) | 고속 메모리 장치용 데이타 출력 제어 장치 및 그 제어 방법 | |
US8436657B2 (en) | Semiconductor device having output driver | |
US7660186B2 (en) | Memory clock generator having multiple clock modes | |
JP2008065801A (ja) | メモリーのスイッチモジュール制御装置及び関連方法 | |
KR20160099983A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US20150170722A1 (en) | Semiconductor memory device and method for operating the same | |
US9093174B2 (en) | Refresh control circuit of semiconductor apparatus | |
CN103730152A (zh) | 储存媒体及其控制方法 |