JP2008500681A - 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム - Google Patents

揮発性メモリにおけるリフレッシュを制御するための方法およびシステム Download PDF

Info

Publication number
JP2008500681A
JP2008500681A JP2007527489A JP2007527489A JP2008500681A JP 2008500681 A JP2008500681 A JP 2008500681A JP 2007527489 A JP2007527489 A JP 2007527489A JP 2007527489 A JP2007527489 A JP 2007527489A JP 2008500681 A JP2008500681 A JP 2008500681A
Authority
JP
Japan
Prior art keywords
memory
refresh
address
auto
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007527489A
Other languages
English (en)
Other versions
JP4723583B2 (ja
Inventor
ウォーカー、ロバート・マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2008500681A publication Critical patent/JP2008500681A/ja
Application granted granted Critical
Publication of JP4723583B2 publication Critical patent/JP4723583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

メモリのリフレッシュを制御するためメモリシステムが与えられる。メモリシステムの実施形態は、セルフリフレッシュモードおよびオートリフレッシュモードにおいて動作するように構成されたメモリを含み、メモリは複数のメモリ位置をもち、オートリフレッシュモードにおいて、メモリ制御装置は、メモリ位置の第１のものにアクセスするように構成されていて、一方でメモリ位置の第２のものはリフレッシュされる。メモリシステムの別の実施形態は、自分自身のリフレッシュアドレスをメモリ制御装置へ通信することができるメモリを含む。別の実施形態は、オートリフレッシュアドレスをメモリへ通信することができるメモリ制御装置を含む。
【選択図】 図４

Description

関連出願
本出願は、２００４年５月２１日に出願された米国仮出願第６０／５７３，４９０号に対して優先権を主張している。
本開示は、概ね、メモリデバイス、より具体的には、動的な揮発性メモリにおけるリフレッシュを制御するための方法およびシステムに関する。
動的な揮発性メモリは、一般に、多数の配列（または、バンク）として構成されている記憶媒体である。さらに、各バンクは、行および列における“メモリセル”の行列として配置されていて、さらに、各列は、メモリの入力／出力（input/output, I/O)の幅によって分割されている。メモリ内の位置は、バンク、行、および列によって固有に特定されている。メモリ制御装置は、データのバンク、行、および列の位置を示すことによって、メモリからデータを検索するのに使用され得る。
動的な揮発性メモリ（揮発性メモリ）の場合に、各セルは、データの保全性を維持するために、定期的にリフレッシュ、すなわち電圧の再印加（re-energize）をされなければならない。セルは、時間にしたがって放電するので、リフレッシュされなければならない。リフレッシュは、メモリ内のセルを再充電、すなわち電圧の再印加をするプロセスである。セルは、通常、一度に１行ずつリフレッシュされる。現在、揮発性メモリをリフレッシュするように設計された多数の方法が存在している。これらの方法の全てではないが、幾つかは、性能または電力、あるいはこの両者において高いコストをもたらす。例えば、現代のディジタルシステムにおける揮発性メモリのリフレッシュを制御するのに通常使用されている多数の一般的な方法または技術がある。１つの方法は、一般にセルフリフレッシュ（self-refresh）として知られていて、メモリに依存して、希望の行およびバンクに対して行われるリフレッシュ動作のタイミングを制御し、他の方法は、一般にオートリフレッシュ(auto-refresh)として知られていて、メモリ制御装置に依存して、希望の行およびバンクに対して行われるリフレッシュ動作のタイミングを制御する。しかしながら、これらの２つの方法に関して、メモリ制御装置およびメモリは、リフレッシュされる行およびバンクに関係する情報を相互に伝達する手段をもっていない。
セルフリフレッシュ方法のもとでは、メモリは、自分自身の内部リフレッシュクロックと、内部リフレッシュアドレスレジスタ内に記憶されているリフレッシュアドレスとを使用して、リフレッシュ動作を制御する。データがメモリに書き込まれても、またはメモリから検索されてもいない期間（アイドル状態）の間、メモリ制御装置は、メモリをセルフリフレッシュモードに置き得る。セルフリフレッシュモードでは、メモリは、自分自身の内部リフレッシュ機構を使用して、メモリの行をリフレッシュし、内部リフレッシュアドレスレジスタを制御する。セルフリフレッシュモードは比較的に少ない量の電力を使用するので、セルフリフレッシュモードは、アイドル状態中に電力を節約するのに好適である。必要とされる電力量が少ないので、この方法は、一般に、低電力の応用に使用される。しかしながら、この方法は、リフレッシュサイクルが行われる間、メモリへのアクセスが完全に遮断される（すなわち、全ての行が閉じられる）ので、アクティブなサイクル中は効率が悪い。
オートリフレッシュ方法は、一般に、メモリのアクティブな使用中に採用される。オートリフレッシュモードでは、メモリ制御装置は、リフレッシュ動作を行うために、メモリによって使用されるオートリフレッシュコマンドを与える。メモリは、その内部リフレッシュアドレスレジスタ内のリフレッシュアドレスを使用して、リフレッシュサイクルを行う行／バンクを判断し、メモリ制御装置によって与えられたオートリフレッシュコマンドに基づいて、関連する行を循環させる。同様に、メモリが、オートリフレッシュ状態に入るとき、メモリ制御装置は、何れのバンクがメモリによってリフレッシュされることになるかについて知らないので、全バンクを、メモリ制御装置によるアクセスに対して閉じなければならない。
したがって、より高い性能を達成し、一方で低電力の予算を維持することができる、揮発性メモリをリフレッシュするためのより効率的な方法およびシステムを与えることが望ましい。
１つの実施形態では、メモリシステムは、セルフリフレッシュモードおよびオートリフレッシュモードにおいて動作するように構成されたメモリであって、複数のメモリ位置をもつメモリと、オートリフレッシュモードにおいて、メモリ位置の第１のものにアクセスし、一方でメモリ位置の第２のものがリフレッシュされるように構成されたメモリ制御装置とを含む。
１つの態様では、セルフリフレッシュモードおよびオートリフレッシュモードをもつメモリをリフレッシュする方法であって、メモリが複数のメモリ位置をもち、方法が、オートリフレッシュモードにおいて動作している間に、メモリ制御装置にメモリ内のメモリ位置の第１のものへのアクセスを与え、一方でメモリ位置の第２のものがリフレッシュされることを含む方法が与えられる。
別の実施形態では、セルフリフレッシュモードおよびオートリフレッシュモードにおいて動作するように構成されたメモリは、オートリフレッシュモードにおいて、メモリバンクの第１ものが外部デバイスにとってアクセス可能であり、一方でメモリバンクの第２のものの中の複数のメモリ位置の１つ以上がリフレッシュされるように構成された複数のメモリバンクを含む。
また別の実施形態では、セルフリフレッシュモードおよびオートリフレッシュモードにおいて、複数のメモリバンクをもつメモリを制御するように構成されたメモリ制御装置であって、メモリにアクセスするためのメモリアドレスを記憶するように構成されたアドレス待ち行列と、アドレス待ち行列から、メモリバンクの第１のものへのメモリアドレスと、メモリバンクの第２のものへのリフレッシュアドレスとを受信するように構成されたリフレッシュアドレス論理であって、メモリバンクの第１のものが、メモリバンクの第２のものと異なるときは、オートリフレッシュモードにおいて、メモリアドレスをアドレス待ち行列からメモリへ与えるようにも構成されたリフレッシュアドレス論理とを含むメモリ制御装置が与えられる。
本発明の他の実施形態は、本発明の種々の実施形態が例示的に示され、記載されている次の詳細な記述から、当業者には容易に明らかになることが分かる。理解されるように、本発明は、他の、および異なる実施形態が可能であり、その幾つかの細部は、全てが本発明の意図および範囲から逸脱することなく、種々の他の点における変更ができる。したがって、図面および詳細な記述は、本質的に例示的であって、限定的ではないと考えられる。
本発明の態様は、添付の図面において、制限によってではなく、例によって示されている。
添付の図面に関連して後述される詳細な記述は、本発明の種々の実施形態の記述として意図されており、本発明が実行され得る唯一の実施形態を表わすことを意図されているのではない。詳細な記述は、本発明を完全に理解させるために、具体的な詳細を含んでいる。しかしながら、当業者には、本発明がこれらの具体的な詳細がなくても実行され得ることが明らかであるだろう。いくつかの例では、周知の構造および構成要素は、本発明の概念を不明瞭にするのを避けるために、ブロック図の形で示されている。
図１は、メモリ制御装置16をもつ揮発性メモリ10の１つの実施形態を示している。揮発性メモリ10は、例えば、動的なランダムアクセスメモリ（dynamic random access memory, DRAM）、同期ＤＲＡＭ（synchronous DRAM, SDRAM）、種々の他のタイプのＤＲＡＭ、等であり得る。揮発性メモリ10は、多数のメモリバンク18、内部リフレッシュアドレスレジスタ12、および読み出し可能レジスタ14も含み得る。内部リフレッシュアドレスレジスタ12は、メモリバンク18内でリフレッシュされる目標の位置のリフレッシュアドレス（すなわち、行アドレス12aおよびバンクアドレス12b）を記憶するのに使用される。読み出し可能レジスタ14は、メモリ制御装置16にアクセス可能であり、例えば、モードレジスタ、拡張モードレジスタ、またはリフレッシュアドレスを記憶するように構成された別個のレジスタを含む任意のタイプのレジスタであり得る。モードレジスタおよび拡張モードレジスタは、プログラム可能であり、揮発性メモリ10に関係する動作情報、例えば、入力／出力ドライブ強度、列アドレスストローブ（column address strobe, CAS）の待ち時間設定、バースト長設定、等を記憶するのに使用される。このような動作情報は、メモリ10およびメモリ制御装置16によって、例えば、動作モードの定義付け、シグナリングおよびデータストロービング機能、および電力節約特徴を含む種々の機能を行うのに使用される。
実施形態では、リフレッシュアドレスレジスタ12内に記憶されているバンクアドレス12bが、検索され、メモリ10の読み出し可能レジスタ14にロードされる。図２は、揮発性メモリ10の拡張モードレジスタの内容を示している。図２に示されているように、バンクアドレス12bは、現在、拡張モードレジスタ14内にも記憶されている。リフレッシュアドレスレジスタ12のバンクアドレス12bを、読み出し可能レジスタ14に加えることによって、揮発性メモリ10のメモリ制御装置16は、パワーアップ順序後に、メモリ10がセルフリフレッシュから抜け出るたびに、バンクアドレス12bを読み出すことができる。リフレッシュアドレスレジスタ12が示しているバンクアドレス12bを知ることによって、メモリ制御装置16は、オートリフレッシュにおいて、メモリ10内の全メモリバンク18ではなく、バンクアドレス12bに基づくメモリバンク18内の目標の位置またはバンクのみを予め充電すればよい。言い換えると、バンクアドレス12bによって識別される１つのみのバンクが閉じられることを必要とする。逆に言えば、これは、オートリフレッシュサイクルが、目標のバンクに対して行われている一方で、メモリバンク18内の他のバンクは使用可能なままであり、したがって、メモリ制御装置16がこれらの他のバンクに自由にアクセスし続けることを許すことを意味する。
図３Ａおよび３Ｂは、それぞれ、図１に示されているメモリ制御装置16および揮発性メモリ10の実施形態をさらに示している。図３Ａおよび３Ｂに示されているように、メモリ制御装置16は、アドレス待ち行列30、リフレッシュアドレス論理32、およびリフレッシュクロック34を含み、メモリ10は、レジスタ(register, REG)36、リフレッシュアドレスレジスタ38、マルチプレクサ(multiplexer, MUX)40、行アドレスストローブ（row address strobe, RAS）生成器42、リフレッシュクロック44、および多数のメモリバンク18を含み得る。
メモリ10およびメモリ制御装置16は、次のように相互に作用する。アドレス待ち行列30は、メモリバンク18にアクセスするのに使用される多数のアドレスを記憶するのに使用される。リフレッシュアドレス論理32は、メモリ10にアクセスするのに使用されるアドレス待ち行列30からのアドレスの順序を制御する。さらに加えて、リフレッシュアドレス論理32は、メモリにアクセスするのに使用される各アドレスのために、（必要であれば）メモリ10内に新しい行またはページを開くためのＲＡＳ54、およびアドレスによって示されている列にアクセスするための列アドレスストローブ（column address strobe, CAS）を生成する。
メモリ制御装置16が、メモリ10がセルフリフレッシュモードになるように指示したい状況において、メモリ制御装置16は、適切な信号をオート／セルフリフレッシュモード信号46を介してメモリ10へ与える。セルフリフレッシュモードが開始されることを示すオート／セルフリフレッシュモード信号46を受信すると、マルチプレクサ40は、リフレッシュコマンドとしてリフレッシュクロック44から信号を選択し、それを使用して、リフレッシュアドレスレジスタ38を制御し、ＲＡＳ生成器42を駆動する。したがって、各リフレッシュサイクル中に、リフレッシュアドレスレジスタ38内に記憶されているアドレスは、メモリバンク18内の対応するメモリ位置を（ＲＡＳ生成器42からのＲＡＳを介して）リフレッシュするのに使用され、さらに加えて、アドレスは、記憶するためにレジスタ36へ与えられる。その結果、メモリ10がセルフリフレッシュモードから抜け出ると、メモリ制御装置16は、レジスタ36を介して、最後にリフレッシュされたメモリ位置にアクセスできる。
オート／リフレッシュモード信号46は、メモリ制御装置16によって、メモリ10がセルフリフレッシュモードから出て、オートリフレッシュモードになるのに使用され得る。オートリフレッシュモードにおいて、メモリ制御装置16は、自分自身のリフレッシュクロック34を使用して、オートリフレッシュコマンド48を与える。オートリフレッシュモードが開始されることを示すオート／セルフリフレッシュモード信号46を受信すると、マルチプレクサ40は、メモリ制御装置16によって与えられたオートリフレッシュコマンド48を選択して、リフレッシュアドレスレジスタ38を制御して、ＲＡＳレジスタ42を駆動する。各リフレッシュサイクル中に、リフレッシュアドレスレジスタ38内に記憶されているアドレスは、メモリバンク18内の対応するメモリ位置をリフレッシュするのに使用され、さらに加えて、アドレスは、記憶するためにレジスタ36へ与えられる。
リフレッシュされるメモリ位置のアドレスは、メモリ10内のレジスタ36を介してメモリ制御装置16に与えられる。したがって、リフレッシュアドレス論理32は、メモリ10にアクセスするのに使用されるアドレス待ち行列30からのアドレスが、リフレッシュされているメモリ位置と矛盾しないことを保障することができる。その結果、メモリは、オートリフレッシュモードにおいて、リフレッシュ動作と同時にアクセスされ得る。
図４は、メモリ制御装置およびメモリの別の実施形態を示している。図４に示されているように、行アドレス12aおよびバンクアドレス12bの両者は、リフレッシュアドレスレジスタ12から読み出し可能レジスタ14にロードされる。次に、メモリ制御装置16は、読み出し可能レジスタ14から、行アドレス12aおよびバンクアドレス12bを読み出す。さらに加えて、行アドレス12aおよびバンクアドレス12bは、メモリ制御装置16によって、メモリ制御装置16と関係付けられた記憶レジスタ20内に記憶される。記憶レジスタ20の目的は、別途さらに記載される。
図５Ａおよび５Ｂは、それぞれ、図４に示されているメモリ制御装置16および揮発性メモリ10の実施形態をさらに示している。図５Ａおよび５Ｂに示されているように、メモリ制御装置16は、アドレス待ち行列50、リフレッシュアドレス論理52、リフレッシュクロック54、および記憶レジスタ56を含み、メモリ10は、リフレッシュアドレスレジスタ60、第１および第２のマルチプレクサ（multiplexer, MUX）58、62、ＲＡＳ生成器64、リフレッシュクロック66、および多数のメモリバンク18を含み得る。
メモリ10およびメモリ制御装置16は、次のように相互に作用する。アドレス待ち行列50は、メモリバンク18にアクセスするのに使用される多数のアドレスを記憶するのに使用される。リフレッシュアドレス論理52は、メモリ10にアクセスするのに使用されるアドレス待ち行列50からのアドレスの順序を制御する。メモリにアクセスするのに使用される各アドレスのために、リフレッシュアドレス論理52は、さらに加えて、（必要であれば）メモリ10内に新しい行またはページを開くためのＲＡＳ74、およびアドレスによって示されている列にアクセスするための列アドレスストローブ（column address strobe, CAS）を生成する。
メモリ制御装置16が、メモリ10がセルフリフレッシュモードになるように指示したい状況において、メモリ制御装置16は、適切な信号をオート／セルフリフレッシュモード信号68を介してメモリ10に与える。セルフリフレッシュモードが開始されることを示すオート／セルフリフレッシュモード信号68を発行すると、メモリ制御装置16は、さらに加えて、記憶レジスタ56内に記憶されているアドレスを、外部リフレッシュアドレス78として、メモリ10へ出力する。次に、メモリ10は、外部リフレッシュアドレス78をリフレッシュアドレスレジスタ60にロードし得る。セルフリフレッシュモードが開始されることを示すオート／セルフリフレッシュモード信号68を受信すると、リフレッシュクロック66を使用して、リフレッシュコマンドを与え、リフレッシュアドレスレジスタ60を制御し、ＲＡＳ生成器64を駆動する。その結果、セルフリフレッシュモード中に、リフレッシュアドレスレジスタ60は、定期的にインクリメントされ、第１のマルチプレクサ58を介してリフレッシュされるメモリ位置のアドレスを与える。さらに加えて、リフレッシュアドレスレジスタ60からのアドレスによって特定されるメモリ位置は、ＲＡＳ生成器64からのＲＡＳによって、第２のマルチプレクサ62を介してリフレッシュされる。
メモリ制御装置16は、メモリ10に、オート／リフレッシュモード信号68してオートリフレッシュモードに入るようにも指示し得る。メモリ制御装置16が、メモリ10に、セルフリフレッシュモードからオートリフレッシュモードに遷移するように指示する状況において、リフレッシュアドレスレジスタ60内に記憶されているアドレスは、メモリ制御装置16内の記憶レジスタ56に与えられる。セルフリフレッシュモードの終わりに、リフレッシュアドレスレジスタ60は、メモリバンク18内の最後にリフレッシュされたメモリ位置のアドレスを含むことに注意すべきである。別途さらに詳しく記載されるように、オートリフレッシュモードの最初に、このアドレスをメモリ制御装置16にとって使用可能にすることによって、メモリ制御装置16は、オートリフレッシュモードにおいて、特定のメモリ位置に対して行われる次のリフレッシュ動作を指示し得る。
最後にリフレッシュされたメモリ位置をロードされた記憶レジスタ56を使用して、メモリ制御装置16は、自分自身のリフレッシュクロック54を使用して、オートリフレッシュコマンド信号70を生成するだけでなく、リフレッシュ動作のアドレスを制御し得る。この特定の構成では、リフレッシュクロック54によって生成されたオートリフレッシュコマンド信号70を使用して、記憶レジスタ56をインクリメントし、リフレッシュされる次のメモリ位置を導き出す。オートリフレッシュコマンド信号70は、メモリ10へも与えられる。記憶レジスタ56の出力は、メモリ10に与えられ、リフレッシュ動作のメモリ位置を制御する。メモリ10内のマルチプレクサ58、62は、記憶レジスタ56からのアドレスと、リフレッシュクロック54からのオートリフレッシュコマンド信号70とを、メモリ10に与えるのに使用され得る。
さらに加えて、外部リフレッシュアドレス78は、リフレッシュアドレス論理52へも与えられる。したがって、リフレッシュアドレス論理52は、メモリ10にアクセスするのに使用されるアドレス待ち行列50からのアドレスが、リフレッシュされているメモリ位置と矛盾しないことを保障することができる。その結果、メモリは、オートリフレッシュモードにおいて、リフレッシュ動作と同時にアクセスされ得る。外部ＲＡＳ74およびＣＡＳ、76は、アドレス待ち行列からの各アドレスを伴って、メモリ10へアクセスする。
オートリフレッシュモードの最後に、（最後にリフレッシュされたメモリ位置を表す）記憶レジスタ56内に記憶されているアドレスは、メモリ10内のリフレッシュアドレスレジスタ60にロードされ得る。このアドレスを使用可能にすることによって、メモリ制御装置16は、メモリ10に、セルフリフレッシュモードに入るように間違いなく指示し、オートリフレッシュモードにおいて次にリフレッシュされたであろうメモリ位置が、セルフリフレッシュモードにおいて次にリフレッシュされることを保障する。
本明細書に開示されている実施形態に関連して記載された方法またはアルゴリズムは、制御論理、プログラミング命令、または他の指示の形態で、ハードウェアにおいて、プロセッサによって実行可能なソフトウェアモジュールにおいて、または２つの組合せにおいて直接的に具体化され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取り外し可能ディスク、ＣＤ−ＲＯＭ、または当技術において知られている記憶媒体の何か他の形態の中に存在し得る。記憶媒体はプロセッサに接続され、プロセッサが記憶媒体から情報を読み出し、かつそこへ情報を書き込みことができるようにする。その代りに、記憶媒体は、プロセッサと一体構成であってもよい。
開示された実施形態のこれまでの記述は、当業者が本発明を作成または使用できるようにするために与えられている。これらの実施形態に対する種々の変更は、当業者には容易に明らかであり、本明細書に定義されている一般的な原理は、本発明の意図および範囲から逸脱することなく、他の実施形態に適用され得る。したがって、本発明は、本明細書に示されている実施形態に制限されることを意図されておらず、特許請求項に一致する全範囲にしたい、なお、単数形で要素が示されていることは、“１つまたは１つのみ”を意味することを、とくにそのように記載されていないならば、意図されているのではなく、むしろ“１つ以上”であることを意味することを意図されている。当業者に知られている、または後で知られることになる、この開示全体に記載されている種々の実施形態の要素にとって全ての構造および機能上同等のものは、本明細書に参照によって明白に取り入れられ、特許請求項によって含まれることを意図されている。さらに加えて、このような開示が特許請求項に明示的に引用されているかどうかに関わらず、本明細書に開示されているものは、公に供されることを意図されていない。要素が、“〜のための手段（means for）”という語句を使用して明白に記載されていないか、または方法の特許請求項の場合は、要素が、“〜のためのステップ（step for）”という語句を使用して記載されていないならば、特許請求項の要素は、米国特許法第１１２条第６項にもとで解釈されない。
メモリ制御装置をもつ揮発性メモリの１つの実施形態を示す単純化された模式図。 揮発性メモリのレジスタの内容を示す単純化された模式図。 図１に示されているメモリ制御装置の実施形態をさらに示す単純化された模式図。 図１に示されている揮発性メモリの実施形態をさらに示す単純化された模式図。 メモリ制御装置をもつ揮発性メモリの別の実施形態を示す単純化された模式図。 図４に示されているメモリ制御装置の実施形態をさらに示す単純化された模式図。 図４に示されている揮発性メモリの実施形態をさらに示す単純化された模式図。
符号の説明
12・・・内部リフレッシュレジスタ、14・・・読み出し可能レジスタ、18・・・メモリバンク。

Claims (35)

  1. セルフリフレッシュモードおよびオートリフレッシュモードにおいて動作するように構成されたメモリであって、複数のメモリ位置をもつメモリと、
    オートリフレッシュモードにおいて、メモリ位置の第１のものにアクセスし、一方でメモリ位置の第２のものがリフレッシュされるように構成されたメモリ制御装置とを含むメモリシステム。
  2. メモリが、複数のメモリバンクを含み、メモリ位置の第１のものが、メモリバンクの第１のものに位置し、メモリ位置の第２のものが、メモリバンクの第２のものに位置する請求項１記載のメモリシステム。
  3. メモリが、セルフリフレッシュモードにおいて複数のメモリアドレスを順序付けるように構成されたリフレッシュアドレスレジスタをさらに含み、メモリアドレスの各々が、セルフリフレッシュモードにおいてリフレッシュされるメモリ位置の１つに対応し、メモリ制御装置が、リフレッシュアドレスレジスタへのアクセスをもつ請求項１記載のメモリシステム。
  4. メモリが、リフレッシュアドレスレジスタに結合された読み出し可能レジスタをさらに含み、メモリ制御装置が、読み出し可能レジスタを介してリフレッシュアドレスレジスタへのアクセスをもつ請求項３記載のメモリシステム。
  5. 読み出し可能レジスタが、リフレッシュアドレスレジスタを含む請求項４記載のメモリシステム。
  6. メモリが、オートリフレッシュモードにおいて動作しているとき、リフレッシュアドレスレジスタ内のアドレスを使用するようにも構成されている請求項３記載のメモリシステム。
  7. メモリ制御装置が、オートリフレッシュモードにおいてオートリフレッシュコマンドをメモリへ与えるようにも構成されていて、メモリが、オートリフレッシュコマンドに応答して、リフレッシュアドレスレジスタ内のアドレスを変更するようにも構成されている請求項６記載のメモリシステム。
  8. メモリ制御装置が、セルフリフレッシュモードからオートリフレッシュモードへ遷移するときに、リフレッシュアドレスレジスタからアドレスをロードするように構成されたレジスタをさらに含む請求項３記載のメモリシステム。
  9. メモリ制御装置のレジスタが、オートリフレッシュモードにおいて複数のアドレスを順序付け、オートリフレッシュモードにおいてメモリ制御装置のレジスタ内のアドレスを使用して、メモリをリフレッシュするようにも構成されている請求項８記載のメモリシステム。
  10. メモリ制御装置が、オートリフレッシュモードからセルフリフレッシュモードへ遷移するときに、メモリ制御装置のレジスタ内のアドレスをメモリへ与えるようにも構成されている請求項９記載のメモリシステム。
  11. メモリが、メモリ制御装置から受信したアドレスを、リフレッシュアドレスレジスタにロードするようにも構成されている請求項１０記載のメモリシステム。
  12. セルフリフレッシュモードおよびオートリフレッシュモードをもつメモリをリフレッシュする方法であって、メモリが複数のメモリ位置をもち、方法が、
    オートリフレッシュモードにおいて動作している間に、メモリ制御装置にメモリ内のメモリ位置の第１のものへのアクセスを与え、一方でメモリ位置の第２のものがリフレッシュされることを含む方法。
  13. メモリが、複数のメモリバンクを含み、メモリ位置の第１のものが、メモリバンクの第１のものに位置し、メモリ位置の第２のものが、メモリバンクの第２のものに位置する請求項１２記載の方法。
  14. メモリが、セルフリフレッシュモードにおいて複数のアドレスを順序付けるように構成されたリフレッシュアドレスレジスタをさらに含み、メモリアドレスの各々が、セルフリフレッシュモードにおいてリフレッシュされるメモリ位置の１つに対応し、方法が、
    メモリ制御装置に、リフレッシュアドレスレジスタ内のアドレスへのアクセスを与えることを含む請求項１２記載の方法。
  15. メモリ制御装置が、アドレスをメモリ内の読み出し可能レジスタにロードし、アドレスを読み出し可能レジスタからメモリ制御装置へ読み込むことによって、リフレッシュアドレスレジスタ内のアドレスへのアクセスを与えられる請求項１４記載の方法。
  16. 読み出し可能レジスタがモードレジスタを含む請求項１５記載の方法。
  17. リフレッシュアドレスレジスタが、オートリフレッシュモードにおいて複数のメモリアドレスを順序付けるようにも構成されていて、方法が、オートリフレッシュモードにおいて動作している間に、リフレッシュアドレスレジスタ内のアドレスを使用して、対応するメモリ位置をリフレッシュすることをさらに含む請求項１４記載の方法。
  18. オートリフレッシュモードにおいて動作している間に、オートリフレッシュコマンドをメモリ制御装置からメモリへ与えることと、オートリフレッシュコマンドに応答して、リフレッシュアドレスレジスタ内のアドレスを変更することとをさらに含む請求項１７記載の方法。
  19. オートリフレッシュモードの始めに、リフレッシュアドレスレジスタから、メモリ制御装置内のレジスタへアドレスをロードすることをさらに含む請求項１４記載の方法。
  20. メモリ制御装置が、オートリフレッシュモードにおいて複数のメモリアドレスを順序付けるようにも構成されていて、方法が、オートリフレッシュモードにおいて動作している間に、メモリ制御装置のレジスタ内のアドレスを使用して、対応するメモリ位置をリフレッシュすることをさらに含む請求項１９記載の方法。
  21. オートリフレッシュモードからセルフリフレッシュモードへ遷移することと、遷移中にメモリ制御装置のレジスタ内のアドレスをメモリに与えることとをさらに含む請求項２０記載の方法。
  22. メモリによって受信されたアドレスを、メモリ制御装置からリフレッシュアドレスレジスタへロードすることをさらに含む請求項２１記載の方法。
  23. セルフリフレッシュモードおよびオートリフレッシュモードにおいて動作するように構成されたメモリであって、
    オートリフレッシュモードにおいて、メモリバンクの第１のものが、外部デバイスにとってアクセス可能であり、一方でメモリバンクの第２のものの中の１つ以上のメモリ位置が、リフレッシュされるように構成された複数のメモリバンクを含むメモリ。
  24. セルフリフレッシュモードにおいて複数のメモリアドレスを順序付けるように構成されたリフレッシュアドレスレジスタをさらに含むメモリであって、メモリアドレスの各々が、セルフリフレッシュモードにおいてリフレッシュされるメモリ位置の１つに対応し、リフレッシュアドレスレジスタが、外部デバイスにとってアクセス可能である請求項２３記載のメモリ。
  25. 読み出し可能レジスタをさらに含むメモリであって、リフレッシュアドレスレジスタが、読み出し可能レジスタを介して外部デバイスにとってアクセス可能である請求項２４記載のメモリ。
  26. 読み出し可能レジスタが、モードレジスタを含む請求項２５記載のメモリ。
  27. リフレッシュされるメモリ位置の各１つのために、ストローブを生成するように構成されたストローブ生成器をさらに含み、ストローブ生成器が、セルフリフレッシュモード中に内部で制御され、メモリが、オートリフレッシュモードにおいてストローブ生成器の外部制御を与えるようにも構成されている請求項２４記載のメモリ。
  28. セルフリフレッシュモード中にリフレッシュされるメモリ位置の各１つのために、リフレッシュストローブを生成するように構成されたリフレッシュストローブ生成器をさらに含むメモリであって、オートリフレッシュモード中にリフレッシュされるメモリ位置の各１つのために、外部デバイスからリフレッシュストローブを受信するようにも構成されている請求項２４記載のメモリ。
  29. メモリが、オートリフレッシュモード中に外部デバイスから一連のメモリアドレスを受信するようにも構成されていて、受信したメモリアドレスの各々が、メモリ位置の対応するものをリフレッシュするために使用される請求項２４記載のメモリ。
  30. リフレッシュアドレスレジスタが、外部デバイスからロード可能である請求項２４記載のメモリ。
  31. オートリフレッシュモードおよびセルフリフレッシュモードにおいて、複数のメモリバンクをもつメモリを制御するように構成されたメモリ制御装置であって、メモリ制御装置が、
    メモリにアクセスするためのメモリアドレスを記憶するように構成されたアドレス待ち行列と、
    アドレス待ち行列から、メモリバンクの第１のものへのメモリアドレスと、メモリバンクの第２のものへのリフレッシュアドレスとを受信するように構成されたリフレッシュアドレス論理であって、メモリバンクの第１のものが、メモリバンクの第２のものと異なるときは、オートリフレッシュモードにおいて、メモリアドレスをアドレス待ち行列からメモリへ与えるようにも構成されたリフレッシュアドレス論理とを含むメモリ制御装置。
  32. リフレッシュアドレスが、オートリフレッシュモード中に、外部源によって制御される請求項３１記載のメモリ制御装置。
  33. リフレッシュアドレスが、オートリフレッシュモードにおいて内部で制御される請求項３１記載のメモリ制御装置。
  34. 記憶レジスタをさらに含むメモリ制御装置であって、記憶レジスタが、セルフリフレッシュモードからオートリフレッシュモードへの遷移中に、メモリからリフレッシュアドレスをロード可能である請求項３３記載のメモリ制御装置。
  35. リフレッシュストローブを生成するように構成されたリフレッシュストローブ生成器をさらに含むメモリ制御装置であって、リフレッシュストローブが、オートリフレッシュモード中にメモリに与えられ、オートリフレッシュモード中に記憶レジスタ内のリフレッシュアドレスを変更するのに使用される請求項３４記載のメモリ制御装置。
JP2007527489A 2004-05-21 2005-05-19 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム Active JP4723583B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US57349004P 2004-05-21 2004-05-21
US60/573,490 2004-05-21
US11/056,486 US7236416B2 (en) 2004-05-21 2005-02-10 Method and system for controlling refresh in volatile memories
US11/056,486 2005-02-10
PCT/US2005/017810 WO2005114672A1 (en) 2004-05-21 2005-05-19 Method and system for controlling refresh in volatile memories

Publications (2)

Publication Number Publication Date
JP2008500681A true JP2008500681A (ja) 2008-01-10
JP4723583B2 JP4723583B2 (ja) 2011-07-13

Family

ID=34970473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007527489A Active JP4723583B2 (ja) 2004-05-21 2005-05-19 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム

Country Status (9)

Country Link
US (1) US7236416B2 (ja)
EP (1) EP1751768B1 (ja)
JP (1) JP4723583B2 (ja)
KR (1) KR100844300B1 (ja)
CN (1) CN102737706B (ja)
IL (1) IL179307A0 (ja)
MX (1) MXPA06013465A (ja)
TW (1) TWI360817B (ja)
WO (1) WO2005114672A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525942A (ja) * 2004-12-28 2008-07-17 クゥアルコム・インコーポレイテッド 有向自動リフレッシュ同期
KR20180063230A (ko) * 2015-10-01 2018-06-11 퀄컴 인코포레이티드 메모리 제어기와 메모리 사이의 리프레시 타이머 동기화

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
WO2010123681A2 (en) * 2009-04-22 2010-10-28 Rambus Inc. Protocol for refresh between a memory controller and a memory device
US20130042132A1 (en) * 2011-08-09 2013-02-14 Samsung Electronics Co., Ltd. Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9104420B2 (en) * 2011-08-09 2015-08-11 Samsung Electronics Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR102023487B1 (ko) 2012-09-17 2019-09-20 삼성전자주식회사 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR102182381B1 (ko) * 2013-12-11 2020-11-24 에스케이하이닉스 주식회사 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US11315618B2 (en) 2019-09-04 2022-04-26 Winbond Electronics Corp. Memory storage device and operation method thereof
WO2023043439A1 (en) * 2021-09-15 2023-03-23 Intel Corporation Routing of memory transactions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938997B2 (ja) 1979-05-15 1984-09-20 触媒化成工業株式会社 コ−テイング組成物
JPS5938997A (ja) * 1982-08-27 1984-03-03 Nec Corp 記憶装置
JPH10505728A (ja) 1995-06-30 1998-06-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 高調波出力を有する可同調発振器
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6269433B1 (en) 1998-04-29 2001-07-31 Compaq Computer Corporation Memory controller using queue look-ahead to reduce memory latency
JP2000163956A (ja) * 1998-11-24 2000-06-16 Sharp Corp 半導体記憶装置
DE69939152D1 (de) 1999-01-11 2008-09-04 Sgs Thomson Microelectronics Speicherschnittstellenvorrichtung und Verfahren zum Speicherzugriff
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP2002008370A (ja) * 2000-06-21 2002-01-11 Mitsubishi Electric Corp 半導体記憶装置
JP2002367370A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp 半導体記憶装置
US6665224B1 (en) 2002-05-22 2003-12-16 Infineon Technologies Ag Partial refresh for synchronous dynamic random access memory (SDRAM) circuits
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008525942A (ja) * 2004-12-28 2008-07-17 クゥアルコム・インコーポレイテッド 有向自動リフレッシュ同期
US7953921B2 (en) 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
KR20180063230A (ko) * 2015-10-01 2018-06-11 퀄컴 인코포레이티드 메모리 제어기와 메모리 사이의 리프레시 타이머 동기화
KR102593418B1 (ko) * 2015-10-01 2023-10-23 퀄컴 인코포레이티드 메모리 제어기와 메모리 사이의 리프레시 타이머 동기화

Also Published As

Publication number Publication date
IL179307A0 (en) 2007-03-08
WO2005114672A1 (en) 2005-12-01
EP1751768A1 (en) 2007-02-14
TW200620288A (en) 2006-06-16
MXPA06013465A (es) 2007-03-01
JP4723583B2 (ja) 2011-07-13
CN102737706A (zh) 2012-10-17
KR20070011618A (ko) 2007-01-24
KR100844300B1 (ko) 2008-07-07
US7236416B2 (en) 2007-06-26
CN102737706B (zh) 2016-06-01
US20050259493A1 (en) 2005-11-24
EP1751768B1 (en) 2016-08-10
TWI360817B (en) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4723583B2 (ja) 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム
JP5175093B2 (ja) 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム
JP4699455B2 (ja) 揮発性メモリについて、指示されたバンクをリフレッシュする方法及びシステム
EP1751769B1 (en) Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
JP5001165B2 (ja) 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US7778103B2 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4723583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250