JP4723583B2 - 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム - Google Patents
揮発性メモリにおけるリフレッシュを制御するための方法およびシステム Download PDFInfo
- Publication number
- JP4723583B2 JP4723583B2 JP2007527489A JP2007527489A JP4723583B2 JP 4723583 B2 JP4723583 B2 JP 4723583B2 JP 2007527489 A JP2007527489 A JP 2007527489A JP 2007527489 A JP2007527489 A JP 2007527489A JP 4723583 B2 JP4723583 B2 JP 4723583B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- refresh
- address
- auto
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 332
- 238000000034 method Methods 0.000 title claims description 31
- 230000007704 transition Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
本出願は、2004年5月21日に出願された米国仮出願第60/573,490号に対して優先権を主張している。
Claims (25)
- セルフリフレッシュモードおよびオートリフレッシュモードにおいて動作するように構成された、複数のメモリ位置をもつメモリと;
前記オートリフレッシュモードにおいて、前記メモリの第2のメモリ位置がリフレッシュされている間に前記メモリの第1のメモリ位置をアクセスするように構成されたメモリ制御装置と、なお、前記メモリは複数のメモリバンクを備え、前記第1のメモリ位置が前記複数のメモリバンクのうちの第1のメモリバンクに位置するとともに、前記第2のメモリ位置が前記複数のメモリバンクのうちの第2のメモリバンクに位置しており、前記メモリは、さらに、前記セルフリフレッシュモードにおいて複数のメモリアドレスを順序付けるように構成されたリフレッシュアドレスレジスタと、前記リフレッシュアドレスレジスタに結合された読み出し可能レジスタとを備え、前記メモリアドレスのそれぞれが前記セルフリフレッシュモードにおいてリフレッシュされるべき前記メモリ位置の1つに対応しており、前記セルフリフレッシュモードにおいてリフレッシュされるべき前記メモリ位置のアドレスが前記読み出し可能レジスタを介して前記メモリ制御装置に与えられる;
を備えたメモリシステム。 - 前記メモリは、さらに、前記オートリフレッシュモードにおいて動作するとき、前記リフレッシュアドレスレジスタ内の前記アドレスを使用するように構成されている、請求項1に記載のメモリシステム。
- 前記メモリ制御装置は、さらに、前記オートリフレッシュモードにおいてオートリフレッシュコマンドを前記メモリへ与えるように構成されており、前記メモリは、さらに、前記オートリフレッシュコマンドに応答して、前記リフレッシュアドレスレジスタ内のアドレスを変更するように構成されている、請求項2に記載のメモリシステム。
- 前記メモリ制御装置は、さらに、前記セルフリフレッシュモードから前記オートリフレッシュモードへ遷移するときに、前記リフレッシュアドレスレジスタから前記アドレスをロードするように構成されたレジスタを備える、請求項1に記載のメモリシステム。
- 前記メモリ制御装置の前記レジスタは、さらに、前記オートリフレッシュモードにおいて複数のアドレスを通して順序付けるように構成され、かつ、前記オートリフレッシュモードにおいて、前記メモリ制御装置のレジスタ内のアドレスを使用して前記メモリをリフレッシュするように構成された、請求項4に記載のメモリシステム。
- 前記メモリ制御装置は、さらに、前記オートリフレッシュモードから前記セルフリフレッシュモードへ遷移するときに、前記メモリ制御装置のレジスタ内の前記アドレスを前記メモリへ与えるように構成された、請求項5に記載のメモリシステム。
- 前記メモリは、さらに、前記メモリ制御装置から受け取られた前記アドレスを前記リフレッシュアドレスレジスタにロードするように構成された、請求項6に記載のメモリシステム。
- セルフリフレッシュモードおよびオートリフレッシュモードをもち、複数のメモリ位置を有するメモリをリフレッシュする方法であって、
前記オートリフレッシュモードにおいて、前記メモリの第2のメモリ位置がリフレッシュされている間に前記メモリの第1のメモリ位置をメモリ制御装置に与えることと、なお、前記メモリは複数のメモリバンクを備え、前記第1のメモリ位置が前記複数のメモリバンクのうちの第1のメモリバンクに位置するとともに、前記第2のメモリ位置が前記複数のメモリバンクのうちの第2のメモリバンクに位置しており、前記メモリは、さらに、前記セルフリフレッシュモードにおいて複数のメモリアドレスを順序付けるように構成されたリフレッシュアドレスレジスタを備え、前記メモリアドレスのそれぞれが前記セルフリフレッシュモードにおいてリフレッシュされるべき前記メモリ位置の1つに対応する;
前記メモリ制御装置に前記リフレッシュアドレスレジスタ内のアドレスを与えることと、なお、前記メモリ制御装置は、前記メモリ内の読み出し可能レジスタに前記アドレスをロードし、前記読み出し可能レジスタから前記メモリ制御装置へ前記アドレスを読み込むことによって、前記リフレッシュアドレスレジスタ内の前記アドレスが与えられる;
を備えた方法。 - 前記読み出し可能レジスタはモードレジスタを備える、請求項8に記載の方法。
- 前記リフレッシュアドレスレジスタは、さらに、前記オートリフレッシュモードにおいて複数のメモリアドレスを通して順序付けるように構成され、前記方法はさらに、
前記オートリフレッシュモードにおいて動作している間に、前記リフレッシュアドレスレジスタ内のアドレスを使用して、対応するメモリ位置をリフレッシュすることを備えた、請求項8に記載の方法。 - 前記オートリフレッシュモードにおいて動作している間に、前記メモリ制御装置から前記メモリへオートリフレッシュコマンドを与えることと、前記オートリフレッシュコマンドに応答して前記リフレッシュアドレスレジスタ内のアドレスを変更することとをさらに備えた、請求項10に記載の方法。
- 前記オートリフレッシュモードの開始時に、前記リフレッシュアドレスレジスタから前記メモリ制御装置内のレジスタへ前記アドレスをロードすることをさらに備えた、請求項8に記載の方法。
- 前記メモリ制御装置は、さらに、前記オートリフレッシュモードにおいて複数のメモリアドレスを通して順序付けるように構成されており、前記方法は、さらに、前記オートリフレッシュモードにおいて動作している間に、前記メモリ制御装置のレジスタ内の前記アドレスを使用して、対応するメモリ位置をリフレッシュすることを備えた、請求項12に記載の方法。
- 前記オートリフレッシュモードから前記セルフリフレッシュモードへ遷移することと、前記遷移中に前記メモリ制御装置のレジスタ内の前記アドレスを前記メモリに与えることとをさらに備えた、請求項13に記載の方法。
- 前記メモリによって受け取られた前記アドレスを、前記メモリ制御装置から前記リフレッシュアドレスレジスタへロードすることをさらに備えた、請求項14に記載の方法。
- セルフリフレッシュモードおよびオートリフレッシュモードにおいて動作するように構成されたメモリであって、
前記オートリフレッシュモードにおいて、第2のメモリバンク中の1つ以上のメモリ位置がリフレッシュされている間に第1のメモリバンクが外部デバイスにアクセス可能であるように構成された複数のメモリバンクと;
前記セルフリフレッシュモードにおいて複数のメモリアドレスを順序付けるように構成されたリフレッシュアドレスレジスタと、なお、前記メモリアドレスの各々は、前記セルフリフレッシュモードにおいてリフレッシュされるべきメモリ位置の1つに対応している;
前記リフレッシュアドレスレジスタに結合された読み出し可能レジスタと、なお、前記セルフリフレッシュモードにおいてリフレッシュされるべきメモリ位置のアドレスは、前記読み出し可能レジスタを介して前記外部デバイスに与えられる;
を備えたメモリ。 - 前記読み出し可能レジスタは、モードレジスタを備える、請求項16に記載のメモリ。
- リフレッシュされる前記メモリ位置の各々のためにストローブを生成するように構成されたストローブ生成器をさらに備え、前記ストローブ生成器は、前記セルフリフレッシュモード中に内部制御され、前記メモリは、前記オートリフレッシュモードにおいて前記ストローブ生成器の外部制御を与えるように構成された、請求項16に記載のメモリ。
- 前記セルフリフレッシュモード中にリフレッシュされる前記メモリ位置の各々のためにリフレッシュストローブを生成するように構成されたリフレッシュストローブ生成器をさらに備え、前記メモリは、前記オートリフレッシュモード中にリフレッシュされる前記メモリ位置の各々のために前記外部デバイスからリフレッシュストローブを受け取るように構成された、請求項16に記載のメモリ。
- 前記メモリは、さらに、前記オートリフレッシュモードの間、前記外部デバイスからメモリアドレスの順序付けを受け取るように構成され、受け取られた前記メモリアドレスの各々は、前記メモリ位置の対応する1つをリフレッシュするために使用される、請求項16に記載のメモリ。
- 前記リフレッシュアドレスレジスタは、前記外部デバイスからロード可能である、請求項16に記載のメモリ。
- オートリフレッシュモードおよびセルフリフレッシュモードにおいて複数のメモリバンクをもつメモリを制御するように構成されたメモリ制御装置であって、
前記メモリにアクセスするためのメモリアドレスを記憶するように構成されたアドレス待ち行列と;
前記アドレス待ち行列から、前記複数のメモリバンクのうちの第1のメモリバンクへのメモリアドレスと前記複数のメモリバンクのうちの第2のメモリバンクへのメモリアドレスとを受け取るように構成されたリフレッシュアドレス論理と、なお、前記リフレッシュアドレス論理は、前記第1のメモリバンクが前記第2のメモリバンクと異なるときは、前記オートリフレッシュモードにおいて前記第1のメモリバンクへのメモリアドレスを前記アドレス待ち行列から前記メモリへ与えるように構成され、前記第2のメモリバンクへのメモリアドレスは、前記オートリフレッシュモードにおいて内部で制御される;
記憶レジスタと、なお、前記記憶レジスタは、前記セルフリフレッシュモードから前記オートリフレッシュモードへの遷移中に、前記メモリから前記第2のメモリバンクへのメモリアドレスをロード可能である;
を備えたメモリ制御装置。 - リフレッシュストローブを生成するように構成されたリフレッシュストローブ生成器をさらに備え、前記リフレッシュストローブは、前記オートリフレッシュモード中に前記メモリに与えられ、かつ、前記オートリフレッシュモード中に前記記憶レジスタ内の前記リフレッシュアドレスを変更するために使用される、請求項22に記載のメモリ制御装置。
- オートリフレッシュモードおよびセルフリフレッシュモードにおいて複数のメモリバンクをもつメモリを制御するように構成されたメモリ制御装置であって、
前記メモリにアクセスするためのメモリアドレスを記憶するように構成されたアドレス待ち行列と;
前記アドレス待ち行列から、前記複数のメモリバンクのうちの第1のメモリバンクへのメモリアドレスと前記複数のメモリバンクのうちの第2のメモリバンクへのメモリアドレスとを受け取るように構成されたリフレッシュアドレス論理と、なお、前記リフレッシュアドレス論理は、前記第1のメモリバンクが前記第2のメモリバンクと異なるときは、前記オートリフレッシュモードにおいて前記第1のメモリバンクへのメモリアドレスを前記アドレス待ち行列から前記メモリへ与えるように構成され、前記第2のメモリバンクへのメモリアドレスは、前記オートリフレッシュモードの間、外部ソースによって制御される;
記憶レジスタと、なお、前記記憶レジスタは、前記セルフリフレッシュモードから前記オートリフレッシュモードへの遷移中に、前記メモリから前記第2のメモリバンクへのメモリアドレスをロード可能である;
を備えたメモリ制御装置。 - リフレッシュストローブを生成するように構成されたリフレッシュストローブ生成器をさらに備え、前記リフレッシュストローブは、前記オートリフレッシュモード中に前記メモリに与えられ、前記オートリフレッシュモードの間、前記記憶レジスタ内の前記リフレッシュアドレスを変更するために使用される、請求項24に記載のメモリ制御装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57349004P | 2004-05-21 | 2004-05-21 | |
US60/573,490 | 2004-05-21 | ||
US11/056,486 US7236416B2 (en) | 2004-05-21 | 2005-02-10 | Method and system for controlling refresh in volatile memories |
US11/056,486 | 2005-02-10 | ||
PCT/US2005/017810 WO2005114672A1 (en) | 2004-05-21 | 2005-05-19 | Method and system for controlling refresh in volatile memories |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008500681A JP2008500681A (ja) | 2008-01-10 |
JP4723583B2 true JP4723583B2 (ja) | 2011-07-13 |
Family
ID=34970473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007527489A Active JP4723583B2 (ja) | 2004-05-21 | 2005-05-19 | 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム |
Country Status (9)
Country | Link |
---|---|
US (1) | US7236416B2 (ja) |
EP (1) | EP1751768B1 (ja) |
JP (1) | JP4723583B2 (ja) |
KR (1) | KR100844300B1 (ja) |
CN (1) | CN102737706B (ja) |
IL (1) | IL179307A0 (ja) |
MX (1) | MXPA06013465A (ja) |
TW (1) | TWI360817B (ja) |
WO (1) | WO2005114672A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7088633B2 (en) * | 2004-05-27 | 2006-08-08 | Qualcomm Incorporated | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories |
US7184350B2 (en) * | 2004-05-27 | 2007-02-27 | Qualcomm Incorporated | Method and system for providing independent bank refresh for volatile memories |
US7079440B2 (en) * | 2004-05-27 | 2006-07-18 | Qualcomm Incorporated | Method and system for providing directed bank refresh for volatile memories |
US7953921B2 (en) * | 2004-12-28 | 2011-05-31 | Qualcomm Incorporated | Directed auto-refresh synchronization |
US9384818B2 (en) * | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US7590021B2 (en) * | 2007-07-26 | 2009-09-15 | Qualcomm Incorporated | System and method to reduce dynamic RAM power consumption via the use of valid data indicators |
US20120030420A1 (en) | 2009-04-22 | 2012-02-02 | Rambus Inc. | Protocol for refresh between a memory controller and a memory device |
US9104420B2 (en) | 2011-08-09 | 2015-08-11 | Samsung Electronics Co., Ltd. | Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller |
US20130042132A1 (en) * | 2011-08-09 | 2013-02-14 | Samsung Electronics Co., Ltd. | Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller |
KR101962874B1 (ko) | 2012-04-24 | 2019-03-27 | 삼성전자주식회사 | 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법 |
KR102023487B1 (ko) | 2012-09-17 | 2019-09-20 | 삼성전자주식회사 | 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
KR102182381B1 (ko) * | 2013-12-11 | 2020-11-24 | 에스케이하이닉스 주식회사 | 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템 |
US9875785B2 (en) * | 2015-10-01 | 2018-01-23 | Qualcomm Incorporated | Refresh timer synchronization between memory controller and memory |
US10268405B2 (en) | 2016-03-17 | 2019-04-23 | Mediatek, Inc. | Dynamic rank switching for low power volatile memory |
US11315618B2 (en) | 2019-09-04 | 2022-04-26 | Winbond Electronics Corp. | Memory storage device and operation method thereof |
CN117480484A (zh) * | 2021-09-15 | 2024-01-30 | 英特尔公司 | 存储器事务的路由 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5938997B2 (ja) | 1979-05-15 | 1984-09-20 | 触媒化成工業株式会社 | コ−テイング組成物 |
JPS5938997A (ja) * | 1982-08-27 | 1984-03-03 | Nec Corp | 記憶装置 |
EP0778994A2 (en) | 1995-06-30 | 1997-06-18 | Koninklijke Philips Electronics N.V. | Tunable crystal oscillator with harmonic output |
US5627791A (en) * | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
WO1999046775A2 (en) | 1998-03-10 | 1999-09-16 | Rambus, Inc. | Performing concurrent refresh and current control operations in a memory subsystem |
US6269433B1 (en) | 1998-04-29 | 2001-07-31 | Compaq Computer Corporation | Memory controller using queue look-ahead to reduce memory latency |
JP2000163956A (ja) * | 1998-11-24 | 2000-06-16 | Sharp Corp | 半導体記憶装置 |
DE69939152D1 (de) | 1999-01-11 | 2008-09-04 | Sgs Thomson Microelectronics | Speicherschnittstellenvorrichtung und Verfahren zum Speicherzugriff |
JP4056173B2 (ja) * | 1999-04-14 | 2008-03-05 | 富士通株式会社 | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 |
JP2002008370A (ja) * | 2000-06-21 | 2002-01-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002367370A (ja) * | 2001-06-07 | 2002-12-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6665224B1 (en) | 2002-05-22 | 2003-12-16 | Infineon Technologies Ag | Partial refresh for synchronous dynamic random access memory (SDRAM) circuits |
US7079440B2 (en) * | 2004-05-27 | 2006-07-18 | Qualcomm Incorporated | Method and system for providing directed bank refresh for volatile memories |
US7184350B2 (en) * | 2004-05-27 | 2007-02-27 | Qualcomm Incorporated | Method and system for providing independent bank refresh for volatile memories |
-
2005
- 2005-02-10 US US11/056,486 patent/US7236416B2/en active Active
- 2005-05-19 KR KR1020067026847A patent/KR100844300B1/ko active IP Right Grant
- 2005-05-19 CN CN201210211257.2A patent/CN102737706B/zh active Active
- 2005-05-19 JP JP2007527489A patent/JP4723583B2/ja active Active
- 2005-05-19 WO PCT/US2005/017810 patent/WO2005114672A1/en active Application Filing
- 2005-05-19 EP EP05751826.8A patent/EP1751768B1/en active Active
- 2005-05-19 MX MXPA06013465A patent/MXPA06013465A/es active IP Right Grant
- 2005-05-20 TW TW094116539A patent/TWI360817B/zh active
-
2006
- 2006-11-15 IL IL179307A patent/IL179307A0/en unknown
Also Published As
Publication number | Publication date |
---|---|
IL179307A0 (en) | 2007-03-08 |
TW200620288A (en) | 2006-06-16 |
JP2008500681A (ja) | 2008-01-10 |
EP1751768B1 (en) | 2016-08-10 |
CN102737706A (zh) | 2012-10-17 |
US7236416B2 (en) | 2007-06-26 |
US20050259493A1 (en) | 2005-11-24 |
CN102737706B (zh) | 2016-06-01 |
WO2005114672A1 (en) | 2005-12-01 |
TWI360817B (en) | 2012-03-21 |
KR20070011618A (ko) | 2007-01-24 |
KR100844300B1 (ko) | 2008-07-07 |
EP1751768A1 (en) | 2007-02-14 |
MXPA06013465A (es) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4723583B2 (ja) | 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム | |
JP5175093B2 (ja) | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム | |
JP4699455B2 (ja) | 揮発性メモリについて、指示されたバンクをリフレッシュする方法及びシステム | |
EP1751769B1 (en) | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories | |
JP5001165B2 (ja) | 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム | |
US7263021B2 (en) | Refresh circuit for use in semiconductor memory device and operation method thereof | |
US7778103B2 (en) | Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4723583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |