JP5175093B2 - 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム - Google Patents
揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム Download PDFInfo
- Publication number
- JP5175093B2 JP5175093B2 JP2007515348A JP2007515348A JP5175093B2 JP 5175093 B2 JP5175093 B2 JP 5175093B2 JP 2007515348 A JP2007515348 A JP 2007515348A JP 2007515348 A JP2007515348 A JP 2007515348A JP 5175093 B2 JP5175093 B2 JP 5175093B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- bank
- target
- memory
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 199
- 238000000034 method Methods 0.000 title claims description 39
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Description
Claims (24)
- メモリシステムであって、
それぞれ複数の行を有する少なくとも3つのバンクを備える複数のバンクを有する揮発性メモリと、
前記揮発性メモリに対して自動リフレッシュモードで動作するよう命令するように、更に、前記揮発性メモリに目標バンクアドレスを提供するように構成されたメモリコントローラとを備え、
前記揮発性メモリは、前記自動リフレッシュモードにおいて自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記複数のバンクのうち、前記目標バンクアドレスによって識別された単一の目標バンクについて実行され、
前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外のおのおののバンクはメモリアクセスのために利用可能であり、
前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードで前記目標バンクについて1つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための1つ又は複数の先行したリフレッシュを生成するメモリシステム。 - 請求項1のメモリシステムにおいて、
前記揮発性メモリは更に、複数のリフレッシュ行カウンタを備え、各リフレッシュ行カウンタは、対応するバンクに関連付けられ、対応する目標行アドレスを保持するように構成され、
前記揮発性メモリは更に、前記目標バンクに関連付けられた前記リフレッシュ行カウンタに格納された前記目標行アドレスを用いて、前記目標バンクについて自動リフレッシュ動作を実行するように構成されたメモリシステム。 - 請求項2のメモリシステムにおいて、前記複数のリフレッシュ行カウンタのおのおのに格納された目標行アドレスは、前記複数のリフレッシュ行カウンタの互いのリフレッシュ行カウンタに格納された互いの目標行アドレスと独立しているメモリシステム。
- 請求項2のメモリシステムにおいて、
前記メモリコントローラは更に、前記揮発性メモリに対して自己リフレッシュモードで動作するよう命令するように構成され、
前記揮発性メモリは更に、前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、前記複数のバンクのうちの現在のバンクに関連付けられた現在の目標バンクアドレスを生成するように構成され、
各自己リフレッシュ動作中、前記揮発性メモリは更に、関連付けられたリフレッシュ行カウンタに格納された目標行アドレスに基づいて、現在の目標バンクアドレスによって識別された現在のバンクをリフレッシュするように構成されたメモリシステム。 - 請求項1のメモリシステムにおいて、前記揮発性メモリは、1つ又は複数の先行したリフレッシュが実行された場合、スケジュールされたリフレッシュの実行を回避するように構成されたメモリシステム。
- 請求項1のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ(DRAM)およびシンクロナスDRAMのうちの1つであるメモリシステム。
- メモリシステムであって、
バンクアドレスラッチ、少なくとも3つのバンクを備える複数のバンク、及びそれぞれが対応するバンクに関連付けられた複数のリフレッシュ行カウンタを有し、目標行アドレスを格納するように構成された揮発性メモリと、
前記揮発性メモリに対して自動リフレッシュモードで動作するよう命令するように構成され、更に、前記バンクアドレスラッチへ目標バンクアドレスをロードするように構成されたメモリコントローラとを備え、
前記揮発性メモリは、前記自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクに関連付けられた前記リフレッシュ行カウンタに格納された目標行アドレスを用いて、前記複数のバンクのうち、前記目標バンクアドレスによって識別された単一の目標バンクについて実行され、
前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外のおのおののバンクはメモリアクセスのために利用可能であり、
前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードにおいて前記目標バンクについて1つ又は複数の追加の自動リフレッシュ動作を実行し、1つ又は複数の先行したリフレッシュを生成するように構成されたメモリシステム。 - 請求項7のメモリシステムにおいて、前記複数のリフレッシュ行カウンタのおのおのに格納された目標行アドレスは、前記複数のリフレッシュ行カウンタの互いのリフレッシュ行カウンタに格納された互いの目標行アドレスと独立しているメモリシステム。
- 請求項7のメモリシステムにおいて、
前記メモリコントローラは更に、前記揮発性メモリに対して自己リフレッシュモードで動作するよう命令するように構成され、
前記揮発性メモリは更に、前記バンクアドレスラッチをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、前記複数のバンクのうちの現在のバンクに関連付けられた現在の目標バンクアドレスを生成するように構成され、
各自己リフレッシュ動作中、前記揮発性メモリは更に、関連付けられたリフレッシュ行カウンタに格納された目標行アドレスに基づいて、現在の目標バンクアドレスによって識別された現在のバンクをリフレッシュするように構成されたメモリシステム。 - 請求項7のメモリシステムにおいて、前記1つ又は複数の先行したリフレッシュが実行されたのであれば、前記揮発性メモリは更に、規則的にスケジュールされたリフレッシュの実行を回避するように構成されたメモリシステム。
- 請求項9のメモリシステムにおいて、前記揮発性メモリが前記自己リフレッシュモードに入ると、前記バンクアドレスラッチに格納された前記目標バンクアドレスは、前の自動リフレッシュ動作に関連付けられるメモリシステム。
- 請求項7のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ(DRAM)およびシンクロナスDRAMのうちの1つであるメモリシステム。
- メモリシステムであって、
少なくとも3つのバンクを備える複数のバンクを有する揮発性メモリと、
目標バンクアドレスを格納するラッチ手段と、
個々の対応するバンクの目標行アドレスを保持するカウンタ手段と、
前記揮発性メモリに対して自動リフレッシュモードで動作するように命令し、前記目標バンクアドレスを前記ラッチ手段にロードするコントローラ手段とを備え、
前記揮発性メモリは、前記ラッチ手段から前記目標バンクアドレスを検索し、前記自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクのための前記目標行アドレスを用いて、前記複数のバンクのうち、前記目標バンクアドレスによって識別された単一の目標バンクについて実行され、
前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外のおのおののバンクはメモリアクセスのために利用可能であり、
前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードで前記目標バンクについて1つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための1つ又は複数の先行したリフレッシュを生成するメモリシステム。 - 請求項13のメモリシステムにおいて、前記カウンタ手段によって保持され、前記複数のバンクのうちの1つに関連付けられている前記目標行アドレスは、前記カウンタ手段によって保持された目標行アドレスと互いに独立しているメモリシステム。
- 請求項13のメモリシステムにおいて、
前記コントローラ手段は更に、前記揮発性メモリに対して、自己リフレッシュモードで動作するよう命令するために使用され、
前記揮発性メモリは更に、前記ラッチ手段をインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、前記複数のバンクのうちの現在のバンクに関連付けられた現在の目標バンクアドレスを生成するように構成され、
各自己リフレッシュ動作中、前記揮発性メモリは更に、前記現在のバンクに関連付けられた目標行アドレスに基づいて、現在の目標バンクアドレスによって識別された現在のバンクをリフレッシュするように構成されたメモリシステム。 - 請求項13のメモリシステムにおいて、前記1つ又は複数の先行したリフレッシュが実行された場合、前記揮発性メモリは更に、規則的にスケジュールされたリフレッシュの実行を回避するように構成されたメモリシステム。
- 請求項15のメモリシステムにおいて、前記揮発性メモリが前記自己リフレッシュモードに入ると、前記ラッチ手段に格納された前記目標バンクアドレスは、前の自動リフレッシュ動作に関連付けられるメモリシステム。
- 請求項13のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ(DRAM)およびシンクロナスDRAMのうちの1つであるメモリシステム。
- 複数のバンクを有する揮発性メモリのためにメモリリフレッシュを提供する方法であって、
前記複数のバンクの各々のための目標行アドレスを保持することであって、前記複数のバンクのための目標行アドレスは、互いに独立していることと、
目標バンクアドレスをロードすることと、
前記揮発性メモリに対して、自動リフレッシュモードに入り、前記目標バンクに対応する目標行アドレスを用いて、前記複数のバンクのうち、前記目標バンクアドレスによって識別された目標バンクについて自動リフレッシュ動作を実行するように命令することと、
前記目標バンクがアイドルである場合、前記自動リフレッシュ・モードにおいて、前記目標バンクについて1又は複数の追加の自動リフレッシュ動作を実行し、前記目標バンクの1または複数の先行したリフレッシュを生成することと
を備えた方法。 - 請求項19の方法において、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおけるおのおののバンクはメモリアクセスのために利用可能である方法。
- 請求項19の方法において、更に、
自己リフレッシュモードで動作するように前記揮発性メモリに命令することと、
前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、識別されたバンクに対応する前記目標行アドレスに基づいて前記目標バンクアドレスによって識別されたバンクについてリフレッシュを実行することと
を備える方法。 - 請求項19の方法において、更に、
1つ又は複数の先行したリフレッシュが実行された場合には、規則的にスケジュールされたリフレッシュの実行を回避することを備える方法。 - 請求項19の方法において、前記揮発性メモリは、ダイナミックランダムアクセスメモリ(DRAM)およびシンクロナスDRAMのうちの1つである方法。
- 請求項19の方法において、前記複数のバンクは、少なくとも3つのバンクを備える方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US57533304P | 2004-05-27 | 2004-05-27 | |
US60/575,333 | 2004-05-27 | ||
US10/982,691 | 2004-11-05 | ||
US10/982,691 US7184350B2 (en) | 2004-05-27 | 2004-11-05 | Method and system for providing independent bank refresh for volatile memories |
PCT/US2005/018580 WO2005119690A1 (en) | 2004-05-27 | 2005-05-27 | Method and system for providing independent bank refresh for volatile memories |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160968A Division JP5819125B2 (ja) | 2004-05-27 | 2011-07-22 | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008500644A JP2008500644A (ja) | 2008-01-10 |
JP5175093B2 true JP5175093B2 (ja) | 2013-04-03 |
Family
ID=34981522
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007515348A Active JP5175093B2 (ja) | 2004-05-27 | 2005-05-27 | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム |
JP2011160968A Active JP5819125B2 (ja) | 2004-05-27 | 2011-07-22 | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160968A Active JP5819125B2 (ja) | 2004-05-27 | 2011-07-22 | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム |
Country Status (9)
Country | Link |
---|---|
US (2) | US7184350B2 (ja) |
EP (1) | EP1756833B1 (ja) |
JP (2) | JP5175093B2 (ja) |
KR (1) | KR100870478B1 (ja) |
CN (1) | CN102543158B (ja) |
IL (1) | IL179501A0 (ja) |
MX (1) | MXPA06013732A (ja) |
TW (1) | TW200615969A (ja) |
WO (1) | WO2005119690A1 (ja) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100543914B1 (ko) * | 2003-04-30 | 2006-01-23 | 주식회사 하이닉스반도체 | 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치 |
US7236416B2 (en) * | 2004-05-21 | 2007-06-26 | Qualcomm Incorporated | Method and system for controlling refresh in volatile memories |
US7079440B2 (en) * | 2004-05-27 | 2006-07-18 | Qualcomm Incorporated | Method and system for providing directed bank refresh for volatile memories |
US7088633B2 (en) * | 2004-05-27 | 2006-08-08 | Qualcomm Incorporated | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories |
US7953921B2 (en) * | 2004-12-28 | 2011-05-31 | Qualcomm Incorporated | Directed auto-refresh synchronization |
US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
JP5109388B2 (ja) * | 2007-02-07 | 2012-12-26 | 富士通セミコンダクター株式会社 | メモリ装置,メモリコントローラ及びメモリシステム |
US20080151670A1 (en) * | 2006-12-22 | 2008-06-26 | Tomohiro Kawakubo | Memory device, memory controller and memory system |
US7590021B2 (en) * | 2007-07-26 | 2009-09-15 | Qualcomm Incorporated | System and method to reduce dynamic RAM power consumption via the use of valid data indicators |
KR100909630B1 (ko) * | 2007-11-02 | 2009-07-27 | 주식회사 하이닉스반도체 | 어드레스 카운터 회로 |
US20090204837A1 (en) * | 2008-02-11 | 2009-08-13 | Udaykumar Raval | Power control system and method |
US7990795B2 (en) | 2009-02-19 | 2011-08-02 | Freescale Semiconductor, Inc. | Dynamic random access memory (DRAM) refresh |
US8310893B2 (en) * | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
US9293187B2 (en) * | 2011-09-26 | 2016-03-22 | Cisco Technology, Inc. | Methods and apparatus for refreshing digital memory circuits |
KR20130090633A (ko) | 2012-02-06 | 2013-08-14 | 삼성전자주식회사 | 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법 |
KR20160023274A (ko) * | 2014-08-22 | 2016-03-03 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US9728245B2 (en) * | 2015-02-28 | 2017-08-08 | Intel Corporation | Precharging and refreshing banks in memory device with bank group architecture |
US9721640B2 (en) * | 2015-12-09 | 2017-08-01 | Intel Corporation | Performance of additional refresh operations during self-refresh mode |
US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
US10141042B1 (en) | 2017-05-23 | 2018-11-27 | Micron Technology, Inc. | Method and apparatus for precharge and refresh control |
US11017833B2 (en) | 2018-05-24 | 2021-05-25 | Micron Technology, Inc. | Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling |
US11152050B2 (en) | 2018-06-19 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
US10573370B2 (en) | 2018-07-02 | 2020-02-25 | Micron Technology, Inc. | Apparatus and methods for triggering row hammer address sampling |
US10726903B2 (en) * | 2018-09-21 | 2020-07-28 | Nanya Technology Corporation | Row-determining circuit, DRAM, and method for refreshing a memory array |
US10685696B2 (en) * | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
WO2020117686A1 (en) | 2018-12-03 | 2020-06-11 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
CN117198356A (zh) | 2018-12-21 | 2023-12-08 | 美光科技公司 | 用于目标刷新操作的时序交错的设备和方法 |
US10957377B2 (en) | 2018-12-26 | 2021-03-23 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
US10770127B2 (en) | 2019-02-06 | 2020-09-08 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
US11615831B2 (en) | 2019-02-26 | 2023-03-28 | Micron Technology, Inc. | Apparatuses and methods for memory mat refresh sequencing |
US11043254B2 (en) | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
US11227649B2 (en) | 2019-04-04 | 2022-01-18 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US11264096B2 (en) | 2019-05-14 | 2022-03-01 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits |
US11158364B2 (en) | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
US10978132B2 (en) | 2019-06-05 | 2021-04-13 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of skipped refresh operations |
US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US11139015B2 (en) | 2019-07-01 | 2021-10-05 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
US10832792B1 (en) | 2019-07-01 | 2020-11-10 | Micron Technology, Inc. | Apparatuses and methods for adjusting victim data |
US11386946B2 (en) | 2019-07-16 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for tracking row accesses |
US10943636B1 (en) | 2019-08-20 | 2021-03-09 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
US10964378B2 (en) | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
US11200942B2 (en) | 2019-08-23 | 2021-12-14 | Micron Technology, Inc. | Apparatuses and methods for lossy row access counting |
US11302374B2 (en) | 2019-08-23 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
US11302377B2 (en) | 2019-10-16 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
US11309010B2 (en) | 2020-08-14 | 2022-04-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for memory directed access pause |
US11380382B2 (en) | 2020-08-19 | 2022-07-05 | Micron Technology, Inc. | Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit |
US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
US11222682B1 (en) | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
US11557331B2 (en) | 2020-09-23 | 2023-01-17 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
US11222686B1 (en) | 2020-11-12 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh timing |
US11462291B2 (en) | 2020-11-23 | 2022-10-04 | Micron Technology, Inc. | Apparatuses and methods for tracking word line accesses |
US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
US11482275B2 (en) | 2021-01-20 | 2022-10-25 | Micron Technology, Inc. | Apparatuses and methods for dynamically allocated aggressor detection |
US11600314B2 (en) | 2021-03-15 | 2023-03-07 | Micron Technology, Inc. | Apparatuses and methods for sketch circuits for refresh binning |
US11664063B2 (en) | 2021-08-12 | 2023-05-30 | Micron Technology, Inc. | Apparatuses and methods for countering memory attacks |
US11688451B2 (en) | 2021-11-29 | 2023-06-27 | Micron Technology, Inc. | Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4687107A (en) * | 1985-05-02 | 1987-08-18 | Pennwalt Corporation | Apparatus for sizing and sorting articles |
JPH02260195A (ja) * | 1989-03-30 | 1990-10-22 | Mitsubishi Electric Corp | リフレッシュコントロール回路 |
JPH03124399U (ja) * | 1990-03-28 | 1991-12-17 | ||
DE69228233T2 (de) * | 1991-12-18 | 1999-09-16 | Sun Microsystems Inc | Wahlfreie Auffrischung |
JPH07141862A (ja) * | 1993-06-25 | 1995-06-02 | Toshiba Corp | リフレッシュタイミング制御装置 |
JPH08129881A (ja) * | 1994-10-31 | 1996-05-21 | Ricoh Co Ltd | Sdram制御装置 |
EP0778994A2 (en) | 1995-06-30 | 1997-06-18 | Koninklijke Philips Electronics N.V. | Tunable crystal oscillator with harmonic output |
US5873114A (en) * | 1995-08-18 | 1999-02-16 | Advanced Micro Devices, Inc. | Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles |
US5627791A (en) * | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
JPH10247384A (ja) * | 1997-03-03 | 1998-09-14 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JPH1166843A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3490887B2 (ja) * | 1998-03-05 | 2004-01-26 | シャープ株式会社 | 同期型半導体記憶装置 |
WO1999046775A2 (en) * | 1998-03-10 | 1999-09-16 | Rambus, Inc. | Performing concurrent refresh and current control operations in a memory subsystem |
CN1137491C (zh) * | 1998-03-30 | 2004-02-04 | 西门子公司 | 动态随机存取存储器中的译码自动刷新模式 |
JP2001332083A (ja) * | 2000-05-18 | 2001-11-30 | Nec Corp | 半導体記憶装置およびそのアドレス制御方法 |
JP2001332084A (ja) * | 2000-05-22 | 2001-11-30 | Fujitsu Ltd | 半導体記憶装置及び半導体記憶装置のリフレッシュ方法 |
US20020069319A1 (en) * | 2000-12-01 | 2002-06-06 | Ming-Hsien Lee | Method and apparatus of event-driven based refresh for high performance memory controller |
US6529433B2 (en) * | 2001-04-03 | 2003-03-04 | Hynix Semiconductor, Inc. | Refresh mechanism in dynamic memories |
KR100429872B1 (ko) * | 2001-06-27 | 2004-05-04 | 삼성전자주식회사 | 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법 |
US6859407B1 (en) * | 2004-01-14 | 2005-02-22 | Infineon Technologies Ag | Memory with auto refresh to designated banks |
KR100653688B1 (ko) * | 2004-04-29 | 2006-12-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템 |
US7236416B2 (en) * | 2004-05-21 | 2007-06-26 | Qualcomm Incorporated | Method and system for controlling refresh in volatile memories |
US7088633B2 (en) * | 2004-05-27 | 2006-08-08 | Qualcomm Incorporated | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories |
US7079440B2 (en) * | 2004-05-27 | 2006-07-18 | Qualcomm Incorporated | Method and system for providing directed bank refresh for volatile memories |
-
2004
- 2004-11-05 US US10/982,691 patent/US7184350B2/en active Active
-
2005
- 2005-05-27 TW TW094117497A patent/TW200615969A/zh unknown
- 2005-05-27 KR KR1020067027314A patent/KR100870478B1/ko active IP Right Grant
- 2005-05-27 CN CN201210010859.1A patent/CN102543158B/zh active Active
- 2005-05-27 WO PCT/US2005/018580 patent/WO2005119690A1/en active Application Filing
- 2005-05-27 EP EP05756358.7A patent/EP1756833B1/en active Active
- 2005-05-27 MX MXPA06013732A patent/MXPA06013732A/es active IP Right Grant
- 2005-05-27 JP JP2007515348A patent/JP5175093B2/ja active Active
-
2006
- 2006-11-22 IL IL179501A patent/IL179501A0/en unknown
-
2007
- 2007-01-16 US US11/623,366 patent/US7583552B2/en active Active
-
2011
- 2011-07-22 JP JP2011160968A patent/JP5819125B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008500644A (ja) | 2008-01-10 |
US20050265104A1 (en) | 2005-12-01 |
JP5819125B2 (ja) | 2015-11-18 |
CN102543158A (zh) | 2012-07-04 |
JP2012009129A (ja) | 2012-01-12 |
CN102543158B (zh) | 2015-01-21 |
TW200615969A (en) | 2006-05-16 |
US20070121409A1 (en) | 2007-05-31 |
KR20070027619A (ko) | 2007-03-09 |
KR100870478B1 (ko) | 2008-11-27 |
US7184350B2 (en) | 2007-02-27 |
EP1756833B1 (en) | 2014-06-04 |
US7583552B2 (en) | 2009-09-01 |
WO2005119690A1 (en) | 2005-12-15 |
IL179501A0 (en) | 2007-05-15 |
MXPA06013732A (es) | 2007-03-15 |
EP1756833A1 (en) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175093B2 (ja) | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム | |
JP4699455B2 (ja) | 揮発性メモリについて、指示されたバンクをリフレッシュする方法及びシステム | |
EP1751769B1 (en) | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories | |
JP4723583B2 (ja) | 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム | |
JP5001165B2 (ja) | 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100315 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110823 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111028 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120507 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5175093 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |