JP2012009129A - 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム - Google Patents

揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム Download PDF

Info

Publication number
JP2012009129A
JP2012009129A JP2011160968A JP2011160968A JP2012009129A JP 2012009129 A JP2012009129 A JP 2012009129A JP 2011160968 A JP2011160968 A JP 2011160968A JP 2011160968 A JP2011160968 A JP 2011160968A JP 2012009129 A JP2012009129 A JP 2012009129A
Authority
JP
Japan
Prior art keywords
refresh
memory
target
bank
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011160968A
Other languages
English (en)
Other versions
JP5819125B2 (ja
JP2012009129A5 (ja
Inventor
Willmann Remaklus Perry Jr
ペリー・ウィルマン・ジュニア・リマクラス
Michael Walker Robert
ロバート・マイケル・ウォーカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012009129A publication Critical patent/JP2012009129A/ja
Publication of JP2012009129A5 publication Critical patent/JP2012009129A5/ja
Application granted granted Critical
Publication of JP5819125B2 publication Critical patent/JP5819125B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

【課題】リフレッシュ動作によるシステム性能の低下を
防止する。
【解決手段】各バンクが多くの行を有する多くのバンクを有する揮発性メモリと、目標バンクアドレスを揮発性メモリに提供するように構成され、前記揮発性メモリに対して自動リフレッシュモードで動作するよう指示するメモリコントローラとを含み、前記揮発性メモリは、前記目標バンクアドレスによって識別される目標バンクについて自動リフレッシュ動作を自動リフレッシュモードで実行するように構成され、自動リフレッシュ動作が目標バンクについて実行されている間、目標バンク以外の複数のバンクにおける残りのバンクは、メモリアクセスのために利用可能に制御される。
【選択図】図２

Description

本開示は、一般に、メモリデバイスに関し、特に、揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステムに関する。
揮発性メモリは、一般に、多くのアレイ（すなわちバンク）として構成されている記憶媒体である。各バンクは更に、行と列とからなる「メモリセル」のマトリックスとして構成されている。各列は更に、メモリの入力／出力（Ｉ／Ｏ）幅で分割されている。メモリ内の位置は、バンク、行、及び列によってユニークに指定される。メモリコントローラは、データのバンク、行及び列位置を示すことにより、メモリからデータを検索するために使用されうる。例えば、１６ビットの外部データバスを備えたカッドバンク１２８Ｍｂメモリの場合、可能な論理アドレスマップは、９ビットの列アドレス、２ビットのバンクアドレス、および１２ビットの行アドレスを含む。
記憶位置を読み書きする前に、先ず、対応する行が開かれねばならない。行を開くプロセスは、最少数のクロックサイクルｔＲＣＤを必要とする。これは、行から列への遅延を表わす。一旦行が開かれると、望まれるように、その行内の列アドレスが読み書きされる。シンクロナスＤＲＡＭ（ＳＤＲＡＭ）のようないくつかのダイナミックランダムアクセスメモリ（ＤＲＡＭ）の場合、１つのバンク当たり１度に１つの行のみが常に開かれている。そして、同じバンク内であるが、異なる行において実行されるその後のメモリアクセスは、現在の行を閉じ、新たな行を開くことを必要とする。
動的な揮発性メモリの場合には、データ整合性を維持するために、各セルは、平均間隔ｔＲＥＦＩで定期的にリフレッシュ、すなわち再印加（re-energized）されねばならない。各セルは、電気的なチャージを保持し、時間にわたって放電しうるコンデンサの周囲に設計されているので、リフレッシュを要する。リフレッシュは、メモリ内のセルを充電、すなわち再活性化するプロセスである。セルは一般に、一度に１行ずつリフレッシュされる。現在、揮発性メモリをリフレッシュするように設計された多くの方法が存在する。これらの方法のうちの幾つかは、全てではないにしても、効率及び／又は電力において高コストを招く。例えば、モデムデジタルシステムにおける揮発性メモリのリフレッシュを制御するために一般に使用される２つの一般的な方法すなわち技術がある。１つの方法は、メモリを用いて、メモリで使用可能な内蔵式リフレッシュメカニズムを使用して、リフレッシュされる必要のある行及びバンクを追跡する。他の方法は、メモリコントローラを用いて、リフレッシュする必要のある行及びバンクを追跡する。
この一般に使用されている第１の方法は、揮発性メモリの自動リフレッシュ機能及び自己リフレッシュ機能を利用している。これら機能は、メモリの内蔵式リフレッシュアドレスを使用する。メモリの動作中、リフレッシュサイクルが要求されると、メモリコントローラは、全てのバンクをプレチャージし、自動リフレッシュコマンドを用いて、メモリに対して、内部リフレッシュサイクルとなるように命じる。メモリは、この自動リフレッシュコマンドを受け取ると、内部リフレッシュアドレスカウンタをインクリメントし、内部リフレッシュサイクルを実行する。自動リフレッシュモードにおいて、メモリは、自分の内部リフレッシュアドレスカウンタにおけるリフレッシュアドレスを用いて、どの行／バンクにリフレッシュサイクルを実行するのかを決定し、関連する行を循環する。１つの実施では、内部リフレシュアドレスカウンタは、行アドレスレジスタと、バンクアドレスレジスタとを含む。内部リフレッシュアドレスカウンタは、リフレッシュクロックによって制御される。バンクアドレスレジスタは、バンクアドレスレジスタのキャリーアウトを用いて、メモリバンクの各々を循環するためにインクリメントされる。これによって、行アドレスレジスタをインクリメントする。他の実施は、全てのバンクが同時にリフレッシュされるので、バンクアドレスレジスタを持っていない。
現在の非同時バンク自動リフレッシュ実施の短所は、メモリコントローラは、どの内部バンクがリフレッシュされるか分からないので、自動リフレッシュコマンドを発行する前に、開いている全ての行を閉じる必要があることである。その結果、自動リフレッシュシーケンスの間、メモリデータバス利用率は０となる。最もよい場合でも、このシーケンスは、ｔＲＰ＋ｔＲＦＣ＋ｔＲＣＤサイクルを必要とする。ここで、ｔＲＰは行プレチャージ遅延、ｔＲＦＣはリフレッシュサイクル時間、ｔＲＣＤは行から列への遅延を表す。１３３ＭＨｚのメモリの場合、これは、１６クロックサイクル（１２０ｎｓ）となる。この間、メモリデータバスは使用可能ではないので、これらのサイクルはしばしばデッドサイクルと呼ばれる。
非使用期間中、メモリコントローラは、メモリを自己リフレッシュモードにする。自己リフレッシュモードにおいて、メモリは、自己の内部クロック及びリフレッシュアドレスカウンタを用いてリフレッシュを生成し、メモリの行をリフレッシュする。この方法は、自己リフレッシュモードを使用することができるので、アイドル状態中に電力を節電するのに好適である。自己リフレッシュ状態は、少量の電力を使用し、メモリをリフレッシュすることにより、メモリの内容を維持する。少量の電力しか必要とされないことにより、この方法は、一般に低電力用途に用いられる。
第２の方法は、上述したメモリデータバスに関するデッドサイクルを回避するためにしばしば使用される。この第２の方法によれば、リフレッシュの制御は、メモリコントローラ経由で達成される。この方法は、メモリで使用可能な内蔵式リフレッシュメカニズムのうちの何れをも使用しない。この方法では、規則的に与えられた間隔（ｔＲＥＦＩ）で、メモリコントローラが、バンクと行とのアドレスの組み合わせを用いて、連続的な方式で行を開閉することによってリフレッシュを明確に生成する。リフレッシュレートを決定するリフレッシュクロックと、バンクと行とのアドレスの組み合わせとは、メモリコントローラ内にある。この方法は、高速／高性能用途に最良である。この方法によって、メモリコントローラは、他のメモリバンクがアクセスのために開を維持することを許可しながら、特定のメモリバンクをリフレッシュすることが可能となる。これは高性能をもたらし、一般に、他のバンクへのリード及びライトが、並行して中断することなく継続することができる。この方法の欠点は、システム電源ダウン又は長いアイドル状態の間、メモリコントローラがメモリをリフレッシュしていない場合、メモリは、自己リフレッシュ状態を維持できないことである。上述したように、自己リフレッシュ状態は、ほとんどの揮発性メモリに組み込まれた機能である。メモリの自己リフレッシュ機能は、メモリコントローラとは独立して、メモリ内のリフレッシュアドレスカウンタに格納されたリフレッシュアドレス（すなわち、行／バンクアドレス）をインクリメントするので、メモリによって保持されるリフレッシュアドレスは使用されない。なぜなら、それはメモリコントーラと一致していないか、あるいは同期していないからである。
リフレッシュ動作は、メモリサブシステムの性能を低下させうる。なぜなら、各リフレッシュサイクルは、メモリをアイドル状態にし、その間、データアクセスができなくなるからである。例えば、アクティブ状態にある特定のメモリバンクに対してリフレッシュサイクルが要求されるのであれば、このバンクは、リフレッシュ動作の実行を可能にするためにシャットダウンされねばならない。バンクをシャットダウンすることは、実行されるあらゆるデータ動作が遅れ、システム性能に悪影響を与えることを意味する。
幾つかのスキームは、リフレッシュ動作の性能インパクトを低減するために使用可能である。そのようなスキームは、一般に、必要とされるものよりも高いリフレッシュレートを使用することを含むので、予め定めたリフレッシュ期間内に、より多くのメモリバンクをリフレッシュすることができる。より多くのメモリバンクをリフレッシュすることによって、リフレッシュのために動作中のメモリバンクをシャットダウンしなければならない機会が減る。しかしながら、より高いリフレッシュレートを用いることには欠点もある。例えば、リフレッシュレートの増加は、より電力が必要になることを意味する。これは、性能の低下をもたらす。また、より高いリフレッシュレートを使用することは、単に、リフレッシュが必要な場合に動作中のメモリバンクをシャットダウンする必要を必ずしも無くすとは限らない。それにも関わらず、いくつかの状況では、動作中のメモリバンクはシャットダウンされねばならない。これは、高いリフレッシュレートの使用から得られるあらゆる利益を打ち消す。
従って、揮発性メモリのために独立したバンクリフレッシュを提供する効率的な方法及びシステムを提供することが望まれる。
本出願は、２００４年５月２７日に出願された米国仮出願番号６０／５７５，３３３の優先権を主張する。本発明の１つの局面では、メモリシステムは、それぞれ複数の行を持つ複数のバンクを有する揮発性メモリと、自動リフレッシュモードで動作するように前記揮発性メモリに命令するように構成されたメモリコントローラとを含む。前記メモリコントローラは更に、前記揮発性メモリに目標バンクアドレスを提供するように構成され、前記揮発性メモリは、自動リフレッシュ動作を自動リフレッシュモードで実行するように構成され、自動リフレッシュ動作は、目標バンクアドレスによって識別された目標バンクについて行なわれる。ここでは、自動リフレッシュ動作が目標バンクについて実行されている間、目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能である。
本発明の別の局面では、メモリシステムは、揮発性メモリとメモリコントローラとを含んでいる。揮発性メモリは、バンクアドレスラッチと、複数のバンクと、それぞれが対応するバンクに関連付けられている複数のリフレッシュ行カウンタとを有し、目標行アドレスを格納するように構成されている。メモリコントローラは、自動リフレッシュモードで動作するように揮発性メモリに命令するように構成され、更に、バンクアドレスラッチに目標バンクアドレスをロードするように構成されている。揮発性メモリは、自動リフレッシュモードにおいて自動リフレッシュ動作を行うように構成され、自動リフレッシュ動作は、目標バンクに関連付けられたリフレッシュ行カウンタに格納された目標行アドレスを用いて、目標バンクアドレスによって識別される目標バンクについて実行される。
本発明の別の局面では、メモリシステムは、複数のバンクを有する揮発性メモリと、目標バンクアドレスを格納するラッチ手段と、個々の対応するバンクの目標行アドレスを保持するカウンタ手段と、揮発性メモリに対して、自動リフレッシュモードで動作し、目標バンクアドレスをラッチ手段へロードするように命令するコントローラ手段とを含む。ここで、揮発性メモリは、ラッチ手段から目標バンクアドレスを検索し、自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、自動リフレッシュ動作は、目標バンクの目標行アドレスを用いて、目標バンクアドレスによって識別される目標バンクについて実行される。
本発明の更なる局面では、複数のバンクを有する揮発性メモリのためにメモリリフレッシュを提供する方法は、複数のバンクの各々のための目標行アドレスを保持することであって、前記複数のバンクのための目標行アドレスは、互いに独立していることと、目標バンクアドレスをロードすることと、揮発性メモリを自動リフレッシュモードにし、目標バンクに対応する目標行アドレスを用いて、目標バンクアドレスによって識別される目標バンクについて自動リフレッシュ動作を実行するように命令することとを含む。
本発明の他の実施例も、本発明の様々な実施例が例示によって説明されている以下の詳細記述から、当該技術分野における熟練者に明らかに容易になることが理解される。理解されるように、本発明は、本発明の精神及び範囲から逸脱することなく、その他及び異なる実施例となることができ、また、その幾つかの詳細は、様々な別の局面での変形が可能である。従って、図面及び詳細記述は、本質における一例として見なされるべきであり、限定的されるものではない。
図１は、本開示に従った独立したリフレッシュ方法を実現するために使用することができる構成を例示する簡略ブロック図である。 図２は、本開示に従った独立したリフレッシュ方法を実現するために使用することができる揮発性メモリを例示する簡略ブロック図である。
本発明の局面は、添付図面において、一例として説明され、限定されるものではない。
添付図面に関連して以下に述べる詳細記載は、本発明の様々な実施例の記載として意図されており、本発明が実施される実施例のみを表すようには意図されていない。この詳細記載は、本発明の完全な理解を提供する目的で具体的な詳細を含んでいる。しかしながら、本発明は、これら具体的な詳細無しで実施されうることは、当該技術分野における熟練者に明白であろう。いくつかの実例では、本発明の概念を不明確にしないように、周知の構成及びコンポーネントが、ブロック図形式で示される。
メモリシステムの種々の実施例について記載する。１つの実施例では、独立したリフレッシュ方法が提供される。これは、リフレッシュ動作中、メモリ内のデータ利用度を高める。図１は、独立したリフレッシュ方法を実現するために使用することが可能な構成１００を示す。図１に示すように、独立したリフレッシュ方法は、揮発性メモリ１１０と、揮発性メモリを制御するように構成されたコントローラ１２０とで実現されうる。揮発性メモリ１１０は、例えばＤＲＡＭ（dynamic random access memory）、ＳＤＲＡＭ（シンクロナスＤＲＡＭ）、及びその他様々なタイプのＤＲＡＭ等でありうる。ここで提供される開示及び教示に基づいて、当該技術における通常の熟練者であれば、本開示を、リフレッシュ動作を必要とする別のタイプのメモリを用いてどのように実現するかを理解するだろう。１つの実装では、独立したリフレッシュ方法は、メモリコントローラ１２０及び揮発性メモリ１１０を制御する制御ロジック又はプロセッサによって達成されうる。この制御ロジック又はプロセッサは、独立したモジュールとして実装されるか、あるいは例えばメモリコントローラ１２０のような別のコンポーネントの一部として統合されうることが理解されるべきである。
図２は更に、指示されるリフレッシュ方法を実現するために使用することができる揮発性メモリ１１０の１つの実施例を示す。揮発性メモリ１１０は更に、バンクアドレスラッチ２００、リフレッシュトリガ２３０、多くのリフレッシュ行カウンタ２１０ａ〜ｄ、及び多くのバンク２２０ａ〜ｄを含む。
メモリコントローラ１２０（図１参照）は、揮発性メモリ１１０に対して、自動リフレッシュモードに入り、（例えば、バンク２２０ｂ〜ｄのような）他のバンクをアクセスのために利用可能に保ちながら、例えばバンク２２０ａのような揮発性メモリ１１０内の特定のバンクを自動リフレッシュモードに入るように命令することができる。自動リフレッシュサイクルを開始するために、メモリコントローラ１２０（図１参照）は、揮発性メモリ１１０へ自動リフレッシュコマンドを発行し、バンクアドレスラッチ２００にバンクアドレス２４０をロードする。バンクアドレス２４０は、リフレッシュのために目標とされるバンク２２０ａ〜ｄのうちの１つを識別するために使用される。バンクアドレス２４０もまた、リフレッシュされるバンクに関連した対応するリフレッシュ行カウンタを識別するために使用される。従って、バンクアドレスラッチ２００に格納されたバンクアドレスと、対応するリフレッシュ行カウンタに格納された目標行アドレスによって、特定のバンクにおける特定の行が、リフレッシュのために識別される。リフレッシュ動作が行なわれた後、リフレッシュされたバンクに関連付けられたリフレッシュ行カウンタが、（図示しない）制御ロジックによってインクリメントされる。メモリコントローラ１２０は、リフレッシュされる具体的なバンクを知っているので、他のバンクへのアクセスは、中断することなく継続することができる。これは、不必要な行閉／開シーケンスを回避することにより、メモリデータバス利用度を最大にし、電力消費を低減し、転送レイテンシを最小にする。
更に、バンク２２０ａ〜ｄは、それら自身のリフレッシュ行カウンタ２１０ａ〜ｄを持っているので、メモリカウンタ１２０は、具体的なバンクに対する独立したリフレッシュを記入する柔軟性を有している。言いかえれば、バンク２２０ａ〜ｄは、互いに独立してリフレッシュすることができる。例えば、１つのインスタンスでは、メモリコントローラ１２０は、バンク２２０ａを自動リフレッシュするために、揮発性メモリ１１０に対して自動リフレッシュコマンドを発行することができる。そして、バンク２２０ａ内の１つ又は複数の行は、バンク２２０ａに関連付けられたリフレッシュ行カウンタ２１０ａに格納された目標行アドレスから始まってリフレッシュされる。別のインスタンスでは、メモリコントローラ１２０は、異なるバンクであるバンク２２０ｃを自動リフレッシュするために、揮発性メモリ１１０に対して自動リフレッシュコマンドを発行する。その後、バンク２２０ｃ内の１つ又は複数の行が、バンクに２２０ｃに関連付けられたリフレッシュ行カウンタ２１０ｃに格納された目標行アドレスから始まってリフレッシュされる。リフレッシュ行カウンタ２１０ａ，２１０ｃそれぞれにおいて格納された目標行アドレスは、同じ又は異なることに注目されるべきである。
各バンクがそれぞれ独立してリフレッシュされることが可能になることによって、与えられたバンクが、自動リフレッシュコマンドを揮発性メモリ１１０に発行するためにアイドルである場合、メモリコントローラ１２０はその期間を利用することができる。これによって、予定前に、スケジュールに先立って、先行するリフレッシュが、アイドルなバンク上で実行されるようになる。結果的に、バンク２２０ａ〜ｄの利用度は高められる。なぜなら、スケジュールされたリフレッシュは、バンク２２０ａ〜ｄがアクティブである場合には、さほど頻繁には実行されないからである。一例において、バンク２２０ａが、長期間アイドルである場合、更なる先行するリフレッシュが、バンク２２０ａについて実行される。続いて、バンク２２０ａのためにスケジュールされたリフレッシュが、バンク２２０ａがアクティブである間、スキップされる。別の例では、バンク２２０ｂが、短期間アイドルである場合、メモリコントローラ１２０は、より少数の先行リフレッシュを開始することを選ぶかもしれない。
スケジュールに先んじてリフレッシュする能力を持つことによって、バンク２２０ａ〜ｄは、高データトラフィックの期間中、より効率的に動作することが可能となる。例えば、与えられたバンクが、スケジュールより進んだｎ個のリフレッシュであれば、メモリコントローラ１２０は、そのバンクに対してｎ個の規則的にスケジュールされたリフレッシュを発行するオーバヘッドを回避することができるが、その代りに、メモリアクセス動作を実行し続けることができる。これは、不必要な行閉／開シーケンスを回避することにより、メモリデータバス利用度を最大にし、電力消費を低減し、転送レイテンシを最小にする。
更に、メモリコントローラ１２０は、自己リフレッシュモードに入るように揮発性メモリ１１０に命令するかもしれない。自己リフレッシュモードに入る場合、揮発性メモリ１１０は、バンクアドレスラッチ２００内に格納された最も直近のバンクアドレスで始める。最も直近のバンクアドレスは、一般に、最新の自動リフレッシュ動作で使用されるバンクアドレスである。バンクアドレスラッチ２００に現在格納されているバンクアドレスを使用することによって、揮発性メモリ１１０は、最後の自動リフレッシュ動作の後、メモリコントローラ１２０が終わったところで再開することができる。
各自己リフレッシュ動作中、リフレッシュされる目標バンクは、バンクアドレスラッチ２００内に現在格納されているバンクアドレスによって識別される。リフレッシュされることになっている目標バンクの具体的な行は、目標バンクに関連付けられたフレッシュ行カウンタに現在格納されている目標行アドレスによって更に識別される。従って、リフレッシュ動作は、目標バンクにおける具体的な行について実行することができる。
更に、各自己リフレッシュ動作中、バンクアドレスラッチ２００は、リフレッシュトリガ２３０によってインクリメントされる。バンクアドレスラッチ２００をインクリメントすることによって、バンクアドレスは、リフレッシュされるべき次の目標バンクを識別するために更新される。更に、丁度リフレッシュされたバンクに関連したリフレッシュ行カウンタが、そのバンクのための更新された目標行アドレスを与えるために（図示しない）制御ロジックによってインクリメントされ、更新された目標行アドレスは、そのバンクがリフレッシュされるべき次の回に使用されるであろう。
その後、次の自己リフレッシュ動作は、バンクアドレスラッチ２００内の更新されたバンクアドレスと、更新されたバンクアドレスによって識別されるバンクに関連付けられた対応するリフレッシュ行カウンタとを用いて実行される。
その結果、揮発性メモリ１１０が自己リフレッシュモードに入る場合、バンク２２０ａ〜ｄは、それらの対応するリフレッシュ行カウンタ２１０ａ〜ｄを用いて循環する。
あるいは、揮発性メモリ１１０が自己リフレッシュモードに入る場合、全てのバンク２２０ａ〜ｄは、対応するリフレッシュカウンタ２１０ａ〜ｄ内にそれぞれ格納された目標行アドレスを用いて同時にリフレッシュすることができる。全てのバンク２２０ａ〜ｄの同時リフレッシュ、及びリフレッシュ行カウンタ２１０ａ〜ｄの関連動作は、（図示しない）制御ロジックによって達成される。本明細書によって提示された開示及び教示に基づいて、当該技術における通常の熟練者であれば、本開示で開示された概念に従って、どのようにして同時リフレッシュを達成するのかを理解するであろう。
ここで開示された実施例に関連して記述された方法やアルゴリズムは、制御ロジック、プログラミング命令、又はその他の命令の形態で、ハードウェアや、プロセッサによって実行されるソフトウェアモジュールや、これらの組み合わせによって直接的に具現化される。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野で知られているその他の型式の記憶媒体に収納されうる。記憶媒体は、プロセッサがそこから情報を読み取り、またそこに情報を書き込むことができるようにプロセッサに結合される。または、記憶媒体はプロセッサに統合されうる。
開示された実施例における上述の記載は、当該技術分野におけるいかなる人であっても、本発明の活用または使用を可能とするように提供される。これらの実施例への様々な変形例もまた、当該技術分野における熟練者に対しては明らかであって、ここで定義された一般的な原理は、本発明の主旨または範囲を逸脱せずに他の実施例にも適用されうる。このように、本発明は、ここで示された実施例に制限されるものではなく、特許請求の範囲に一致した全範囲に相当するものを意図している。特許請求の範囲では、単数形の要素に対する参照は、具体的に述べられていないのであれば、「１つ及び１つのみ」ではなく、「１つ又は複数の」を意味するように意図されている。本開示の全体にわたって記載され、当該技術における通常の熟練者に知られているか、あるいは後に知られるようになる様々な実施例の要素への構造的及び機能的な全ての等価物は、参照によって本明細書に明らかに組み込まれ、特許請求の範囲によって包含されるように意図される。更に、本明細書に記載された何れも、特許請求の範囲で明示的に記載されているかに関わらず、公衆に放棄されるように意図されていない。特許請求の範囲の要素が、用語"means for"、又は方法特許の場合には、用語 "step for"を用いて明確に記載されていないのであれば、どの要素も３５ Ｕ．Ｓ．Ｃ １１２条、第６パラグラフのもとで解釈されるものではない。

Claims (29)

  1. メモリシステムであって、
    それぞれ複数の行を有する複数のバンクを有する揮発性メモリと、
    前記揮発性メモリに対して自動リフレッシュモードで動作するよう命令するように、更に、前記揮発性メモリに目標バンクアドレスを提供するように構成されたメモリコントローラとを備え、
    前記揮発性メモリは、前記自動リフレッシュモードにおいて自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクアドレスによって識別された目標バンクについて実行され、
    前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能であるメモリシステム。
  2. 請求項１のメモリシステムにおいて、
    前記揮発性メモリは更に、複数のリフレッシュ行カウンタを備え、各リフレッシュ行カウンタは、対応するバンクに関連付けられ、目標行アドレスを保持するように構成され、
    前記揮発性メモリは更に、前記目標バンクに関連付けられた前記リフレッシュ行カウンタに格納された前記目標行アドレスを用いて、前記目標バンクについて自動リフレッシュ動作を実行するように構成されたメモリシステム。
  3. 請求項２のメモリシステムにおいて、前記複数のリフレッシュ行カウンタ内にそれぞれ格納された目標行アドレスは互いに独立しているメモリシステム。
  4. 請求項２のメモリシステムにおいて、
    前記メモリコントローラは更に、前記揮発性メモリに対して自己リフレッシュモードで動作するよう命令するように構成され、
    前記揮発性メモリは更に、前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、現在の目標バンクアドレスを生成するように構成され、
    各自己リフレッシュ動作中、前記揮発性メモリは更に、関連するリフレッシュ行カウンタに格納された目標行アドレスに基づいて、現在の目標バンクアドレスによって識別されたバンクをリフレッシュするように構成されたメモリシステム。
  5. 請求項１に記載のメモリシステムにおいて、
    前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードで前記目標バンクについて１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための１つ又は複数の先行したリフレッシュを生成するメモリシステム。
  6. 請求項５のメモリシステムにおいて、前記揮発性メモリは、１つ又は複数の先行したリフレッシュが実行されたのであれば、更に、規則的にスケジュールされたリフレッシュの実行を回避し、通常の動作を続けるように構成されたメモリシステム。
  7. 請求項１のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つであるメモリシステム。
  8. メモリシステムであって、
    バンクアドレスラッチ、複数のバンク、及びそれぞれが対応するバンクに関連付けられた複数のリフレッシュ行カウンタを有し、目標行アドレスを格納するように構成された揮発性メモリと、
    前記揮発性メモリに対して自動リフレッシュモードで動作するよう命令するように構成され、更に、前記バンクアドレスラッチへ目標バンクアドレスをロードするように構成されたメモリコントローラとを備え、
    前記揮発性メモリは、前記自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクに関連付けられた前記リフレッシュ行カウンタに格納された目標行アドレスを用いて、前記目標バンクアドレスによって識別された目標バンクについて実行されるメモリシステム。
  9. 請求項８のメモリシステムにおいて、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクがメモリアクセスのために利用可能であるメモリシステム。
  10. 請求項８のメモリシステムにおいて、前記複数のリフレッシュ行カウンタ内にそれぞれ格納された目標行アドレスは互いに独立しているメモリシステム。
  11. 請求項８のメモリシステムにおいて、
    前記メモリコントローラは更に、前記揮発性メモリに対して自己リフレッシュモードで動作するよう命令するように構成され、
    前記揮発性メモリは更に、前記バンクアドレスラッチをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、現在の目標バンクアドレスを生成するように構成され、
    各自己リフレッシュ動作中、前記揮発性メモリは更に、関連するリフレッシュ行カウンタに格納された目標行アドレスに基づいて、現在の目標バンクアドレスによって識別されたバンクをリフレッシュするように構成されたメモリシステム。
  12. 請求項８のメモリシステムにおいて、前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードにおいて前記目標バンクについて１つ又は複数の追加の自動リフレッシュ動作を実行し、１つ又は複数の先行するリフレッシュを生成するように構成されたメモリシステム。
  13. 請求項１２のメモリシステムにおいて、１つ又は複数の先行したリフレッシュが実行されたのであれば、前記揮発性メモリは更に、規則的にスケジュールされたリフレッシュの実行を回避し、通常の動作を続けるように構成されたメモリシステム。
  14. 請求項１１のメモリシステムにおいて、前記揮発性メモリが前記自己リフレッシュモードに入ると、前記バンクアドレスラッチに格納された前記目標バンクアドレスは、最後の自動リフレッシュ動作で使用された最後のバンクアドレスを表すメモリシステム。
  15. 請求項８のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つであるメモリシステム。
  16. メモリシステムであって、
    複数のバンクを有する揮発性メモリと、
    目標バンクアドレスを格納するラッチ手段と、
    個々の対応するバンクの目標行アドレスを保持するカウンタ手段と、
    前記揮発性メモリに対して自動リフレッシュモードで動作するように命令し、前記目標バンクアドレスを前記ラッチ手段にロードするコントローラ手段とを備え、
    前記揮発性メモリは、前記ラッチ手段から前記目標バンクアドレスを検索し、前記自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクのための前記目標行アドレスを用いて、前記目標バンクアドレスによって識別された目標バンクについて実行されるメモリシステム。
  17. 請求項１６のメモリシステムにおいて、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能であるメモリシステム。
  18. 請求項１６のメモリシステムにおいて、前記カウンタ手段によって保持される複数のバンクの前記目標行アドレスは互いに独立しているメモリシステム。
  19. 請求項１６のメモリシステムにおいて、
    前記コントローラ手段は更に、前記揮発性メモリに対して、自己リフレッシュモードで動作するよう命令するために使用され、
    前記揮発性メモリは更に、前記ラッチ手段をインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、現在の目標バンクアドレスを生成するように構成され、
    各自己リフレッシュ動作中、前記揮発性メモリは更に、そのバンクの目標行アドレスに基づいて、現在の目標バンクアドレスによって識別されたバンクをリフレッシュするように構成されたメモリシステム。
  20. 請求項１６のメモリシステムにおいて、前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードで前記目標バンクについて１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための１つ又は複数の先行したリフレッシュを生成するメモリシステム。
  21. 請求項２０のメモリシステムにおいて、１つ又は複数の先行したリフレッシュが実行されたのであれば、前記揮発性メモリは更に、規則的にスケジュールされたリフレッシュの実行を回避し、通常の動作を続けるように構成されたメモリシステム。
  22. 請求項１９のメモリシステムにおいて、前記揮発性メモリが前記自己リフレッシュモードに入ると、前記ラッチ手段に格納された前記目標バンクアドレスは、最後の自動リフレッシュ動作で使用された最後のバンクアドレスを表すメモリシステム。
  23. 請求項１６のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つであるメモリシステム。
  24. 複数のバンクを有する揮発性メモリのためにメモリリフレッシュを提供する方法であって、
    前記複数のバンクの各々のための目標行アドレスを保持することであって、前記複数のバンクのための目標行アドレスは、互いに独立していることと、
    目標バンクアドレスをロードすることと、
    前記揮発性メモリに対して、自動リフレッシュモードに入り、前記目標バンクに対応する目標行アドレスを用いて前記目標バンクアドレスによって識別された目標バンクについて自動リフレッシュ動作を実行するように命令することとを備えた方法。
  25. 請求項２４の方法において、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能である方法。
  26. 請求項２４の方法において、更に、
    自己リフレッシュモードで動作するように前記揮発性メモリに命令することと、
    前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、各自己リフレッシュ動作中、識別されたバンクに対応する前記目標行アドレスに基づいて前記目標バンクアドレスによって識別されたバンクについてリフレッシュを実行することとを備える方法。
  27. 請求項２４の方法において、更に、
    前記目標バンクがアイドルであれば、前記自動リフレッシュモードで前記目標バンクに関する１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための１つ又は複数の先行したリフレッシュを生成することを備える方法。
  28. 請求項２７の方法において、更に、
    １つ又は複数の先行したリフレッシュが実行された場合には、規則的にスケジュールされたリフレッシュの実行を回避し、前記揮発性メモリの通常動作を継続することを備える方法。
  29. 請求項２４の方法において、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つである方法。
JP2011160968A 2004-05-27 2011-07-22 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム Active JP5819125B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US57533304P 2004-05-27 2004-05-27
US60/575,333 2004-05-27
US10/982,691 2004-11-05
US10/982,691 US7184350B2 (en) 2004-05-27 2004-11-05 Method and system for providing independent bank refresh for volatile memories

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007515348A Division JP5175093B2 (ja) 2004-05-27 2005-05-27 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム

Publications (3)

Publication Number Publication Date
JP2012009129A true JP2012009129A (ja) 2012-01-12
JP2012009129A5 JP2012009129A5 (ja) 2014-12-18
JP5819125B2 JP5819125B2 (ja) 2015-11-18

Family

ID=34981522

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007515348A Active JP5175093B2 (ja) 2004-05-27 2005-05-27 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム
JP2011160968A Active JP5819125B2 (ja) 2004-05-27 2011-07-22 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007515348A Active JP5175093B2 (ja) 2004-05-27 2005-05-27 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム

Country Status (9)

Country Link
US (2) US7184350B2 (ja)
EP (1) EP1756833B1 (ja)
JP (2) JP5175093B2 (ja)
KR (1) KR100870478B1 (ja)
CN (1) CN102543158B (ja)
IL (1) IL179501A0 (ja)
MX (1) MXPA06013732A (ja)
TW (1) TW200615969A (ja)
WO (1) WO2005119690A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543914B1 (ko) * 2003-04-30 2006-01-23 주식회사 하이닉스반도체 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
US9384818B2 (en) * 2005-04-21 2016-07-05 Violin Memory Memory power management
JP5109388B2 (ja) * 2007-02-07 2012-12-26 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
US20080151670A1 (en) * 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
KR100909630B1 (ko) * 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
US20090204837A1 (en) * 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US9293187B2 (en) * 2011-09-26 2016-03-22 Cisco Technology, Inc. Methods and apparatus for refreshing digital memory circuits
KR20130090633A (ko) 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9721640B2 (en) * 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10726903B2 (en) 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) * 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03124399U (ja) * 1990-03-28 1991-12-17
JPH07141862A (ja) * 1993-06-25 1995-06-02 Toshiba Corp リフレッシュタイミング制御装置
JPH08129881A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd Ｓｄｒａｍ制御装置
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH11505056A (ja) * 1996-02-16 1999-05-11 マイクロン・テクノロジー・インコーポレーテッド 指定バンクに対するオートリフレッシュ
JPH11250657A (ja) * 1998-03-05 1999-09-17 Sharp Corp 同期型半導体記憶装置
WO2005114672A1 (en) * 2004-05-21 2005-12-01 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
WO2005119692A1 (en) * 2004-05-27 2005-12-15 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
WO2005119691A1 (en) * 2004-05-27 2005-12-15 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687107A (en) * 1985-05-02 1987-08-18 Pennwalt Corporation Apparatus for sizing and sorting articles
JPH02260195A (ja) * 1989-03-30 1990-10-22 Mitsubishi Electric Corp リフレッシュコントロール回路
DE69228233T2 (de) * 1991-12-18 1999-09-16 Sun Microsystems Inc Wahlfreie Auffrischung
EP0778994A2 (en) 1995-06-30 1997-06-18 Koninklijke Philips Electronics N.V. Tunable crystal oscillator with harmonic output
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
WO1999046775A2 (en) * 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
JPH11312386A (ja) * 1998-03-30 1999-11-09 Siemens Ag Ｄｒａｍチップ
JP2001332083A (ja) * 2000-05-18 2001-11-30 Nec Corp 半導体記憶装置およびそのアドレス制御方法
JP2001332084A (ja) * 2000-05-22 2001-11-30 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
US20020069319A1 (en) * 2000-12-01 2002-06-06 Ming-Hsien Lee Method and apparatus of event-driven based refresh for high performance memory controller
US6529433B2 (en) * 2001-04-03 2003-03-04 Hynix Semiconductor, Inc. Refresh mechanism in dynamic memories
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
US6859407B1 (en) * 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03124399U (ja) * 1990-03-28 1991-12-17
JPH07141862A (ja) * 1993-06-25 1995-06-02 Toshiba Corp リフレッシュタイミング制御装置
JPH08129881A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd Ｓｄｒａｍ制御装置
JPH11505056A (ja) * 1996-02-16 1999-05-11 マイクロン・テクノロジー・インコーポレーテッド 指定バンクに対するオートリフレッシュ
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH11250657A (ja) * 1998-03-05 1999-09-17 Sharp Corp 同期型半導体記憶装置
WO2005114672A1 (en) * 2004-05-21 2005-12-01 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
WO2005119692A1 (en) * 2004-05-27 2005-12-15 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
WO2005119691A1 (en) * 2004-05-27 2005-12-15 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories

Also Published As

Publication number Publication date
IL179501A0 (en) 2007-05-15
TW200615969A (en) 2006-05-16
JP5819125B2 (ja) 2015-11-18
US20070121409A1 (en) 2007-05-31
KR20070027619A (ko) 2007-03-09
WO2005119690A1 (en) 2005-12-15
EP1756833A1 (en) 2007-02-28
EP1756833B1 (en) 2014-06-04
JP2008500644A (ja) 2008-01-10
US7184350B2 (en) 2007-02-27
KR100870478B1 (ko) 2008-11-27
CN102543158A (zh) 2012-07-04
JP5175093B2 (ja) 2013-04-03
CN102543158B (zh) 2015-01-21
MXPA06013732A (es) 2007-03-15
US7583552B2 (en) 2009-09-01
US20050265104A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
JP5175093B2 (ja) 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム
JP4699455B2 (ja) 揮発性メモリについて、指示されたバンクをリフレッシュする方法及びシステム
EP1751769B1 (en) Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
JP4723583B2 (ja) 揮発性メモリにおけるリフレッシュを制御するための方法およびシステム
JP5001165B2 (ja) 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20141104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150930

R150 Certificate of patent or registration of utility model

Ref document number: 5819125

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250