JP5001165B2 - 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム - Google Patents
揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム Download PDFInfo
- Publication number
- JP5001165B2 JP5001165B2 JP2007543467A JP2007543467A JP5001165B2 JP 5001165 B2 JP5001165 B2 JP 5001165B2 JP 2007543467 A JP2007543467 A JP 2007543467A JP 2007543467 A JP2007543467 A JP 2007543467A JP 5001165 B2 JP5001165 B2 JP 5001165B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- volatile memory
- refreshes
- regularly scheduled
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 52
- 230000000694 effects Effects 0.000 title description 2
- 230000007334 memory performance Effects 0.000 title description 2
- 230000015654 memory Effects 0.000 claims abstract description 141
- 230000004044 response Effects 0.000 claims abstract description 15
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000003993 interaction Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Description
以下に本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1] 揮発性メモリと、
揮発性メモリにおいて行われた先行リフレッシュの回数を監視するように構成されたリフレッシュカウンタと、
定期的にスケジュールされたリフレッシュに対する要求を検出することに応答して、リフレッシュカウンタを検査して、定期的にスケジュールされたリフレッシュをスキップすることができるかどうかを判断するように構成された制御装置とを含むメモリシステム。
[2] 定期的にスケジュールされたリフレッシュをスキップすることができないと判断されると、制御装置が、定期的にスケジュールされたリフレッシュを行うように揮発性メモリに指示するようにも構成されている上記[1]記載のシステム。
[3] 制御装置が、定期的にスケジュールされたリフレッシュを行うことに加えて、1回以上の先行リフレッシュを行うように揮発性メモリに指示するようにも構成されている上記[2]記載のシステム。
[4] 行われる先行リフレッシュの回数が、1つ以上の条件に応じて変わる上記[3]記載のシステム。
[5] 制御装置が、揮発性メモリへのデータアクセスを開始する前に、1回以上の先行リフレッシュを行うように揮発性メモリに指示するようにも構成されている上記[1]記載のシステム。
[6] 行われる先行リフレッシュの回数が、1つ以上の条件に応じて変わる上記[5]記載のシステム。
[7] 定期的にスケジュールされたリフレッシュをスキップすることができると判断されると、制御装置が、その動作状態を検査して、定期的にスケジュールされたリフレッシュを行うかどうかを判断するようにも構成されている上記[1]記載のシステム。
[8] 動作状態が、制御装置がアクティブであることを示すとき、制御装置が、定期的にスケジュールされたリフレッシュを行わないように揮発性メモリに指示し、行われた先行リフレッシュの低減された回数を反映するように、リフレッシュカウンタを更新するようにも構成されている上記[7]記載のシステム。
[9] 動作状態が、制御装置がアイドルであることを示すとき、制御装置が、定期的にスケジュールされたリフレッシュを行うように揮発性メモリに指示し、それにしたがって、リフレッシュカウンタを更新するようにも構成されている上記[7]記載のシステム。
[10] 制御装置がアイドルであるとき、制御装置が、1回以上の先行リフレッシュを行うように揮発性メモリに指示し、それにしたがって、リフレッシュカウンタを更新するようにも構成されている上記[1]記載のシステム。
[11] 制御装置がアイドルであるときに行われる先行リフレッシュの回数が、1つ以上の条件に応じて変わる上記[10]記載のシステム。
[12] リフレッシュカウンタが、ビットカウンタを含む上記[1]記載のシステム。
[13] 揮発性メモリが、ダイナミック ランダム アクセス メモリ(dynamic random access memory, DRAM)および同期DRAM(synchronous DRAM, SDRAM)の一方を含む上記[1]記載のシステム。
[14] 揮発性メモリと、
揮発性メモリにおいて行われた先行リフレッシュの回数に関する情報を維持するように構成されたリフレッシュカウンタと、
揮発性メモリを制御するように構成された制御装置と、
制御装置、揮発性メモリ、およびリフレッシュカウンタ間の相互作用を管理するように構成されたプロセッサであって、定期的にスケジュールされたリフレッシュに対する要求を検出することに応答して、リフレッシュカウンタを検査して、定期的にスケジュールされたリフレッシュをスキップすることができるかどうかを判断するようにも構成されているプロセッサとを含むメモリシステム。
[15] プロセッサが、揮発性メモリへのデータアクセスを開始する前に、揮発性メモリに多数の先行リフレッシュを実行させるように、制御装置に指示するようにも構成されていて、 実行される先行リフレッシュの回数が、1つ以上の条件に応じて変わる上記[14]記載のシステム。
[16] 定期的にスケジュールされたリフレッシュをスキップすることができないと判断されると、プロセッサが、定期的にスケジュールされたリフレッシュを実行させるようにも構成されている上記[14]記載のシステム。
[17] プロセッサが、定期的にスケジュールされたリフレッシュを実行することに加えて、1回以上の先行リフレッシュを実行させるようにも構成されている上記[16]記載のシステム。
[18] 実行される先行リフレッシュの回数が、1つ以上の条件に応じて変わる上記[17]記載のシステム。
[19] 定期的にスケジュールされたリフレッシュをスキップすることができると判断されると、プロセッサが、制御装置の動作状態を検査して、定期的にスケジュールされたリフレッシュを実行するかどうかを判断するようにも構成されている上記[14]記載のシステム。
[20] 動作状態が、制御装置がアクティブであることを示すとき、プロセッサが、定期的にスケジュールされたリフレッシュを実行させないようにも構成されていて、プロセッサが、実行された先行リフレッシュの低減された回数を反映するように、リフレッシュカウンタを更新するようにも構成されている上記[19]記載のシステム。
[21] 動作状態が、制御装置がアイドルであることを示すとき、プロセッサが、定期的にスケジュールされたリフレッシュを実行させ、それにしたがって、リフレッシュカウンタを更新するようにも構成されている上記[19]記載のシステム。
[22] 制御装置がアイドルであるとき、プロセッサが、1回以上の先行リフレッシュを実行させ、それにしたがって、リフレッシュカウンタを更新するようにも構成されている上記[14]記載のシステム。
[23] 制御装置がアイドルであるときに実行される先行リフレッシュの回数が、1つ以上の条件に応じて変わる上記[22]記載のシステム。
[24] リフレッシュカウンタが、ビットカウンタである上記[14]記載のシステム。
[25] 揮発性メモリが、ダイナミック ランダム アクセス メモリ(DRAM)および同期DRAM(SDRAM)の一方を含む上記[14]記載のシステム。
[26] 揮発性メモリと、
揮発性メモリにおいて行われた先行リフレッシュの回数を監視する手段と、
定期的にスケジュールされたリフレッシュに対する要求を検出することに応答して、行われた先行リフレッシュの回数を検査し、定期的にスケジュールされたリフレッシュをスキップすることができるかどうかを判断する手段とを含むメモリシステム。
[27] 揮発性メモリにおいてリフレッシュ動作を行う方法であって、
揮発性メモリにおいて行われた先行リフレッシュの回数を監視することと、
定期的にスケジュールされたリフレッシュに対する要求を検出することに応答して、行われた先行リフレッシュの回数を検査し、定期的にスケジュールされたリフレッシュをスキップすることができるかどうかを判断することとを含む方法。
[28] 揮発性メモリへのデータアクセスを開始する前に、揮発性メモリにおいて1回以上の先行リフレッシュを行うことをさらに含む上記[27]記載の方法。
[29] 行われる先行リフレッシュの回数が、1つ以上の条件に応じて変わる上記[28]記載の方法。
[30] 定期的にスケジュールされたリフレッシュをスキップすることができないという判断に応答して、定期的にスケジュールされたリフレッシュを行うことをさらに含む上記[27]記載の方法。
[31] 定期的にスケジュールされたリフレッシュを行うことに加えて、1回以上の先行リフレッシュを行い、リフレッシュカウンタを更新することをさらに含む上記[30]記載の方法。
[32] 定期的にスケジュールされたリフレッシュをスキップすることができるという判断に応答して、動作状態を検査して、定期的にスケジュールされたリフレッシュを行うかどうかを判断することをさらに含む上記[27]記載の方法。
[33] 動作状態がアクティブであるとき、定期的にスケジュールされたリフレッシュの実行を妨げ、行われた先行リフレッシュの低減された回数を反映するように、リフレッシュカウンタを更新することさらに含む上記[32]記載の方法。
[34] 動作状態がアイドルであるとき、定期的にスケジュールされたリフレッシュを実行し、それにしたがって、リフレッシュカウンタを更新することをさらに含む上記[32]記載の方法。
[35] 揮発性メモリがアイドルであるかどうかを判断することと、
揮発性メモリがアイドルであるとき、1回以上の先行リフレッシュを行い、それにしたがって、リフレッシュカウンタを更新することとをさらに含む上記[27]記載の方法。
Claims (20)
- 揮発性メモリと、
前記揮発性メモリにおいて行われた先行リフレッシュの回数を監視するように構成されたリフレッシュカウンタと、
前記メモリを制御するように構成された制御装置であって、
(a)定期的にスケジュールされたリフレッシュに対する要求を検出することに応答して、前記リフレッシュカウンタを検査して、定期的にスケジュールされたリフレッシュをスキップすることができるかどうかを判断し、
(b)前記定期的にスケジュールされたリフレッシュをスキップすることができると判断されると、前記制御装置がその動作状態を検査し、
(c)前記動作状態が、前記制御装置がアクティブであることを示すとき、前記制御装置が前記定期的にスケジュールされたリフレッシュを行わないように揮発性メモリに指示し、行われた先行リフレッシュの低減された回数を反映するように前記リフレッシュカウンタを更新し、
(d)前記動作状態が、前記制御装置がアイドルであることを示すとき、前記制御装置が前記定期的にスケジュールされたリフレッシュに加えて先行リフレッシュを行うように揮発性メモリに指示し、それにしたがって前記リフレッシュカウンタを更新するように構成された制御装置と、
を含むメモリシステム。 - 前記制御装置は、前記定期的にスケジュールされたリフレッシュをスキップすることができないと判断されると、前記定期的にスケジュールされたリフレッシュを行うように前記揮発性メモリに指示するようにも構成されている請求項1記載のシステム。
- 前記制御装置は、前記定期的にスケジュールされたリフレッシュを行うことに加えて、1回以上の先行リフレッシュを行うように前記揮発性メモリに指示するようにも構成されている請求項2記載のシステム。
- 行われる先行リフレッシュの回数が、1つ以上の条件に応じて変わる請求項3記載のシステム。
- 前記制御装置は、前記揮発性メモリへのデータアクセスを開始する前に、1回以上の先行リフレッシュを行うように前記揮発性メモリに指示するようにも構成されている請求項1記載のシステム。
- 行われる先行リフレッシュの回数が、1つ以上の条件に応じて変わる請求項5記載のシステム。
- 前記リフレッシュカウンタが、ビットカウンタを含む請求項1記載のシステム。
- 前記揮発性メモリが、ダイナミック ランダム アクセス メモリ(dynamic random access memory, DRAM)および同期DRAM(synchronous DRAM, SDRAM)の一方を含む請求項1記載のシステム。
- 揮発性メモリと、
揮発性メモリにおいて行われた先行リフレッシュの回数に関する情報を維持するように構成されたリフレッシュカウンタと、
揮発性メモリを制御するように構成された制御装置と、
前記制御装置、前記揮発性メモリおよび前記リフレッシュカウンタ間の相互作用を管理するように構成されたプロセッサであって、
(a)定期的にスケジュールされたリフレッシュに対する要求を検出することに応答して、前記リフレッシュカウンタを検査して定期的にスケジュールされたリフレッシュをスキップすることができるかどうかを判断し、
(b)定期的にスケジュールされたリフレッシュをスキップすることができると判断されると、前記プロセッサが前記制御装置の動作状態を検査し、
(c)前記動作状態が、前記制御装置がアクティブであることを示すとき、前記プロセッサが定期的にスケジュールされたリフレッシュを実行させず、実行された先行リフレッシュの低減された回数を反映するように前記リフレッシュカウンタを更新し、
(d)前記動作状態が、前記制御装置がアイドルであることを示すとき、前記プロセッサが前記定期的にスケジュールされたリフレッシュに加えて先行リフレッシュを実行させ、それにしたがって前記リフレッシュカウンタを更新するように構成されているプロセッサと、
を含むメモリシステム。 - 前記プロセッサは、前記揮発性メモリへのデータアクセスを開始する前に前記揮発性メモリに多数の先行リフレッシュを実行させるように前記制御装置に指示するようにも構成されていて、前記実行される先行リフレッシュの回数が1つ以上の条件に応じて変わる請求項9記載のシステム。
- 前記プロセッサは、前記定期的にスケジュールされたリフレッシュをスキップすることができないと判断されると、前記定期的にスケジュールされたリフレッシュを実行させるようにも構成されている請求項9記載のシステム。
- 前記プロセッサは、前記定期的にスケジュールされたリフレッシュを実行することに加えて、1回以上の先行リフレッシュを実行させるようにも構成されている請求項11記載のシステム。
- 実行される先行リフレッシュの回数が、1つ以上の条件に応じて変わる請求項12記載のシステム。
- 前記リフレッシュカウンタが、ビットカウンタである請求項9記載のシステム。
- 前記揮発性メモリが、ダイナミック ランダム アクセス メモリ(DRAM)および同期DRAM(SDRAM)の一方を含む請求項9記載のシステム。
- 揮発性メモリにおいてリフレッシュ動作を行う方法であって、
揮発性メモリにおいて行われた先行リフレッシュの回数をリフレッシュカウンタにより監視することと、
定期的にスケジュールされたリフレッシュに対する要求を検出することに応答して、行われた先行リフレッシュの回数を検査し、前記定期的にスケジュールされたリフレッシュをスキップすることができるかどうかを判断することと、
前記定期的にスケジュールされたリフレッシュをスキップすることができるという判断に応答して、前記メモリを制御するように構成された制御装置の動作状態を検査することと、
前記動作状態がアクティブであるとき、前記定期的にスケジュールされたリフレッシュの実行を妨げ、行われた先行リフレッシュの低減された回数を反映するように前記リフレッシュカウンタを更新することと、
前記動作状態がアイドルであるとき、前記定期的にスケジュールされたリフレッシュに加えて先行リフレッシュを実行し、それにしたがって前記リフレッシュカウンタを更新すること、
を含む方法。 - 前記揮発性メモリへのデータアクセスを開始する前に、前記揮発性メモリにおいて1回以上の先行リフレッシュを行うことをさらに含む請求項16記載の方法。
- 行われる先行リフレッシュの回数が、1つ以上の条件に応じて変わる請求項17記載の方法。
- 前記定期的にスケジュールされたリフレッシュをスキップすることができないという判断に応答して、前記定期的にスケジュールされたリフレッシュを行うことをさらに含む請求項16記載の方法。
- 前記定期的にスケジュールされたリフレッシュを行うことに加えて、1回以上の先行リフレッシュを行い、リフレッシュカウンタを更新することをさらに含む請求項19記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/997,138 | 2004-11-24 | ||
US10/997,138 US7930471B2 (en) | 2004-11-24 | 2004-11-24 | Method and system for minimizing impact of refresh operations on volatile memory performance |
PCT/US2005/042535 WO2006058118A1 (en) | 2004-11-24 | 2005-11-22 | Method and system for minimizing impact of refresh operations on volatile memory performance |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181991A Division JP5627953B2 (ja) | 2004-11-24 | 2010-08-17 | 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008522339A JP2008522339A (ja) | 2008-06-26 |
JP5001165B2 true JP5001165B2 (ja) | 2012-08-15 |
Family
ID=36123458
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007543467A Active JP5001165B2 (ja) | 2004-11-24 | 2005-11-22 | 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム |
JP2010181991A Active JP5627953B2 (ja) | 2004-11-24 | 2010-08-17 | 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181991A Active JP5627953B2 (ja) | 2004-11-24 | 2010-08-17 | 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム |
Country Status (14)
Country | Link |
---|---|
US (2) | US7930471B2 (ja) |
EP (1) | EP1815479B1 (ja) |
JP (2) | JP5001165B2 (ja) |
KR (2) | KR20070086505A (ja) |
CN (2) | CN102969017B (ja) |
AT (1) | ATE491209T1 (ja) |
BR (1) | BRPI0518259B1 (ja) |
DE (1) | DE602005025243D1 (ja) |
ES (1) | ES2355737T3 (ja) |
HK (2) | HK1110987A1 (ja) |
IL (1) | IL183416A (ja) |
PL (1) | PL1815479T3 (ja) |
TW (1) | TWI402841B (ja) |
WO (1) | WO2006058118A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7930471B2 (en) * | 2004-11-24 | 2011-04-19 | Qualcomm Incorporated | Method and system for minimizing impact of refresh operations on volatile memory performance |
US7590021B2 (en) * | 2007-07-26 | 2009-09-15 | Qualcomm Incorporated | System and method to reduce dynamic RAM power consumption via the use of valid data indicators |
US7965532B2 (en) * | 2007-08-28 | 2011-06-21 | Micron Technology, Inc. | Enhanced performance memory systems and methods |
US8347027B2 (en) * | 2009-11-05 | 2013-01-01 | Honeywell International Inc. | Reducing power consumption for dynamic memories using distributed refresh control |
US8392650B2 (en) * | 2010-04-01 | 2013-03-05 | Intel Corporation | Fast exit from self-refresh state of a memory device |
JP2013157047A (ja) * | 2012-01-27 | 2013-08-15 | Toshiba Corp | 磁気ディスク装置及び同装置におけるデータリフレッシュ方法 |
KR20130129786A (ko) | 2012-05-21 | 2013-11-29 | 에스케이하이닉스 주식회사 | 리프래쉬 방법과 이를 이용한 반도체 메모리 장치 |
JP5917307B2 (ja) | 2012-06-11 | 2016-05-11 | ルネサスエレクトロニクス株式会社 | メモリコントローラ、揮発性メモリの制御方法及びメモリ制御システム |
KR102023487B1 (ko) | 2012-09-17 | 2019-09-20 | 삼성전자주식회사 | 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
WO2014065775A1 (en) * | 2012-10-22 | 2014-05-01 | Hewlett-Packard Development Company, L.P. | Performing refresh of a memory device in response to access of data |
KR102107470B1 (ko) * | 2013-02-07 | 2020-05-07 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 리프레시 방법 |
US20160239442A1 (en) * | 2015-02-13 | 2016-08-18 | Qualcomm Incorporated | Scheduling volatile memory maintenance events in a multi-processor system |
KR102304928B1 (ko) * | 2015-05-13 | 2021-09-27 | 삼성전자 주식회사 | 리프레시 명령을 분산시키는 메모리 장치 및 상기 장치를 포함하는 메모리 시스템 |
KR102326018B1 (ko) | 2015-08-24 | 2021-11-12 | 삼성전자주식회사 | 메모리 시스템 |
KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
CN106601286A (zh) * | 2016-12-20 | 2017-04-26 | 湖南国科微电子股份有限公司 | DDRx SDRAM存储器刷新方法及存储器控制器 |
CN107527648A (zh) * | 2017-09-04 | 2017-12-29 | 珠海市杰理科技股份有限公司 | 存储器的刷新方法和系统 |
CN110556139B (zh) * | 2018-05-31 | 2021-06-18 | 联发科技股份有限公司 | 用以控制存储器的电路及相关的方法 |
US10777252B2 (en) | 2018-08-22 | 2020-09-15 | Apple Inc. | System and method for performing per-bank memory refresh |
CN110299164B (zh) * | 2019-06-28 | 2021-10-26 | 西安紫光国芯半导体有限公司 | 一种自适应dram刷新控制方法和dram刷新控制器 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0164735A3 (en) * | 1984-06-11 | 1988-11-09 | Nec Corporation | A microprocessor having a dynamic memory refresh circuit |
JPS61160897A (ja) * | 1984-12-31 | 1986-07-21 | Fujitsu Ltd | ダイナミツク形ramのリフレツシユ方式 |
US4984209A (en) * | 1987-10-30 | 1991-01-08 | Zenith Data Systems Corporation | Burst refresh of dynamic random access memory for personal computers |
JPH01267896A (ja) | 1988-04-19 | 1989-10-25 | Toshiba Corp | 半導体メモリ |
JPH01307997A (ja) | 1988-06-06 | 1989-12-12 | Toshiba Corp | メモリ装置 |
JPH0349094A (ja) * | 1989-07-18 | 1991-03-01 | Toshiba Corp | メモリ制御装置 |
JPH0434792A (ja) | 1990-05-30 | 1992-02-05 | Ricoh Co Ltd | Dram制御方式 |
DE69228233T2 (de) * | 1991-12-18 | 1999-09-16 | Sun Microsystems Inc | Wahlfreie Auffrischung |
JPH06236683A (ja) | 1993-02-09 | 1994-08-23 | Oki Electric Ind Co Ltd | メモリリフレッシュ制御回路 |
US5873114A (en) * | 1995-08-18 | 1999-02-16 | Advanced Micro Devices, Inc. | Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles |
JPH10106259A (ja) | 1996-09-26 | 1998-04-24 | Nec Gumma Ltd | メモリ制御装置 |
JPH10199236A (ja) * | 1997-01-16 | 1998-07-31 | Matsushita Electric Ind Co Ltd | Dramコントローラ |
US5907857A (en) * | 1997-04-07 | 1999-05-25 | Opti, Inc. | Refresh-ahead and burst refresh preemption technique for managing DRAM in computer system |
US6272588B1 (en) * | 1997-05-30 | 2001-08-07 | Motorola Inc. | Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry |
US20020069319A1 (en) * | 2000-12-01 | 2002-06-06 | Ming-Hsien Lee | Method and apparatus of event-driven based refresh for high performance memory controller |
JP2005310245A (ja) * | 2004-04-20 | 2005-11-04 | Seiko Epson Corp | メモリコントローラ、半導体集積回路装置、マイクロコンピュータ及び電子機器 |
US7930471B2 (en) | 2004-11-24 | 2011-04-19 | Qualcomm Incorporated | Method and system for minimizing impact of refresh operations on volatile memory performance |
-
2004
- 2004-11-24 US US10/997,138 patent/US7930471B2/en active Active
-
2005
- 2005-11-18 TW TW094140719A patent/TWI402841B/zh active
- 2005-11-22 DE DE602005025243T patent/DE602005025243D1/de active Active
- 2005-11-22 KR KR1020077014102A patent/KR20070086505A/ko not_active Application Discontinuation
- 2005-11-22 EP EP05824687A patent/EP1815479B1/en active Active
- 2005-11-22 AT AT05824687T patent/ATE491209T1/de not_active IP Right Cessation
- 2005-11-22 CN CN201210402904.8A patent/CN102969017B/zh active Active
- 2005-11-22 PL PL05824687T patent/PL1815479T3/pl unknown
- 2005-11-22 KR KR1020097011265A patent/KR101049312B1/ko active IP Right Grant
- 2005-11-22 WO PCT/US2005/042535 patent/WO2006058118A1/en active Application Filing
- 2005-11-22 ES ES05824687T patent/ES2355737T3/es active Active
- 2005-11-22 CN CN2005800468913A patent/CN101103415B/zh active Active
- 2005-11-22 JP JP2007543467A patent/JP5001165B2/ja active Active
- 2005-11-22 BR BRPI0518259-0A patent/BRPI0518259B1/pt active IP Right Grant
-
2007
- 2007-05-24 IL IL183416A patent/IL183416A/en active IP Right Grant
-
2008
- 2008-05-22 HK HK08105671.7A patent/HK1110987A1/xx unknown
- 2008-05-22 HK HK13105835.3A patent/HK1179046A1/zh unknown
-
2010
- 2010-08-17 JP JP2010181991A patent/JP5627953B2/ja active Active
-
2011
- 2011-03-09 US US13/043,647 patent/US8171211B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101049312B1 (ko) | 2011-07-13 |
HK1110987A1 (en) | 2008-07-25 |
JP2011018435A (ja) | 2011-01-27 |
TWI402841B (zh) | 2013-07-21 |
DE602005025243D1 (de) | 2011-01-20 |
US8171211B2 (en) | 2012-05-01 |
CN102969017A (zh) | 2013-03-13 |
JP2008522339A (ja) | 2008-06-26 |
BRPI0518259A2 (pt) | 2008-11-11 |
CN102969017B (zh) | 2016-01-06 |
EP1815479B1 (en) | 2010-12-08 |
BRPI0518259B1 (pt) | 2017-12-26 |
TW200632909A (en) | 2006-09-16 |
CN101103415A (zh) | 2008-01-09 |
ES2355737T3 (es) | 2011-03-30 |
HK1179046A1 (zh) | 2013-09-19 |
US7930471B2 (en) | 2011-04-19 |
ATE491209T1 (de) | 2010-12-15 |
IL183416A (en) | 2012-10-31 |
CN101103415B (zh) | 2012-12-12 |
US20060112217A1 (en) | 2006-05-25 |
KR20070086505A (ko) | 2007-08-27 |
PL1815479T3 (pl) | 2011-05-31 |
JP5627953B2 (ja) | 2014-11-19 |
KR20090071672A (ko) | 2009-07-01 |
EP1815479A1 (en) | 2007-08-08 |
WO2006058118A1 (en) | 2006-06-01 |
US20110161579A1 (en) | 2011-06-30 |
IL183416A0 (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5001165B2 (ja) | 揮発性メモリの性能へのリフレッシュ動作の影響を最小化する方法およびシステム | |
US7583552B2 (en) | Method and system for providing independent bank refresh for volatile memories | |
KR100871080B1 (ko) | 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는방법 및 시스템 | |
US7236416B2 (en) | Method and system for controlling refresh in volatile memories | |
EP1751769B1 (en) | Method and system for providing seamless self-refresh for directed bank refresh in volatile memories |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5001165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |