CN106601286A - DDRx SDRAM存储器刷新方法及存储器控制器 - Google Patents
DDRx SDRAM存储器刷新方法及存储器控制器 Download PDFInfo
- Publication number
- CN106601286A CN106601286A CN201611183102.7A CN201611183102A CN106601286A CN 106601286 A CN106601286 A CN 106601286A CN 201611183102 A CN201611183102 A CN 201611183102A CN 106601286 A CN106601286 A CN 106601286A
- Authority
- CN
- China
- Prior art keywords
- state machine
- command
- command state
- refresh
- refreshing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
Abstract
本发明提供一种DDRx SDRAM存储器刷新方法，包括：(a)若命令状态机处于忙碌状态时收到刷新请求，且N＜M，则命令状态机拒绝刷新请求且拉高第一标志位，并且N加1，其中N为第一计数器的值，M为[4,8]内的任一整数；(b)若N＝M，则拉高第二标志位，第一计数器向命令状态机发送紧急刷新请求；命令状态机响应刷新请求，并向DDRx SDRAM存储器连续发送M个刷新命令。本发明还提供一种DDRx SDRAM存储器控制器。本发明取消了每7.8us必须发送一次刷新命令的常规固定做法；从而保证在SDRAM耐受范围内，正常数据读写操作的命令优先级高于刷新命令的发送，在最大限度内缓解了刷新命令对正常读写命令效率的破坏。
Description
技术领域
本发明涉及一种刷新的方法及控制器，尤其涉及一种DDRx SDRAM存储器刷新方法及存储器控制器。本发明中，以DDRx来总称每一代DDR SDRAM，包括DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM和DDR4 SDRAM。
背景技术
目前，SDRAM存储体中电容的数据有效保存期上限是64ms，也就是说每一行刷新的循环周期是64ms。平均下来刷新率是行数量除以64ms；也就是说，对于一个8192行的存储体，刷新命令发送间隔时就为7.8125μs。当前一个普遍的设计是，SDRAM存储器控制器计时每达到一个7.8us，就发送一个刷新命令，这样的设计可以保证SDRAM保存的数据不至于丢失。存储体是SDRAM芯片数据组织方式，单个芯片体(DIE)的第一级数据管理单位，可以理解为一个SDRAM芯片体由4或者8个存储体构成，他们共享地址总线，每一时刻只能操作单个存储体。由于SDRAM的存储单元为电容，电容会漏电，每隔一段时间每个电容必须刷新一次，保持电容内电荷数可识别，才能保证数据不丢失。自动刷新(AutoRefresh)是DDR的刷新方式之一，指SDRAM将刷新操作的权限交给内存存储器控制器芯片，此种刷新模式为本专利讨论对象；另一种方式称为自刷新，指SDRAM自行进行刷新操作，无需内存存储器控制器芯片介入，此种刷新模式不在本专利讨论范围内。
刷新命令发送之前需要关闭(Precharge)所有存储体，发送之后又需要等待一定的刷新指令间隔时间之后，才能打开存储体进行正常读写操作，在颗粒容量越大时，该操作所占用的时间越长，比如一个8Gb的Micron DDR3SDRAM颗粒，该操作所占用的时间长达360ns。
当存储器控制器正在密集访问内存时，则每发送一次刷新命令会导致读写操作被打断，以一个500MHz主频的芯片为例，该刷新命令的发送会占用180个DDR数据的读写时间，大大的浪费了有效带宽。
发明内容
本发明要解决的问题是针对现有技术中存储器控制器正常命令发送过程中被周期性刷新命令打断，而降低有效带宽并造成系统内部拥塞的问题，提供一种DDRx SDRAM存储器刷新方法。
为解决上述技术问题，本发明采用的技术方案是：一种DDRx SDRAM存储器刷新方法，其特征在于：所述DDRx SDRAM存储器刷新方法包括：
(a)若命令状态机处于忙碌状态时收到刷新请求，且N＜M，则命令状态机拒绝刷新请求且拉高第一标志位，并且N加1，其中N为第一计数器的值，M为[4,8]内的任一整数；
(b)若N＝M，则进行如下步骤：
(b1)拉高第二标志位，第一计数器向命令状态机发送紧急刷新请求；
(b2)命令状态机响应刷新请求，并向DDRx SDRAM存储器连续发送M个刷新命令；
(b3)命令状态机拉低第一标志位和第二标志位，并且命令状态机对第一计数器进行清零，且命令状态机回到响应紧急刷新请求之前的状态。
本发明中，取消了每7.8us必须发送一次刷新命令的常规固定做法，在总线主设备进行密集内存访问时，暂缓发送刷新命令，该命令将延缓至存储器控制器空闲时再行补充发送，前提是在SDRAM对该命令暂缺的耐受时间之内执行上述操作。由于最多可延迟8个刷新命令，因此，可将M设置为[4,8]内的任一整数，若第一计数器的值N未超过M值，表明仍可将刷新命令延缓发送。如果N＝M，则表明第一计数器的值N等于所设定的M值，因此命令状态机应对已延缓的刷新命令集中发送，即由命令状态机响应刷新请求，并向DDRx SDRAM存储器连续发送M个刷新命令。确保不会由于对刷新命令进行延缓而造成数据损坏。本发明通过设置正常数据读写操作的命令优先级高于刷新命令的发送，在最大限度内缓解了刷新命令对正常读写命令效率的破坏，最大程度上减少刷新指令对系统有效带宽的影响，最终实现系统内存访问效率的最大化。
本发明提出的一种DDRx SDRAM存储器刷新方法还包括：
(c)若命令状态机处于空闲状态时且第一标志位为高，则进行如下步骤：
(c1)第一计数器向命令状态机发送刷新请求；
(c2)命令状态机响应刷新请求，并向DDRx SDRAM存储器连续发送N个刷新命令；
(c3)命令状态机拉低第一标志位，并且命令状态机对第一计数器进行清零；
(c4)命令状态机完成刷新命令的发送后，命令状态机回到空闲状态。
第一标志位为高表明命令状态机之前处于忙碌状态时产生了刷新请求且此刷新请求被拒绝，例如命令状态机之前在进行读写操作。若命令状态机从忙碌状态回到空闲状态，则可以处理刚被延缓的刷新请求，因此，命令状态机响应刷新请求，并向DDRx SDRAM存储器连续发送N个刷新命令。由此提高了命令状态机的处理效率，使得可以高效利用时间。
本发明提出的一种DDRx SDRAM存储器刷新方法还包括：
(d)若命令状态机处于空闲状态时收到刷新请求，则命令状态机响应刷新请求，并向DDRx SDRAM存储器发送刷新命令，命令状态机完成刷新命令的发送后，回到空闲状态。
本发明提出的一种DDRx SDRAM存储器刷新方法还包括：
(e)若命令状态机处于空闲状态时收到刷新请求，则命令状态机拒绝刷新请求且拉高第一标志位，并且N加1。
上述技术方案中，还包括：
(f)若命令状态机在空闲状态时收到来自总线主设备的读命令或写命令，且此时未收到刷新请求且第二标志位为低，则命令状态机进入忙碌状态；
(g)若命令状态机在忙碌状态时，若完成总线主设备的读命令或写命令，则命令状态机返回空闲状态。
上述技术方案中，所述的步骤(a)中，M为8。
本发明还提供一种实现上述DDRx SDRAM存储器刷新方法的存储器控制器，所述存储器控制器内设置有命令状态机、刷新计时器、第一计数器，所述刷新计时器、第一计数器均与命令状态机连接，所述刷新计时器用于向命令状态机发送刷新请求；所述第一计数器用于向命令状态机发送紧急刷新请求；所述命令状态机用于向DDRx SDRAM存储器发送刷新命令、响应来自于刷新计时器的刷新请求、响应来自于第一计数器的刷新请求和紧急刷新请求；所述命令状态机具有空闲状态、繁忙状态。。
本发明具有的优点和积极效果是：本发明取消了每7.8us必须发送一次刷新命令的常规固定做法；从而保证在SDRAM耐受范围内，正常数据读写操作的命令优先级高于刷新命令的发送，在最大限度内缓解了刷新命令对正常读写命令效率的破坏。本发明最大程度上减少刷新指令对系统有效带宽的影响，最终实现系统内存访问效率的最大化。
附图说明
图1是本发明的系统框图；
图2是本发明的命令状态机工作原理示意图，图中，S1表示紧急刷新请求或第一标志位拉高，S2表示刷新多次完成，S3表示紧急刷新请求，S4表示刷新多次完成，S5表示刷新请求，S6表示刷新单次完成，S7表示总线主设备请求，S8表示总线主设备请求完成；
图3(a)是本发明的图2中跳转线S1和S2状态转换的示意图；
图3(b)是本发明的刷新命令发送时序要求的示意图；
图3(c)是本发明的刷新命令密集发送的示意图，图中线条个数仅起到示意作用；
图4(a)是本发明的紧急刷新请求形成的示意图；
图4(b)是本发明的紧急刷新响应，对应图2中状态跳转线S3和S4的示意图；
图5是本发明的在空闲状态中对刷新请求的响应时序，对应图2中跳转线S5和S6的示意图；
图6是本发明的在忙碌状态中对刷新请求的暂时搁置时序的示意图。
上述附图中，1、存储器控制器，11、命令状态机，12、刷新计时器，13、第一计数器，14、第一标志位，15、第二标志位，2、总线主设备，3、DDRx SDRAM存储器。
上述附图中，command_states表示命令状态机；clock表示时钟；Block_ref_counter表示第一计数器的值，其中数字表示第一计数器的计数值；clr_block_counter表示对第一计数器清零；nak_mark指示第一标志位，指示是否对已拒绝的刷新请求进行标识；urg_req表示第二标志位，指示是否出现紧急刷新请求；ref_req表示是否出现刷新请求，ref_req为高则表明出现刷新请求，ref_req为低则表明未出现刷新请求；tRFC为刷新命令的发送间隔；CK和CK#为SDRAM存储器总线上的差分时钟对；REF和NOP指SDRAM命令总线的命令，REF代表刷新命令，NOP代表空命令；tRFC就是两个REF之间的时间距离，min就是最小时间距离；tREFI表示连续发送8个刷新命令；IDLE表示命令状态机处于空闲状态；BUSY表示命令状态机处于忙碌状态；REF_MULTI表示命令状态机发送多个刷新命令；REF_ONCE表示命令状态机发送一个刷新命令；“SDRAM需为空闲状态”指的是每个存储体都必须在存储体关闭命令处于关闭状态。
具体实施方式
下面结合附图对本发明作进一步说明。
本发明通过对总线主设备业务的忙闲的信息以及DDRx SDRAM存储器3内部缺乏刷新指令剩余时间耐受度的信息，判断是否发送刷新命令；从而最大程度上减少刷新指令对系统有效带宽的影响，最终实现系统内存访问效率的最大化。本发明通过改进DDRx SDRAM存储器的刷新机制，让存储器控制器密集访问存储器的操作不至于被周期性刷新命令打断。在本发明中，刷新即指自动刷新。
本发明提供一种存储器控制器，所述存储器控制器1内设置有命令状态机11、刷新计时器12、第一计数器13，所述刷新计时器12、第一计数器13均与命令状态机11连接。刷新计时器12用于向命令状态机11发送刷新请求；所述第一计数器13用于向命令状态机11发送紧急刷新请求；所述命令状态机11用于向DDRx SDRAM存储器3发送刷新命令、响应来刷新计时器12的刷新请求、响应来自于第一计数器13的刷新请求和紧急刷新请求；所述命令状态机11具有空闲状态、繁忙状态。
如图1所示，本发明的存储器控制器1包括命令状态机11、刷新计时器12、第一计数器13、第一标志位14、第二标志位15，其中存储器控制器1即为对DDRx SDRAM存储器进行控制的控制器。在存储器控制器1中设置专用信号线，信号线用于指示命令状态机11处于空闲状态或忙碌状态。
本发明中存储器控制器1的主要结构如图1所示。存储器控制器1主要包括：
(1)命令状态机：命令状态机11对DDRx SDRAM存储器进行控制，其主要任务是接受来自总线主设备2的读写请求，解析并发往DDRx SDRAM存储器3。命令状态机11一共可以发送5种命令：(A)行打开命令；(B)读、写命令；(C)存储体关闭命令：此命令时，关闭当前存储体或者所有存储体；(D)刷新命令。命令状态机11用于向DDRx SDRAM存储器3发送刷新命令，接收刷新请求、多次刷新请求和紧急刷新请求；命令状态机11具有空闲状态、忙碌状态；在空闲状态时，命令状态机11不发送任何命令；在忙碌状态时，命令状态机11正在解析处理来自总线主设备2的读写操作；
(2)刷新计时器：每tRFC向命令状态机11发起一次刷新请求，其中tRFC为DDRx SDRAM存储器3的刷新命令的发送间隔。刷新计时器12用于向命令状态机11发送刷新请求；
(3)第一计数器：第一计数器13存储的值等于受阻的刷新请求个数，第一标志位14拉高后，第一计数器13开始以1为起始值对受阻的刷新请求计数，当第一计数器13的计数值N为8的时候，拉高第二标志位15；该计数器复位值为1，清零值为1，清零操作由命令状态机11发起。第一计数器13用于向命令状态机11发送多次刷新请求或紧急刷新请求；第一计数器13对命令状态机11拒绝刷新请求的次数进行计数；
(4)第一标志位：在存储器控制器1中设置第一标志位14。当刷新请求被命令状态机11拒绝时，拉高第一标志位14；当来自第一计数器13的多次刷新请求被命令状态机11接受后，拉低第一标志位14。第一标志位14对命令状态机11是否已对拒绝的刷新请求进行响应进行标识，第一标志位14为低表示已对拒绝的刷新请求进行响应，第一标志位14为高表示未对拒绝的刷新请求进行响应；
(5)第二标志位：在存储器控制器1中设置第二标志位15。第二标志位15对是否产生紧急刷新请求进行标识，第二标志位15为高表示已产生紧急刷新请求，第二标志位15为低表示未产生紧急刷新请求。
如图2、图3(a)-(c)、图4(a)-(b)、图5-6所示，本发明提出的一种DDRx SDRAM存储器刷新方法包括：
(a)若命令状态机11处于忙碌状态时收到刷新请求，且N＜M，则命令状态机11拒绝刷新请求且拉高第一标志位14，并且N加1，其中N为第一计数器13的值，由于最多可延迟发送8个刷新命令，因此M可设置为[4,8]内的任一整数，且所设定的M的值越大，则刷新命令对正常读写命令的影响越小。M优选设置为8。本实施例中，将M设置为8；
(b)若N＝M，则进行如下步骤：
(b1)拉高第二标志位15，第一计数器13向命令状态机11发送紧急刷新请求；
(b2)命令状态机11响应刷新请求，并向DDRx SDRAM存储器3连续发送M个刷新命令；
(b3)命令状态机11拉低第一标志位14和第二标志位15，并且命令状态机11对第一计数器13进行清零，且命令状态机11回到响应紧急刷新请求之前的状态。
(c)若命令状态机11处于空闲状态时且第一标志位14为高，则进行如下步骤：
(c1)第一计数器13向命令状态机11发送刷新请求；
(c2)命令状态机11向DDRx SDRAM存储器3连续发送N个刷新命令；
(c3)命令状态机11拉低第一标志位14，并且命令状态机11对第一计数器13清零，其中第一计数器13的清零值为1；
(c4)命令状态机11完成刷新命令的发送后，命令状态机11回到空闲状态。
(d)若命令状态机11处于空闲状态时收到刷新请求，则命令状态机11响应刷新请求，并向DDRx SDRAM存储器3发送刷新命令，命令状态机11完成刷新命令的发送后，回到空闲状态。
(e)若命令状态机11处于空闲状态时收到刷新请求，则命令状态机11拒绝刷新请求且拉高第一标志位14，并且N加1。
(f)若命令状态机11在空闲状态时收到来自总线主设备(2)的读命令或写命令，且此时未收到刷新请求且第二标志位15为低，则命令状态机11进入忙碌状态；
(g)若命令状态机11在忙碌状态时，若完成总线主设备2的读命令或写命令，则命令状态机11返回空闲状态。
命令状态机11关于刷新命令的处理方式有三种：
(1)命令状态机11在任何状态时，收到来自第一计数器13的紧急刷新请求，则必须立刻响应该紧急刷新请求，立刻向DDRx SDRAM存储器3连续发送8个刷新命令，然后清零第一计数器13；
(2)如果命令状态机11处于空闲状态时，收到来自于刷新计时器12的刷新请求，就向DDRx SDRAM存储器3发送一个刷新命令，响应该请求；
(3)如果命令状态机11处于读写忙碌状态时，收到来自于刷新计时器12的刷新请求，则发送拒绝刷新请求，拒绝该刷新请求，使得第一标志位14为高；等到当前指令执行完毕返回空闲时，发送N个刷新命令，然后清零第一计数器13，其中N为第一计数器13的值。
实现本发明的命令状态机11见图2。命令状态机11有4个状态：
(1)空闲状态：在空闲状态时，命令状态机11不发送任何命令；
(2)刷新多次状态：在刷新多次状态时，命令状态机11向DDRx SDRAM存储器3发送N个刷新命令，完毕后清零第一计数器13，其中N为第一计数器13的值；
(3)刷新单次状态：在刷新单次状态时，命令状态机11向DDRx SDRAM存储器3发送一个刷新命令；
(4)忙碌状态：在忙碌状态时，命令状态机11正在解析处理来自总线主设备2的读写操作，即命令状态机11正在发送行打开命令或读命令或写命令或存储体关闭命令。跳出忙碌状态时，关闭所有存储体。
空闲状态向刷新多次状态转换时序如图3(a)、图3(b)、图3(c)所示。紧急刷新请求的形成和处理过程如图4(a)和图4(b)所示。刷新请求的响应和忽视时序如图5和图6所示。图3(a)是本发明的图2中跳转线S1和S2状态转换的示意图；图4(b)对应图2中状态跳转线S3和S4的示意图；图5对应图2中跳转线S5和S6的示意图；
图3(a)-图3(c)、图4(a)-图4(b)、图5、图6的各个附图中，command_states表示命令状态机；clock表示时钟；Block_ref_counter表示第一计数器13的值，其中数字表示第一计数器13的计数值；clr_block_counter表示对第一计数器13清零；nak_mark指示第一标志位14，指示是否对已拒绝的刷新请求进行标识；urg_req表示第二标志位15，指示是否出现紧急刷新请求；ref_req表示是否出现刷新请求，ref_req为高则表明出现刷新请求，ref_req为低则表明未出现刷新请求；tRFC为刷新命令的发送间隔；CK和CK#为SDRAM存储器总线上的差分时钟对；REF和NOP指SDRAM命令总线的命令，REF代表刷新命令，NOP代表空命令；tRFC就是两个REF之间的时间距离，min就是最小时间距离；tREFI表示连续发送8个刷新命令；IDLE表示命令状态机11处于空闲状态；BUSY表示命令状态机11处于忙碌状态；REF_MULTI表示命令状态机11发送多个刷新命令；REF_ONCE表示命令状态机11发送一个刷新命令；“SDRAM需为空闲状态”指的是每个存储体都必须在存储体关闭命令处于关闭状态。
本发明的命令状态机11的工作过程为：
(1)如图3(a)所示，若命令状态机11处于空闲状态(即command_states为IDLE)时，收到紧急刷新请求(即urg_req拉高)，或检测到第一标志位14有效(即第一标志位14为高，即nak_mark为高)，则进入刷新多次状态(即command_states为REF_MULTI)，命令状态机11向DDRx SDRAM存储器3密集发送刷新命令；命令状态机11在刷新多次状态完成刷新命令密集发送后，清除第一计数器13(即clr_block_counter拉高)，同时第一标志位14拉低(即nak_mark拉低)且第二标志位15拉低(即urg_req拉低)，命令状态机11返回空闲状态(即command_states为IDLE)；
(2)如图4(a)、图4(b)所示，命令状态机11在忙碌状态时(即command_states为BUSY)，第一计数器13的计数值N＝M，即N＝8(即Block_ref_counter为8)，则收到紧急刷新请求(即urg_req拉高)，则进入刷新多次状态(即command_states为REF_MULTI)，进行刷新命令密集发送，即命令状态机11向DDRx SDRAM存储器3连续发送8个刷新命令；命令状态机11完成刷新命令密集发送后，清除第一计数器13(即clr_block_counter拉高)，第二标志位15拉低(即urg_req拉低)，命令状态机11返回忙碌状态(即command_states为BUSY)；
(3)如图5所示，命令状态机11在空闲状态时(即command_states为IDLE)收到刷新请求(即ref_req为高)且第一标志位14为低，则命令状态机11进入刷新单次状态(command_states为REF_ONCE)，即命令状态机11向DDRx SDRAM存储器3发送单次刷新命令；命令状态机11完成刷新命令发送后，返回空闲状态(即command_states为IDLE)；
(4)如图6所示，命令状态机11在忙碌状态时(即command_states为BUSY)收到刷新请求(即ref_req为高)且未收到紧急刷新请求(即第二标志位15为低)，则第一标志位14拉高(即nak_mark拉高)，则命令状态机11对刷新请求暂时搁置，且第一计数器13进行计数(即Block_ref_counter的值加1)，且第一计数器13的值等于暂时搁置的刷新请求的个数；
(5)命令状态机11在空闲状态时收到来自总线主设备2的读命令或写命令发送需求，且此时未收到刷新请求，则命令状态机11进入忙碌状态；
(6)命令状态机11在忙碌状态时，若完成总线主设备2的读命令或写命令，则命令状态机11返回空闲状态。
以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。
Claims (7)
1.一种DDRx SDRAM存储器刷新方法，其特征在于：所述DDRx SDRAM存储器刷新方法包括：
(a)若命令状态机(11)处于忙碌状态时收到刷新请求，且N＜M，则命令状态机(11)拒绝刷新请求且拉高第一标志位(14)，并且N加1，其中N为第一计数器(13)的值，M为[4,8]内的任一整数；
(b)若N＝M，则进行如下步骤：
(b1)拉高第二标志位(15)，第一计数器(13)向命令状态机(11)发送紧急刷新请求；
(b2)命令状态机(11)响应紧急刷新请求，并向DDRx SDRAM存储器(3)连续发送M个刷新命令；
(b3)命令状态机(11)拉低第一标志位(14)和第二标志位(15)，并且命令状态机(11)对第一计数器(13)进行清零，且命令状态机(11)回到响应紧急刷新请求之前的状态。
2.根据权利要求1所述的DDRx SDRAM存储器刷新方法，其特征在于：还包括：
(c)若命令状态机(11)处于空闲状态时且第一标志位(14)为高，则进行如下步骤：
(c1)第一计数器(13)向命令状态机(11)发送刷新请求；
(c2)命令状态机(11)响应刷新请求，并向DDRx SDRAM存储器(3)连续发送N个刷新命令；
(c3)命令状态机(11)拉低第一标志位(14)，并且命令状态机(11)对第一计数器(13)进行清零；
(c4)命令状态机(11)完成刷新命令的发送后，命令状态机(11)回到空闲状态。
3.根据权利要求1所述的DDRx SDRAM存储器刷新方法，其特征在于：还包括：
(d)若命令状态机(11)处于空闲状态时收到刷新请求，则命令状态机(11)响应刷新请求，并向DDRx SDRAM存储器(3)发送刷新命令，命令状态机(11)完成刷新命令的发送后，回到空闲状态。
4.根据权利要求1所述的DDRx SDRAM存储器刷新方法，其特征在于：还包括：
(e)若命令状态机(11)处于空闲状态时收到刷新请求，则命令状态机(11)拒绝刷新请求且拉高第一标志位(14)，并且N加1。
5.根据权利要求1-4中任一项所述的DDRx SDRAM存储器刷新方法，其特征在于：还包括：
(f)若命令状态机(11)在空闲状态时收到来自总线主设备(2)的读命令或写命令，且此时未收到刷新请求且第二标志位(15)为低，则命令状态机(11)进入忙碌状态；
(g)若命令状态机(11)在忙碌状态时，若完成总线主设备(2)的读命令或写命令，则命令状态机(11)返回空闲状态。
6.根据权利要求1-4中任一项所述的DDRx SDRAM存储器刷新方法，其特征在于：所述的步骤(a)中，M为8。
7.一种实现权利要求1-6中任一项所述的DDRx SDRAM存储器刷新方法的存储器控制器，其特征在于：所述存储器控制器(1)内设置有命令状态机(11)、刷新计时器(12)、第一计数器(13)，所述刷新计时器(12)、第一计数器(13)均与命令状态机(11)连接，所述刷新计时器(12)用于向命令状态机(11)发送刷新请求；所述第一计数器(13)用于向命令状态机(11)发送紧急刷新请求；所述命令状态机(11)用于向DDRx SDRAM存储器(3)发送刷新命令、响应来刷新计时器(12)的刷新请求、响应来自于第一计数器(13)的刷新请求和紧急刷新请求；所述命令状态机(11)具有空闲状态、繁忙状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183102.7A CN106601286A (zh) | 2016-12-20 | 2016-12-20 | DDRx SDRAM存储器刷新方法及存储器控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611183102.7A CN106601286A (zh) | 2016-12-20 | 2016-12-20 | DDRx SDRAM存储器刷新方法及存储器控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106601286A true CN106601286A (zh) | 2017-04-26 |
Family
ID=58601868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611183102.7A Pending CN106601286A (zh) | 2016-12-20 | 2016-12-20 | DDRx SDRAM存储器刷新方法及存储器控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601286A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527648A (zh) * | 2017-09-04 | 2017-12-29 | 珠海市杰理科技股份有限公司 | 存储器的刷新方法和系统 |
| CN110299164A (zh) * | 2019-06-28 | 2019-10-01 | 西安紫光国芯半导体有限公司 | 一种自适应dram刷新控制方法和dram刷新控制器 |
| CN110556139A (zh) * | 2018-05-31 | 2019-12-10 | 晨星半导体股份有限公司 | 用以控制存储器的电路及相关的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101000798A (zh) * | 2007-01-12 | 2007-07-18 | 威盛电子股份有限公司 | 存储器刷新方法 |
| CN101103415A (zh) * | 2004-11-24 | 2008-01-09 | 高通股份有限公司 | 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统 |
| CN103959388A (zh) * | 2011-11-28 | 2014-07-30 | 国际商业机器公司 | 用于调度包括电力状态的存储器刷新操作的方法 |
| CN105489240A (zh) * | 2015-11-30 | 2016-04-13 | 中国科学院计算技术研究所 | 一种用于DRAM或eDRAM刷新的装置及其方法 |
| CN106128499A (zh) * | 2016-06-28 | 2016-11-16 | 田彬 | 一种用于DRAM或eDRAM刷新的装置及刷新方法 |
-
2016
- 2016-12-20 CN CN201611183102.7A patent/CN106601286A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101103415A (zh) * | 2004-11-24 | 2008-01-09 | 高通股份有限公司 | 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统 |
| CN101000798A (zh) * | 2007-01-12 | 2007-07-18 | 威盛电子股份有限公司 | 存储器刷新方法 |
| CN103959388A (zh) * | 2011-11-28 | 2014-07-30 | 国际商业机器公司 | 用于调度包括电力状态的存储器刷新操作的方法 |
| CN105489240A (zh) * | 2015-11-30 | 2016-04-13 | 中国科学院计算技术研究所 | 一种用于DRAM或eDRAM刷新的装置及其方法 |
| CN106128499A (zh) * | 2016-06-28 | 2016-11-16 | 田彬 | 一种用于DRAM或eDRAM刷新的装置及刷新方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527648A (zh) * | 2017-09-04 | 2017-12-29 | 珠海市杰理科技股份有限公司 | 存储器的刷新方法和系统 |
| CN110556139A (zh) * | 2018-05-31 | 2019-12-10 | 晨星半导体股份有限公司 | 用以控制存储器的电路及相关的方法 |
| CN110299164A (zh) * | 2019-06-28 | 2019-10-01 | 西安紫光国芯半导体有限公司 | 一种自适应dram刷新控制方法和dram刷新控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10691344B2 (en) | Separate memory controllers to access data in memory | |
| CN105518784B (zh) | 具有用于高可靠性操作的存储控制器的数据处理器和方法 | |
| US7353329B2 (en) | Memory buffer device integrating refresh logic | |
| CN101609438B (zh) | 存储器系统、其访问控制方法和计算机程序 | |
| CN103810112B (zh) | 一种非易失性内存系统及其管理方法 | |
| CN109155143A (zh) | 精细粒度刷新 | |
| CN105280215B (zh) | 动态随机存取存储器dram的刷新方法、设备以及系统 | |
| US9411757B2 (en) | Memory interface | |
| JP4487040B2 (ja) | アイドルメモリサイクルを用いる半導体メモリのリフレッシュの方法及び装置 | |
| CN106601286A (zh) | DDRx SDRAM存储器刷新方法及存储器控制器 | |
| US10535393B1 (en) | Configuring dynamic random access memory refreshes for systems having multiple ranks of memory | |
| CN106856098B (zh) | 一种用于DRAM或eDRAM刷新的装置及其方法 | |
| CN103927268A (zh) | 一种存储器的访问方法及装置 | |
| CN101916227A (zh) | 一种rldram sio存储器访问控制方法和装置 | |
| US20140101340A1 (en) | Efficient Scheduling of Transactions from Multiple Masters | |
| US10446215B1 (en) | System and method for adaptively optimized refresh of memory | |
| US10157123B1 (en) | Methods and apparatus for a scheduler for memory access | |
| CN100545941C (zh) | Dram及dram的刷新方法 | |
| US8886844B2 (en) | Efficient scheduling of read and write transactions in dynamic memory controllers | |
| WO2022178772A1 (zh) | 一种存储器的刷新方法、存储器、控制器及存储系统 | |
| CN106875971A (zh) | 动态随机存取存储器控制器及其控制方法 | |
| CN111158585B (zh) | 一种内存控制器刷新优化方法、装置、设备和存储介质 | |
| CN103703448B (zh) | 一种内存调度方法及内存控制器 | |
| CN117389483B (zh) | 一种内存管理方法、装置、电子设备及可读存储介质 | |
| CN103823762B (zh) | 存储器随机查表方法、装置和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170426 |