CN103959388A - 用于调度包括电力状态的存储器刷新操作的方法 - Google Patents

用于调度包括电力状态的存储器刷新操作的方法 Download PDF

Info

Publication number
CN103959388A
CN103959388A CN201280058339.6A CN201280058339A CN103959388A CN 103959388 A CN103959388 A CN 103959388A CN 201280058339 A CN201280058339 A CN 201280058339A CN 103959388 A CN103959388 A CN 103959388A
Authority
CN
China
Prior art keywords
refresh
predetermined value
counting
determining
overstock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280058339.6A
Other languages
English (en)
Other versions
CN103959388B (zh
Inventor
M·A·布里顿
J·S·多德森
B·L.·古德曼
S·波维尔
J·A.·斯图切利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103959388A publication Critical patent/CN103959388A/zh
Application granted granted Critical
Publication of CN103959388B publication Critical patent/CN103959388B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了用于对存储器器件的列执行刷新操作的方法。在完成存储器操作后，作出刷新积压计数值是否小于预定值并且存储器的列是否被断电的确定。如果刷新积压计数至小于预定值并且存储器的列被断电，则将空闲计数阈值设置为最大值，使得刷新操作将在最大延迟时间之后被执行。如果刷新积压计数值不小于预定值或者存储器的列没有处在断电的状态，则将空闲计数阈值根据空闲延迟函数的斜度设置，使得刷新操作将被因此执行。

Description

用于调度包括电力状态的存储器刷新操作的方法
技术领域
本公开总体上涉及存储器刷新操作，并且特别涉及在高密度存储器中调度刷新操作的方法。
背景技术
动态随机存取存储器(DRAM)被广泛应用于许多应用中。典型的DRAM具有多个存储器单元块，并且每个存储器单元块包括电容器和存取晶体管。电容器存储与存储在存储器单元的数据值相关的电荷，以及为了从存储器单元读取或写入到存储器单元，存取晶体管选择性地将电容器耦接到位线。
由于各种漏泄通路(leakage path)，存储在存储器单元的电容器内的电荷通常将在小于几十微秒内耗尽。为了保持存储在存储器单元内的数据完整性，在存储的电荷有机会耗尽之前，通过在存储器单元内读取数据并且把读取的数据写回到存储器单元内，定期地刷新存储器单元。
根据电子器件工程联合委员会(JEDEC)标准，DRAM器件保持有内部计数器，其指定DRAM器件中下一个将被刷新的区段(segment)，并且存储器控制器向DRAM器件发布更少地址(address-less)刷新指令。与刷新操作紧密相关的两个重要的JEDEC参数是tREFI和tRFC。参数tREFI指定刷新指令必须被发送到DRAM器件的时间间隔，以及参数tRFC指定DRAM器件接口被每次刷新操作联结起来的时间量。
大部分传统的存储器控制器只要tREFI(其控制刷新计时器)一过期，便简单地发送刷新操作。对于较老的计算机系统来说这是足够的，在较老的计算机系统中每个刷新操作能够被快速完成使得读和/或写操作不必被拖延很长时间。然而，对于高密度的DRAM芯片，诸如4GB或者16GB的DRAM芯片，刷新操作通常花费相当一段时间来完成。当为了适应刷新操作而频繁地要求停止读和/或写操作时，净效应(net effect)便是有效存储器等待时间的可测量的增加。
因此，期望提供在高密度存储器中用于执行刷新操作的改进的方法和装置。
发明内容
根据本公开的优选的实施例，响应于存储器器件的存储操作的完成，确定刷新积压计数值(refresh backlog count value)是否大于第一预定值。如果刷新积压计数值大于第一预定值，尽可能快地执行刷新操作。如果刷新积压计数值不大于第一预定值，做出刷新积压计数值是否小于第二个预定值的另一个确定。如果刷新积压计数值不小于第二个预定值，做出刷新积压计数值是否小于第三个预定值以及存储器器件的列(rank)是否处在断电状态的另一个确定。如果刷新积压计数值小于第三预定值并且存储器器件的列处在断电状态,那么将空闲计数阈值(idle count threshold value)设置为最大值，使得刷新操作将在最大延迟时间之后被执行。如果刷新积压计数值不小于第三预定值或者存储器器件的列没有处于断电状态，那么根据空闲延迟函数(idledelay function)设置空闲计数阈值，使得刷新操作因此将被执行。
本公开的所有特征和优点将会在如下详细的书面说明中变得明显。
结合附图阅读并参考下列示例性实施例的详细描述，将能最好地理解本公开其本身，连同使用的优选方式，进一步的目的以及其优点。
附图说明
图1是具有动态随机存储器的电子系统的框图，其中本发明的优选的实施例可以在所述电子系统中实施。
图2示出了根据本发明的优选的实施例的空闲延迟函数的特征。
图3A-3B例示了根据本发明的一个实施例的用于实施图2的空闲延迟函数的硬件结构。
图4是根据本发明的优选实施例的用于执行刷新操作的方法的高级逻辑流程图。
具体实施方式
现在参考附图并且特别是图1，例示了具有动态随机存储器(DRAM)器件的电子系统的框图,其中本发明的优选的实施例可以在所述电子系统中实施。如图所示，系统10包括通过总线17耦接到DRAM器件11的处理器15。DRAM器件11包括存储器单元20的阵列，行解码器以及驱动器12，感测放大器16，以及列解码器和多路复用器14。DRAM器件11还包括控制电路28和刷新控制器26。在通过总线17从处理器15接收控制信号之后，控制电路28将相应的内部控制信号提供给DRAM器件11内的各个电路，以执行读，写，刷新或者空闲操作。控制电路28也从刷新控制器26接收刷新请求。
存储器单元20可以利用逐行刷新处理来被刷新，即，若干行21中的给定一行的所有存储器单元被同时刷新。刷新控制器26确定何时以及哪个存储器单元20需要被刷新，并且控制电路28利用由刷新控制器26提供的刷新地址，一次刷新若干行21中的每行。
传统的存储器控制器通常很少关注刷新操作的调度，因为刷新障碍(refresh penalty)(例如，与读和/或写操作的冲突)即使有也很少会是问题。所以，许多传统的存储器控制器，如前面所提到的，倾向于使用最直接的刷新调度算法，所述算法只要tREFI一过期就简单地强制发送刷新操作。由于所要求的控制逻辑硬件的简单性，这种算法非常普遍。随着刷新时间随着存储器密度的增加而增加，刷新障碍正在成为系统设计者们的难题，并且期望用于支持高密度存储器中的刷新操作的更完善的刷新调度算法。
已观察到，随着第一存储器操作完成后的时间的增长，接收第二存储器操作(例如读或者写)的可能性减少。因此，在发布刷新指令前插入延迟可以减少刷新操作的执行可能干扰新的存储器操作的即将发生的执行的可能性。所以，在存储器列(memory rank)的所有存储体队列(Bank Queue)空了以后，本发明的刷新调度机构在发布刷新指令之前插入空闲延迟。相反，传统的刷新调度机构只要存储器列的所有存储体队列空了以后，便马上发布刷新指令。
在本质上，空闲延迟的插入进一步降低了刷新操作的优先级。空闲延迟可以表示为刷新积压计数(或者刷新延迟计数)的函数。这个函数，其可以被称为空闲延迟函数，的大致形式在图2中被示出。空闲延迟函数具有三个不同的区域，即，低优先级区，比例区以及高优先级区。空闲延迟函数的三个区域的每个可以根据工作负荷特征被动态地调整。空闲延迟函数的三个区域描述如下。
电子系统中的许多工作负荷具有特征空闲延迟周期，在此周期期间，在tRFC时间间隔内接收存储器指令的机会非常低。所以，在这个周期期间，空闲延迟函数被设置成最大的空闲延迟值，其由低优先级区域代表。
比例区域代表当刷新积压计数接近预定值(例如图2中的3)的时间帧，在其之后刷新控制器需要开始考虑以更进取的方式发布刷新指令的过程。空闲延迟函数在比例区域中的斜度可以被动态地调整，以充分利用所有延迟的刷新操作的全部范围。
随着延迟的刷新请求(即，刷新积压计数)的数量接近最大值(例如图2中的7)，刷新操作不再被延迟了并且必须在一个附加的tREFI时间间隔内被发布。从这个角度来说，高优先级区域具有两个阶段，这两个阶段都具有零空闲延迟。利用本实施例，在刷新积压计数为7时，只要存储体队列一变成空，刷新控制器就将发送刷新指令。此外，在刷新延迟计数为8时，只要DRAM总线参数允许，刷新指令就将在任何其它的存储器指令之前被发布。
由于空闲延迟函数的最佳特性可以是取决于工作负荷的，需要定义一组系数以配置图2所示的空闲延迟函数。这些系数在表1中被列出。
表1
最大延迟和比例斜度参数可以通过描述(profile)工作负荷参考的两个硬件结构来确定。
比例区域的目标是动态地将刷新操作的分布居中在推迟范围(postponed spectrum)之内。这可以通过跨推迟支点(postpone pivotpoint)追踪刷新操作的相对频率来完成。该推迟支点是目标平均刷新执行点。对于本实施例，使用推迟计数(postponed count)4，反映了延期范围(deferral range)的中点。
高优先级支点(从比例区域到高优先级区域的过渡)可以被固定在延迟刷新计数7，因为这可以有效地阻止对于本实施例不必要地强制高优先级。
用于实施图2的空闲延迟函数的硬件结构可以被分为基础静态控制机构以及用于动态地调整最大延迟、比例斜度以及高优先级支点参数的硬件。对于基础静态控制机构，每个存储器列要求10位的空闲计数器。此外，最大延迟、比例斜度以及高优先级支点参数分别要求10位，7位以及3位寄存器。用于动态调整最大延迟参数的硬件要求额外的20位宽，10位输入累加器以及10位计数器。用于生成比例斜度项的硬件包括两个16位高/低计数器，16位积分计数器以及7位双输入累加器。所有以上提及的硬件结构的尺寸相对于存储器控制器或者刷新控制器的尺寸，是可忽略的。
现在参考图3A-3B,例示了用于实施图2的空闲延迟函数的硬件结构。如图所示，该结构包括低计数器31和高计数器32，每个都包含分别落在高优先级支点的低侧和高侧的操作频率。当低计数器31或者高计数器32的任一个溢出时，通过将每个寄存器向右移动一来将所有有关的计数器中的值一分为二。该方案操作在描述间隔上操作，在其后的是在每个时间间隔末端的调整。在每个调整间隔，逻辑减去高计数器32和低计数器31的值。该值被应用到比例积分计数器33，以更新用于随后的时间间隔的比例斜度参数。用于在每个调整时间间隔后重新设置低计数器31和高计数器32的电路没有在图3A-3B中示出。
对于本实施例，低计数器31，高计数器32以及积分计数器33是16位宽的。因为描述结构具有相当少量的低计数器31和高计数器32的更新逻辑状态并且快速地稳定，所以使用128K存储器时钟的相对短的调整时间间隔。使用7位寄存器34来生成代表图2的空闲延迟函数的比例区域的斜度的比例斜度值(单位为：延迟周期的减少/每推迟的步长(decrease in delay cycles per postponed step))。积分计数器33的加权函数w(p)和w(i)利用简单的2的幂的分割法，其可以通过将值截成最大5位的值来完成(移走达11个前导零)。
根据JEDEC标准，支持低电力状态DRAM的器件可以被充分利用以在DRAM器件当前不被访问的时候，将存储器电力降低至正常“空闲状态”之上。哪个低电力状态应该被使用取决于电力和唤醒时间之间的权衡，并且与本发明不相干。空闲状态和低电力状态之间的过渡由“进入断电”指令和“退出断电”指令的发布来控制。除非DRAM器件处在空闲状态，否则读、写和刷新指令不能被发布到DRAM器件。所以，如果当读、写和刷新指令需要被发布时，DRAM器件处于低电力状态，则退出断电的指令必须被首先发布。
取决于当地的存储器电力管理策略，存储器控制器调度器可以：(i.)在发布针对特定列的DRAM器件的读/写指令之后，马上将该特定列断电；(ii.)在读/写指令之后的一定最小空闲周期后将该特定列断电；或者(iii.)从不将该特定列断电。所以当刷新空闲延迟时间过期的时候，DRAM器件的目标列可能已经被上电，也可能还没有被上电。
通常期望最小化电力状态过渡的数量，因为进入断电指令和退出断电指令的发布也消耗电力。所以，从节电的角度来讲，尽可能久地推延DRAM器件列的上电是有益的。如此，优选地，当DRAM器件的目标列处在断电状态的时候，进一步推延刷新操作直到刷新操作简单地不再会被推延或者直到DRAM器件的目标列对于一些其他的指令(诸如写指令)而被上电。
如果刷新空闲延迟时间过期了，并且DRAM器件的目标列已经被上电(即，处在空闲状态)，那么将会发布刷新指令。如果刷新空闲延迟时间过期了，并且DRAM器件的目标列处在断电状态，那么刷新指令应该根据刷新积压计数被推迟。
一旦刷新积压达到了可编程的预定的阈值，存储器控制器将会继而上电DRAM器件的列，以便发布一个或者多个刷新指令。当该预定的阈值被超过时，DRAM器件的目标列将会被上电并且只要刷新等待时间一过期，就应该发布刷新指令。
当刷新指令最终被发布的时候，期望的是发布多于一个的刷新指令，以便将积压降到低值，假如没有读指令等待存取DRAM器件的相同列。
现在参考图4,示出了根据本发明的示例实施例的用于执行刷新操作的方法的高级逻辑流程图。从框40开始，过程等待存储器操作，诸如读或者写操作发生，如框41所示。在等待存储器操作发生时，如果空闲计数值等于空闲计数阈值，那么刷新操作将会被尽快执行，如框46所示，或者如果刷新积压计数递增了，便然后作出刷新积压计数是否大于7的确定，如框42所示。类似地，一旦存储器操作发生并且完成了，过程继续到框42。
如果刷新积压计数大于7，那么空闲计数阈值被设置成零(或者接近零)，使得刷新操作被尽快执行，如框46所示。此对应了图2的高优先级区域。然后过程回到框41。
然而，如果刷新积压计数不大于7,那么作出刷新积压计数是否小于3的确定，如框43所示。如果刷新积压计数小于3,那么空闲计数阈值被设置为最大值，如框44所示，使得刷新操作在最大空闲计数阈值的时间过去之后被执行(即，在框46中)。此对应了图2的低优先级区域。当前服务器等级DRAM器件的最大空闲计数阈值取决于指定的刷新时间间隔(tREFI)(tREFI目前是7.8微秒)，并且独立于器件密度。过程然后回到框41。
否则，如果刷新积压计数不小于3,那么作出刷新积压计数是否小于5，并且存储器件的列是否处于断电状态的确定，如框47所示。如果刷新积压计数是小于5的，并且存储器的列处于断电状态，那么空闲计数阈值被设置为最大值，如框44所示，使得刷新操作在最大空闲计数阈值的时间过去之后被执行(即，在框46中)。然而，如果刷新积压计数不小于5,或者存储器件的列没有处在断电状态，那么空闲计数阈值则被根据空闲延迟函数的斜度来设置，如框45所示。空闲延迟函数的斜度取决于图3B的硬件结构，并且该值可以根据期望的刷新进取性和负荷需求被调整。例如，空闲计数阈值随着刷新积压计数的增长而线性地降低。此对应图2的比例区域。该过程然后返回框41。
如已所描述的，本公开提供了在高密度的存储器中执行刷新操作的方法和装置。
尽管本发明的说明性实施例按硬件的背景被描述，但是本领域的技术人员将会理解，本发明的说明性实施例的软件方面能够被分布为各种形式的软件产品，并且也将理解不管实际上用于完成分布的介质的具体类型如何，本发明的说明性实施例同等适用。介质的类型的示例包括诸如拇指驱动器、软盘、硬盘驱动器、CD ROM、DVD的可记录型介质，以及诸如数字和模拟通信链路的传输型介质。
尽管本公开参考优选的实施例被特别示出以及被描述，本领域技术人员将会理解可以在不脱离本公开的精神和范围的情况下，可以在此作出形式和细节上的各种变化。

Claims (17)

1.一种用于对存储器器件的列执行刷新操作的方法，所述方法包括：
响应于存储器操作的完成，确定刷新积压计数是否大于第一预定值；
在确定所述刷新积压计数大于所述第一预定值的情况下，尽快执行刷新操作；
在确定所述刷新积压计数不大于所述第一预定值的情况下，确定所述刷新积压计数是否小于第二预定值；
在确定所述刷新积压计数不小于所述第二预定值的情况下，确定所述刷新积压计数是否小于第三预定值并且所述存储器器件的列是否处于断电状态；
在确定所述刷新积压计数小于所述第三预定值并且所述存储器器件的列处于断电状态的情况下，将空闲计数阈值设置为最大值，使得刷新操作将在最大延迟时间之后被执行；以及
在确定所述刷新积压计数不小于所述第三预定值或者所述存储器器件的列不处于断电状态的情况下，根据空闲延迟函数的斜度设置所述空闲计数阈值，使得所述刷新操作将因此被执行。
2.根据权利要求1所述的方法，其中所述第一预定值为7。
3.根据权利要求1所述的方法，其中所述第二预定值为3。
4.根据权利要求1所述的方法，其中所述第三预定值为5。
5.根据权利要求1所述的方法，其中所述空闲计数值与所述刷新积压计数成反比。
6.根据权利要求1所述的方法，其中所述方法进一步包括：在确定所述刷新积压计数小于所述第二预定值的情况下，将所述空闲计数阈值设置为所述最大值。
7.一种具有用于执行刷新操作的计算机程序产品的计算机可读介质，所述计算机可读介质包括：
程序代码，用于响应于存储器操作的完成，确定刷新积压计数是否大于第一预定值；
程序代码，用于在确定所述刷新积压值大于所述第一预定值的情况下，尽快执行刷新操作；
程序代码，用于在确定所述刷新积压计数不大于所述第一预定值的情况下，确定所述刷新积压计数是否小于第二预定值；
程序代码，用于在确定所述刷新积压计数不小于所述第二预定值的情况下，确定所述刷新积压计数是否小于第三预定值并且所述存储器器件的列是否处于断电状态；
程序代码，用于在确定所述刷新积压计数小于所述第三预定值并且所述存储器器件的列处于断电状态的情况下，将空闲计数阈值设置为最大值，使得刷新操作将在最大延迟时间后被执行；以及
程序代码，用于在确定所述刷新积压计数不小于所述第三预定值或者所述存储器器件的列不处于断电状态的情况下，根据空闲延迟函数的斜度设置所述空闲计数阈值，使得刷新操作因此将被执行。
8.根据权利要求7所述的计算机可读介质，其中所述第一预定值为7。
9.根据权利要求7所述的计算机可读介质，其中所述第二预定值为3。
10.根据权利要求7所述的计算机可读介质，其中所述第三预定值为5。
11.根据权利要求7所述的计算机可读介质，其中所述空闲计数值与所述刷新积压计数成反比。
12.根据权利要求7所述的计算机可读介质，其中所述计算机可读介质进一步包括：程序代码，用于在确定所述刷新积压计数小于所述第二预定值的情况下，将所述空闲计数阈值设置为所述最大值。
13.一种用于执行刷新操作的装置，所述装置包括：
比较器，用于响应于存储器操作的完成，确定刷新积压计数是否大于第一预定值；以及
存储器控制器，用于：
在确定所述刷新积压计数大于所述第一预定值的情况下，尽快执行刷新操作，
在确定所述刷新积压计数不大于所述第一预定值的情况下，确定所述刷新积压计数是否小于第二预定值，
在确定所述刷新积压计数不小于所述第二预定值的情况下，确定所述刷新积压计数是否小于第三预定值并且所述存储器器件的列是否处于断电状态，
在确定所述刷新积压计数小于所述第三预定值并且确定所述存储器的列处于断电状态的情况下，将空闲计数阈值设置成最大值，使得刷新操作将在最大延迟时间之后被执行，以及
在确定所述刷新积压计数不小于所述第三预定值或者所述存储器器件的列不处于断电状态的情况下，根据空闲延迟函数的斜度设置所述空闲计数阈值，使得刷新操作因此将被执行。
14.根据权利要求13所述的装置，其中所述第一预定值为7。
15.根据权利要求13所述的装置，其中所述第二预定值为3。
16.根据权利要求13所述的装置，其中所述第三预定值为5。
17.根据权利要求13所述的装置，其中所述空闲计数值与所述刷新积压计数成反比。
CN201280058339.6A 2011-11-28 2012-10-04 用于调度包括电力状态的存储器刷新操作的方法 Expired - Fee Related CN103959388B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/305,200 2011-11-28
US13/305,200 US8539146B2 (en) 2011-11-28 2011-11-28 Apparatus for scheduling memory refresh operations including power states
PCT/JP2012/006378 WO2013080413A1 (en) 2011-11-28 2012-10-04 Method for scheduling memory refresh operations including power states

Publications (2)

Publication Number Publication Date
CN103959388A true CN103959388A (zh) 2014-07-30
CN103959388B CN103959388B (zh) 2017-02-22

Family

ID=48467870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280058339.6A Expired - Fee Related CN103959388B (zh) 2011-11-28 2012-10-04 用于调度包括电力状态的存储器刷新操作的方法

Country Status (6)

Country Link
US (2) US8539146B2 (zh)
JP (1) JP5705379B2 (zh)
CN (1) CN103959388B (zh)
DE (1) DE112012004456B4 (zh)
GB (1) GB2511249B (zh)
WO (1) WO2013080413A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601286A (zh) * 2016-12-20 2017-04-26 湖南国科微电子股份有限公司 DDRx SDRAM存储器刷新方法及存储器控制器
CN110556139A (zh) * 2018-05-31 2019-12-10 晨星半导体股份有限公司 用以控制存储器的电路及相关的方法
CN111158585A (zh) * 2019-11-27 2020-05-15 核芯互联科技(青岛)有限公司 一种内存控制器刷新优化方法、装置、设备和存储介质
CN115357952A (zh) * 2022-10-18 2022-11-18 合肥奎芯集成电路设计有限公司 针对动态存储器的行锤攻击防御方法和装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8539146B2 (en) * 2011-11-28 2013-09-17 International Business Machines Corporation Apparatus for scheduling memory refresh operations including power states
US9818458B1 (en) * 2015-09-23 2017-11-14 Intel Corporation Techniques for entry to a lower power state for a memory device
CN107017016A (zh) * 2017-03-30 2017-08-04 中国科学院计算技术研究所 一种防时序侧通道攻击的内存刷新控制方法及装置
BR112019021554B1 (pt) * 2017-04-14 2024-02-27 Huawei Technologies Co., Ltd Método de renovação de memória, controlador de memória, aparelho de renovação de memória, sistema de computador e meio de armazenamento legível por computador
CN110520929B (zh) 2017-04-14 2022-07-22 华为技术有限公司 内存刷新方法、装置及计算机系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149311A (ja) * 1996-11-20 1998-06-02 Ricoh Co Ltd メモリ制御装置
JP2002288035A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd アクセス制御方法およびアクセス制御回路
US6560154B1 (en) * 1999-05-14 2003-05-06 Hitachi, Ltd. Semiconductor integrated circuit device
JP2004055084A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp メモリ制御回路
CN1662996A (zh) * 2002-06-25 2005-08-31 富士通株式会社 半导体存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236683A (ja) * 1993-02-09 1994-08-23 Oki Electric Ind Co Ltd メモリリフレッシュ制御回路
US5557578A (en) * 1995-05-01 1996-09-17 Apple Computer, Inc. Dynamic memory refresh controller and method
US5712825A (en) 1996-10-09 1998-01-27 International Business Machines Corporation Maintaining data integrity in DRAM while varying operating voltages
US6256703B1 (en) 1998-06-30 2001-07-03 Gary F. Feierbach Adaptive memory control
US6378056B2 (en) 1998-11-03 2002-04-23 Intel Corporation Method and apparatus for configuring a memory device and a memory channel using configuration space registers
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
US6625077B2 (en) 2001-10-11 2003-09-23 Cascade Semiconductor Corporation Asynchronous hidden refresh of semiconductor memory
TW533413B (en) 2001-10-11 2003-05-21 Cascade Semiconductor Corp Asynchronous hidden refresh of semiconductor memory
JP2005107648A (ja) 2003-09-29 2005-04-21 Hitachi Ulsi Systems Co Ltd メモリ制御装置
JP2007035151A (ja) 2005-07-26 2007-02-08 Elpida Memory Inc 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
US7734866B2 (en) 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7613941B2 (en) 2005-12-29 2009-11-03 Intel Corporation Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state
EP1884955A1 (en) 2006-07-28 2008-02-06 STMicroelectronics S.r.l. Address counter for nonvolatile memory device
US7742355B2 (en) 2007-12-20 2010-06-22 Agere Systems Inc. Dynamic random access memory with low-power refresh
US8489807B2 (en) 2010-12-03 2013-07-16 International Business Machines Corporation Techniques for performing refresh operations in high-density memories
US8539146B2 (en) * 2011-11-28 2013-09-17 International Business Machines Corporation Apparatus for scheduling memory refresh operations including power states

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10149311A (ja) * 1996-11-20 1998-06-02 Ricoh Co Ltd メモリ制御装置
US6560154B1 (en) * 1999-05-14 2003-05-06 Hitachi, Ltd. Semiconductor integrated circuit device
JP2002288035A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd アクセス制御方法およびアクセス制御回路
CN1662996A (zh) * 2002-06-25 2005-08-31 富士通株式会社 半导体存储器
JP2004055084A (ja) * 2002-07-23 2004-02-19 Renesas Technology Corp メモリ制御回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601286A (zh) * 2016-12-20 2017-04-26 湖南国科微电子股份有限公司 DDRx SDRAM存储器刷新方法及存储器控制器
CN110556139A (zh) * 2018-05-31 2019-12-10 晨星半导体股份有限公司 用以控制存储器的电路及相关的方法
CN111158585A (zh) * 2019-11-27 2020-05-15 核芯互联科技(青岛)有限公司 一种内存控制器刷新优化方法、装置、设备和存储介质
CN111158585B (zh) * 2019-11-27 2023-08-01 核芯互联科技(青岛)有限公司 一种内存控制器刷新优化方法、装置、设备和存储介质
CN115357952A (zh) * 2022-10-18 2022-11-18 合肥奎芯集成电路设计有限公司 针对动态存储器的行锤攻击防御方法和装置

Also Published As

Publication number Publication date
DE112012004456T5 (de) 2014-07-10
GB2511249A (en) 2014-08-27
US8543759B2 (en) 2013-09-24
US20130138878A1 (en) 2013-05-30
CN103959388B (zh) 2017-02-22
GB2511249B (en) 2015-04-15
WO2013080413A1 (en) 2013-06-06
US20130173858A1 (en) 2013-07-04
GB201410084D0 (en) 2014-07-23
US8539146B2 (en) 2013-09-17
JP2015501999A (ja) 2015-01-19
JP5705379B2 (ja) 2015-04-22
DE112012004456B4 (de) 2019-01-03

Similar Documents

Publication Publication Date Title
CN103959388A (zh) 用于调度包括电力状态的存储器刷新操作的方法
US7218566B1 (en) Power management of memory via wake/sleep cycles
CN103915110B (zh) 一种易失存储器的刷新方法及相关的易失存储器的控制器
US8635401B2 (en) Method and apparatus for performing refresh operations in high-density memories
US8996824B2 (en) Memory reorder queue biasing preceding high latency operations
US7721011B1 (en) Method and apparatus for reordering memory accesses to reduce power consumption in computer systems
JP2016526750A (ja) Ｄｒａｍサブアレイレベル自律リフレッシュメモリコントローラの最適化
KR101665611B1 (ko) 컴퓨터 시스템 및 메모리 관리의 방법
KR100770703B1 (ko) 메모리 시스템의 전력 쓰로틀링 방법 및 메모리 시스템
US11042304B2 (en) Determining a transfer rate for channels of a memory system
US20050060533A1 (en) Method, device, software and apparatus for adjusting a system parameter value, such as a page closing time
US11042312B2 (en) DRAM bank activation management
CN110546707B (zh) 内存刷新技术及计算机系统
US10777252B2 (en) System and method for performing per-bank memory refresh
CN103842975A (zh) 用于监视和管理存储器块以改善节电的系统和方法
US11783883B2 (en) Burst mode for self-refresh
US10379748B2 (en) Predictive scheduler for memory rank switching
US6542416B1 (en) Methods and arrangements for conditionally enforcing CAS latencies in memory devices
CN103927203A (zh) 一种计算机系统及控制方法
WO2022178772A1 (zh) 一种存储器的刷新方法、存储器、控制器及存储系统
EP3867730A1 (en) Speculative exit from power down mode of a dynamic random access memory rank
CN102073604B (zh) 一种同步动态存储器读写控制方法、装置和系统
US8068373B1 (en) Power management of memory via wake/sleep cycles
KR20140116649A (ko) 동적 랜덤 액세스 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170222