KR100871080B1 - 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는방법 및 시스템 - Google Patents

휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는방법 및 시스템 Download PDF

Info

Publication number
KR100871080B1
KR100871080B1 KR1020067027329A KR20067027329A KR100871080B1 KR 100871080 B1 KR100871080 B1 KR 100871080B1 KR 1020067027329 A KR1020067027329 A KR 1020067027329A KR 20067027329 A KR20067027329 A KR 20067027329A KR 100871080 B1 KR100871080 B1 KR 100871080B1
Authority
KR
South Korea
Prior art keywords
refresh
volatile memory
bank
auto
row
Prior art date
Application number
KR1020067027329A
Other languages
English (en)
Other versions
KR20070027620A (ko
Inventor
페리 윌만 주니어. 리마클루우스
로버트 미첼 왈커
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20070027620A publication Critical patent/KR20070027620A/ko
Application granted granted Critical
Publication of KR100871080B1 publication Critical patent/KR100871080B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 메모리 시스템에 관한 것이다. 메모리 시스템은 다수의 뱅크들을 구비한 휘발성 메모리 및 자동-리프레시 모드 또는 셀프-리프레시 모드를 사용하기 위해 휘발성 메모리를 제어하도록 구성된 메모리 제어기를 포함한다. 메모리 제어기는 또한 휘발성 메모리에 타겟 뱅크에서 자동-리프레시 동작을 수행할 것을 지시하도록 구성된다. 남아있는 뱅크들은 자동-리프레시 동작이 타겟 뱅크에서 수행되는 동안 액세스하는데 사용할 수 있다.

Description

휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는 방법 및 시스템{METHOD AND SYSTEM FOR PROVIDING DIRECTED BANK REFRESH FOR VOLATILE MEMORIES}
관련된 출원들
본 출원은 2004년 5월 27일에 제출된 미국 임시 출원 제60/575,334에 우선권을 청구한다.
본 발명은 일반적으로 메모리 디바이스들에 관한 것이며, 특히 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는 방법 및 시스템에 관한 것이다.
휘발성 메모리는 다수의 어레이들(또는 뱅크들)로 구성된 저장 매체이다. 각각의 뱅크는 로우들 및 컬럼들에서 "메모리 셀들"의 매트릭스로 구성되며, 각각의 컬럼은 추가로 메모리의 입력/출력(I/O) 폭으로 분할된다. 메모리 내의 위치들은 뱅크, 로우 및 컬럼에 의해 고유하게 지정된다. 메모리 제어기는 데이터의 뱅크, 로우 및 컬럼 위치를 표시함으로써 메모리로부터 데이터를 검색하는데 사용될 수 있다. 예를 들어, 16-비트의 외부 데이터 버스를 구비한 4-뱅크 128Mb 메모리에 대하여, 가능한 로직 어드레스 맵핑은 9-비트 컬럼 어드레스, 2-비트 뱅크 어드레스 및 12-비트 로우 어드레스를 포함한다.
메모리 위치에 판독 또는 기록하기 전에, 상응하는 로우는 먼저 개방되어야 한다. 로우를 개방하는 프로세스는 로우 대 컬럼 지연을 표시하는 최소 클럭 사이클 tRCD를 필요로 한다. 로우가 개방되면, 로우 내의 컬럼 어드레스들은 요구되는 대로 기록 또는 판독될 수 있다. 동기식 DRAMs(SDRAMs)과 같은 몇몇 동적 랜덤 액세스 메모리들(DRAMs)은 특정 시간에 뱅크당 하나의 로우만이 개방될 수 있고, 동일한 뱅크 내의 서로 다른 로우에서 수행될 후속 메모리 액세스는 현재의 로우를 폐쇄하고 새로운 로우를 개방하는 것을 필요로 한다.
동적 휘발성 메모리들의 경우에, 각각의 셀은 데이터 무결성(integrity)을 유지하기 위해 평균 간격, tREFI에서 주기적으로 리프레시 되거나 다시 에너지가 충전된다. 셀들은 시간에 걸쳐 방전할 수 있는 전하들을 저장하는 커패시터들 주위에 설계될 수 있기 때문에 리프레시 되어야 한다. 리프레시는 메모리 내의 셀들을 재충전하는 프로세스이다. 셀들은 일반적으로 한번에 하나의 로우씩 리프레시 된다. 휘발성 메모리들을 리프레시 하기 위해 현재 다수의 방법들이 존재한다. 그중 몇몇 방법들은 성능 및/또는 전력 면에서 높은 비용을 발생한다. 예를 들어, 현재의 디지털 시스템들에서 휘발성 메모리들의 리프레시를 제어하기 위해 사용되는 2가지 일반적인 방법 또는 기술들이 존재한다. 하나의 방법은 메모리에서 사용가능한 내장형 리프레시 메카니즘들을 사용하여 리프레시 되어야 하는 로우 및 뱅크(들)을 추적하기 위해 메모리에 의존하는 것이고, 다른 방법은 리프레시 되어야하는 로우 및 뱅크를 추적하기 위해 메모리 제어기에 의존하는 것이다.
일반적으로 사용되는 제 1 방법은 휘발성 메모리들의 자동-리프레시 및 셀프-리프레시 기능들에 의해 사용된다. 상기 기능들은 메모리의 내장 리프레시 어드레스를 사용한다. 메모리의 실제 사용 동안, 리프레시 사이클이 요구될 때, 메모리 제어기는 모든 뱅크들을 미리 충전하고, 메모리에 내부 리프레시 사이클을 발생할 것을 지시하는 자동-리프레시 명령을 사용한다. 자동-리프레시 명령을 수신하면, 메모리는 내부 리프레시 어드레스 카운트를 증분하고, 내부 리프레시 사이클을 실행한다. 자동-리프레시 모드에서, 메모리는 자신의 내부 리프레시 어드레스 카운터 내의 리프레시 어드레스를 사용하여 리프레시 사이클을 수행할 로우/뱅크들을 결정하고, 관련 로우들을 거쳐 순환한다. 일 실시예에서, 내부 리프레시 어드레스 카운터는 로우 어드레스 레지스터 및 뱅크 어드레스 레지스터를 포함한다. 뱅크 어드레스 레지스터는 메모리 뱅크들 각각을 통해 순환(cycle)되도록 증분되고, 뱅크 어드레스 레지스터의 실행(carry-out)은 로우 어드레스 레지스터가 증분되도록 한다. 다른 실시예들은 모든 뱅크들이 동시에 리프레시 되기 때문에 뱅크 어드레스 레지스터를 가지지 않는다.
현재의 비동시 뱅크 자동-리프레시 실행들의 단점은 메모리 제어기가 어떤 내부 뱅크가 리프레시될 것인지에 대하여 알지 못하기 때문에 자동-리프레시 명령을 발행하기 전에 각각의 뱅크 내의 모든 개방 로우들을 폐쇄하도록 메모리 제어기에 요구된다는 것이다. 결과적으로, 자동-리프레시 시퀀스 동안 메모리 데이터 버스 사용가능성은 제로이다. 적어도, 상기 시퀀스는 tRP+tREC+tRCD 사이클들을 필요로 하며, 상기 tRP는 로우-사전 충전 지연을 표시하고, tRFC는 리프레시 사이클 시간을 표시하고, tRCD는 로우 대 컬럼 지연을 표시한다. 133MHz 메모리에 대하여, 이는 16 클럭 사이클들(120ns)이 될 수 있다. 상기 사이클들은 메모리 데이터 버스가 상기 기간 동안 사용할 수 없기 때문에 데드 사이클이라 지칭된다.
비사용 기간 동안, 메모리 제어기는 메모리가 셀프-리프레시 모드가 되도록 할 수 있다. 셀프-리프레시 모드에서, 메모리는 자신의 내부 클럭 및 리프레시 어드레스 카운터를 사용하여 메모리 로우(들)를 리프레시하기 위한 리프레시들을 생성한다. 상기 방법은 셀프-리프레시 모드가 사용될 수 있기 때문에 유휴 상태들 동안 전력을 절약하는데 적합하다. 셀프-리프레시 상태는 적은 양의 전력을 사용하며, 메모리를 리프레시 함으로써 메모리의 컨텐츠를 유지한다. 요구되는 전력의 양이 적기 때문에, 상기 방법은 일반적으로 저전력 응용들에서 사용된다.
제 2 방법은 때대로 전술된 메모리 데이터 버스에서 데드 사이클들을 방지하는데 사용된다. 상기 제 2 방법에 따라, 리프레시의 제어는 메모리 제어기에서 실행된다. 상기 방법은 메모리에서 사용가능한 어떠한 내장된 리프레시 메카니즘들도 사용하지 않는다. 상기 방법에서, 균일하게 주어진 간격들(tREFI)로 메모리 제어기는 뱅크/로우 어드레스 조합들을 사용하여 순차적인 방식으로 로우들을 개방 또는 폐쇄함으로써 리프레시들을 발생한다. 리프레시 클럭은 리프레시 레이트를 결정하고, 뱅크/로우 어드레스 조합들은 메모리 제어기의 내부에서 실행된다. 상기 방법은 높은 속도/높은 성능 응용들에 적합한다. 이러한 방법은 다른 메모리 뱅크들이 액세스를 위해 개방상태로 유지하면서, 특정 메모리 뱅크를 메모리 제어기가 리프레시할 수 있도록 하여주며, 따라서 성능을 개선시키고, 다른 뱅크들에 대한 판독 및 기록들은 병렬로 중단되지 않고 계속될 수 있다. 상기 방법의 단점은, 메모리 제어기가 메모리를 리프레시 하지 않는 시스템 전력 다운 또는 긴 유휴 상태들 동안 메모리가 셀프-리프레시 상태에서 유지될 수 없다는 것이다. 전술된 것과 같이, 셀프-리프레시 상태는 대부분의 휘발성 메모리들의 내장된 기능이다. 메모리의 셀프-리프레시 기능은 메모리 제어기와 상관없이 메모리 내의 리프레시 어드레스 카운터에 저장된 리프레시 어드레스(즉, 로우/뱅크 어드레스들)을 증분하기 때문에, 메모리에 의해 유지되는 리프레시 어드레스는 메모리 제어기와 일치하거나 동기화되지 않는다.
각각의 리프레시 사이클은 메모리를 데이터 액세스가 불가능한 유휴 상태가 되도록 하기 때문에 리프레시 동작들은 성능을 감소시킬 수 있다. 예를 들어, 만약 리프레시 사이클이 특정 메모리 뱅크에 대하여 요구되고, 이러한 뱅크가 활성상태이면, 상기 뱅크는 리프레시 동작이 발생하도록 하기 위해 차단되어야 한다. 뱅크를 차단하는 것은 수행될 모든 데이터 동작들이 지연되어야 하는 것을 의미하며, 따라서 시스템 성능에 영향을 주게 된다.
몇몇 현존하는 방식들이 리프레시 동작들의 성능에 대한 영향을 감소하는데 사용된다. 상기 방식들은 일반적으로 요구되는 리프레시 레이트 이상의 레이트를 사용하는 것과 관련되며, 따라서 미리 결정된 리프레시 기간 내에 더 많은 메모리 뱅크들이 리프레시 될 수 있다. 더 많은 메모리 뱅크들이 리프레시 됨으로써, 리프레시를 위해 활성 메모리 뱅크를 차단해야하는 기회들이 감소한다. 그러나, 더 높은 리프레시 레이트를 사용하는 것은 단점을 갖는다. 예를 들어, 리프레시 레이트의 증가는 메모리가 더 자주 액세스하는데 사용될 수 없으며, 따라서 낮은 성능을 의미한다. 또한, 더 높은 리프레시 레이트를 사용하는 것은 리프레시가 요구될 때 활성 메모리 뱅크를 차단해야 하는 필요성을 항상 제거하는 것은 아니며, 몇몇 경우에 활성 메모리 뱅크는 이에 관계없이 차단되어야 하며, 따라서 더 높은 리프레시 레이트를 사용하는 임의의 장점들을 훼손한다.
따라서, 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는 더 효율적인 방법 및 시스템들을 제공해야 한다.
본 발명의 일 양상에서, 메모리 시스템은 다수의 메모리 뱅크들을 구비한 휘발성 메모리 및 상기 휘발성 메모리를 자동-리프레시 모드 또는 셀프-리프레시 모드에서 사용하도록 제어하도록 구성된 메모리 제어기를 포함하며, 상기 메모리 제어기는 또한 휘발성 메모리에 상기 다수의 뱅크들 내의 타겟 뱅크에 대한 자동-리프레시 동작을 수행할 것을 지시하도록 구성되고, 상기 다수의 뱅크들 내에 남아있는 뱅크들은 자동-리프레시 동작이 타겟 뱅크에 수행되는 동안 액세스를 위해 이용될 수 있다.
본 발명의 또 다른 양상에서, 메모리 시스템은 다수의 뱅크들, 뱅크 어드레스 레치, 리프레시 클럭 및 리프레시 카운터를 가지는 휘발성 메모리를 포함하고, 상기 리프레시 카운터는 추가로 로우 어드레스 카운터 및 로우 증분 카운터를 구비하고, 상기 리프레시 클럭은 리프레시 카운터 및 뱅크 어드레스 래치를 제어하도록 구성되며, 상기 로우 증분 카운터는 로우 어드레스 카운터를 증분하도록 구성되며, 메모리 제어기는 휘발성 메모리가 자동-리프레시 모드 또는 셀프-리프레시 모드에서 사용되도록 제어하고, 상기 메모리 제어기는 휘발성 메모리가 다수의 뱅크들 중 타겟 뱅크에 대한 자동-리프레시 동작을 수행하는 것을 지시하도록 구성되며, 메모리 제어기는 추가로 타겟 뱅크의 뱅크 어드레스를 뱅크 어드레스 래치로 로딩하도록 구성되며, 상기 뱅크 어드레스 래치에 저장된 상기 뱅크 어드레스는 자동-리프레시 동작을 위해 타겟 뱅크를 식별하기 위해 휘발성 메모리에 의해 사용될 수 있고, 다수의 뱅크들 중 상기 남아있는 뱅크들은 자동-리프레시 동작이 타겟 뱅크에 대해 수행되는 동안 액세스하는데 이용할 수 있다.
본 발명의 또다른 양상에서, 메모리 시스템은 다수의 뱅크들 및 뱅크 어드레스 래치를 가지는 휘발성 메모리, 휘발성 메모리가 자동-리프레시 모드 또는 셀프-리프레시 모드에서 사용되는 것을 제어하고, 휘발성 메모리는 다수의 뱅크들 내의 타겟 뱅크에 대한 자동-리프레시 동작을 수행할 것을 지시하는 수단, 타겟 뱅크에 대한 뱅크 어드레스를 뱅크 어드레스 래치에 로딩히기 위한 수단을 포함하며, 상기 뱅크 어드레스 래치에 저장된 뱅크 어드레스는 자동-리프레시 동작을 위한 타겟 뱅크를 식별하기 위해 휘발성 메모리에 의해 사용될 수 있고, 상기 다수의 뱅크들내의 남아있는 뱅크들은 자동-리프레시 동작이 타겟 뱅크에 대해 수행되는 동안 액세스하는데 이용할 수 있다.
본 발명의 추가의 양상에서, 뱅크 어드레스 래치 및 다수의 뱅크들을 가지는 휘발성 메모리를 위해 메모리 리프레시를 수행하는 방법은 타겟 뱅크에 대한 뱅크 어드레스를 뱅크 어드레스 래치에 로딩하는 단계, 및 휘발성 메모리에 뱅크 어드레스 래치내에 저장된 뱅크 어드레스를 사용하여 다수의 뱅크들 중 타겟 뱅크에 대한 자동-리프레시 동작을 수행할 것을 지시하는 단계를 포함하며, 상기 다수의 뱅크들 중 남아있는 뱅크들은 자동-리프레시 동작이 타겟 뱅크에 대해 수행되는 동안 액세스하는데 이용된다.
본 발명의 다른 실시예들은 하기의 상세한 설명으로부터 당업자에게 명백한 것으로 이해되어야 하며, 본 발명의 다양한 실시예들이 설명에 의해 도시 및 설명된다. 인식되는 것과 같이, 본 발명은 다른 실시예들에서 가능하며, 몇몇 세부 사항들은 본 발명의 사상 및 영역을 벗어나지 않고 다른 양상들에서 수정될 수 있다. 따라서, 도면 및 상세한 설명은 제한이 아닌 본질적인 설명으로서 간주되어야 한다.
본 발명이 양상들은 하기의 도면을 참조로 하여 상세히 설명된다.
도 1은 본 개시물에 따라 지시된 리프레시 방법을 실행하는데 사용될 수 있는 장치를 도시하는 간략화된 블럭 다이어그램이다.
도 2는 본 개시물에 따라 지시된 리프레시 방법을 실행하는데 사용될 수 있는 휘발성 메모리를 도시하는 간략화된 블럭 다이어그램이다.
첨부된 도면들과 관련하여 하기에 설명되는 상세한 설명은 본 발명의 다양한 실시예들을 설명하기 위한 것이며, 본 발명이 실행될 수 있는 실시예들만을 설명하기 위한 것은 아니다. 상세한 설명은 본 발명의 충분한 이해를 제공하기 위해 특정 세부 설명을 포함한다. 그러나, 본 발명이 상기 특정 세부 설명 없이 실행될 수 있음이 당업자에게 명백할 것이다. 몇몇 예들에서, 공지된 구조들 및 구성요소들은 본 발명의 개념을 벗어나지 않도록 하기 위해 블럭 다이어그램 형태로 도시된다.
메모리 시스템의 다양한 실시예들이 설명될 것이다. 일 실시예에서, 지시된 리프레시 방법은 리프레시 동작들 동안 메모리 내의 데이터 이용가능성을 개선하도록 제공된다. 도 1은 지시된 리프레시 방법을 실행하기 위해 사용될 수 있는 장치(100)를 도시한다. 도 1에 도시된 것과 같이, 지시된 리프레시 방법은 휘발성 메모리(110) 및 휘발성 메모리(110)를 제어하도록 구성된 제어기(120)를 사용하여 실행될 수 있다. 휘발성 메모리(110)는 예를 들어, DRAM(동적 랜덤 액세스 메모리), SDRAM(동기식 DRAM), 및 다른 다양한 종류의 DRAM 등등이 될 수 있다. 여기에 제공된 설명 및 기술들에 기초하여, 당업자는 리프레시 동작들을 요구하는 다른 종류의 메모리들을 가지는 본 개시물과 연관된 개념들을 실행하는 방법을 인식할 것이다. 지시된 리프레시 방법은 메모리 제어기(120) 및 휘발성 메모리(110)를 제어하는 제어 로직 또는 프로세서(비도시)를 통해 실행될 수 있다. 제어 로직 또는 프로세서가 독립적인 모듈로서 실행되거나 메모리 제어기(120)와 같은 또다른 구성요소의 일부로 집적될 수 있음이 이해되어야 한다.
도 2는 지시된 리프레시 방법을 실행하는데 사용될 수 있는 휘발성 메모 리(110)의 일 실시예를 도시한다. 휘발성 메모리(110)는 로우 어드레스 카운터(250) 및 로우 증분 카운터(220)를 구비한 리프레시 카운터(200), 리프레시 트리거(240), 뱅크 어드레스 래치(230) 및 다수의 뱅크들(210)를 포함할 수 있다.
리프레시 트리거(240)는 리프레시 카운터(200) 및 뱅크 어드레스 래치(230) 모두를 제어하는데 사용될 수 있다. 리프레시 트리거(240)는 휘발성 메모리(110)에 의해 자동-리프레시 모드 또는 셀프-리프레시 모드에서 리프레시 동작을 개시하는데 사용된다. 예를 들면, 메모리 제어기(120;도 1에 도시)로부터의 자동-리프레시 명령을 수신하면, 휘발성 메모리(110)는 리프레시 트리거(240)에 자동-리프레시 동작을 개시할 것을 지시할 수 있다. 리프레시 트리거(240)는 예를 들면, 클럭 또는 다른 타이밍 메카니즘들이 될 수 있다.
로우 어드레스 카운터(250)는 리프레시될 로우에 대한 타겟 로우 어드레스를 저장하는데 사용될 수 있다. 뱅크 어드레스 래치(230)는 리프레시될 로우를 포함하는 특정 뱅크에 대한 타겟 뱅크 어드레스를 저장하는데 사용될 수 있다.
메모리 제어기(120)는 다른 메모리 뱅크들을 액세스를 위해 이용가능한 상태로 유지하면서, 휘발성 메모리(110)가 휘발성 메모리(110) 내의 특정 메모리 뱅크를 자동-리프레시할 것을 지시한다. 메모리 제어기(120)에 의해 개시되는 각각의 자동-리프레시 사이클 동안, 뱅크 어드레스(270)는 메모리 제어기(120; 도 1에 도시)에 의해 뱅크 어드레스 래치(230) 내로 로딩될 수 있다. 뱅크 어드레스(270)는 리프레시를 위해 뱅크(210) 중 하나를 선택하는데 사용된다. 메모리 제어기(120; 도 1에 도시)가 특정 뱅크가 리프레시될 것을 인식하기 때문에, 다른 내부 뱅크들로의 액세스는 중단없이 계속될 수 있다. 이는 메모리 데이터 버스 사용을 최대로 하고, 불필요한 로우 폐쇄/개방 시퀀스들을 방지함으로써 전력 소모를 감소하며, 전송 레이턴시를 최소가 되도록 하는 경향이 있다.
로우 증분 카운터(220)는 파워-업 또는 리셋시 초기화될 수 있다. 로우 증분 카운터(220)에 대한 초기화된 값은 임의의 값일 수 있다. 로우 증분 카운터(220)는 미리 결정된 횟수의 자동-리프레시 동작들이 수행된 이후에 로우 어드레스 카운터(250)가 증분되도록 한다. 로우 어드레스 카운터(250)는 리프레시될 로우에 대한 타겟 로우 어드레스를 포함한다. 로우 어드레스 카운터(250)는 모든 뱅크들(210) 내의 동일한 로우를 표시한다.
메모리 제어기(120)는 휘발성 메모리(110)에 자동-리프레시 명령을 발행하고, 리프레시될 뱅크에 대한 뱅크 어드레스(270)를 뱅크 어드레스 래치(230)에 로딩함으로써 각각의 자동-리프레시 사이클을 개시한다. 자동-리프레시 명령을 수신하면, 휘발성 메모리(110)는 각각의 자동-리프레시 동작을 개시하기 위해 리프레시 트리거(240)를 사용한다. 리프레시 트리거(240)는 로우 증분 카운터(220)가 증분하도록 한다. 순환적으로, 로우 어드레스 카운터(250)는 로우 증분 카운터(220)로부터의 실행(carry-out) 신호(260)에 의해 증분된다. 예를 들어, 로우 증분 카운터(220)는 매 4개의 리프레시 클럭 사이클들에서 자신을 반복하는 2-비트 카운터가 될 수 있거나, 그 반대로 로우 어드레스 카운터(250)는 매 4번째 자동-리프레시 동작 이후에 증분된다. 로우 어드레스 카운터(250)에 저장된 타겟 로우 어드레스 및 뱅크 어드레스 래치(230)에 저장된 뱅크 어드레스는 식별된 뱅크내의 특정 로우를 리프레시하는데 사용될 수 있다.
타겟 로우 어드레스가 미리 결정된 횟수의 자동-리프레시 동작들에 기초하여 주기적으로 변화하고, 메모리 제어기(120)가 로우 어드레스 카운터(250)가 언제 증분될 것인지를 알지 못하기 때문에, 메모리 제어기(120; 도 1에 도시)는 뱅크들(210)에 대해 일관된 순차적인 순서로 자동-리프레시 명령들을 발생하고, 다시 말해서, 메모리 제어기(120)는 각각의 자동-리프레시 사이클 동안 순차적인 방식으로 한번에 하나씩 뱅크들(210)의 뱅크 어드레스를 뱅크 어드레스 래치(230)에 로딩한다. 결과적으로, 뱅크들(210)은 연속하는 자동-리프레시 사이클들에서 순차적으로 리프레시된다. 예를 들어, 도 2에 도시된 4개의 뱅크들에 대하여, 리프레시 뱅크 순서는 "3-2-1-0-3-2-1-0" 또는 "0-1-2-3-0-1-2-3"이 될 수 있다. 하나의 순서가 다른 순서에 비해 유리한 것은 아니다. 그러므로, 하나의 순서가 사용될 수 있다. 일 실시예에서, 시퀀스 "0-1-2-3-0-1-2-3-..."가 사용될 수 있다. 하기에서 설명될 것과 같이, 상기 시퀀스를 선택하는 것은 셀프-리프레시 모드로의 변화를 간단하게 한다.
도 2에 도시된 것과 같은 휘발성 메모리(110)의 동작은 하기에서 일 예로서 추가 설명된다. 상기 예에서, 로우 증분 카운터(220) 내의 초기 값은 제로(0)로 가정되고, 로우 증분 카운터(220)의 실행 신호(260)는 매 4번째 자동-리프레시 동작 이후에 활성화된다. 메모리 제어기(120; 도 1에 도시)는 휘발성 메모리(110)에 자동-리프레시 명령을 발행하고, 뱅크(210a)에 대한 뱅크 어드레스(270)를 뱅크 어드레스 래치(230)에 로딩하여 제 1 자동-리프레시 사이클을 개시한다. 자동-리프레시 명령을 수신하면, 휘발성 메모리(110)는 리프레시 트리거(240)에 자동-리프레시 동작을 개시화할 것을 지시한다. 자동-리프레시 동작 동안, 로우 증분 카운터(220)는 1의 값으로 증분된다. 상기 경우에, 실행 신호(260)는 활성화되지 않고, 로우 어드레스 카운터(250)는 증분되지 않는다. 현재 로우 어드레스 카운터(250) 및, 뱅크 어드레스 래치(230)에 각각 저장된 타겟 로우 어드레스 및 뱅크 어드레스는 뱅크(210a) 내의 특정 로우를 리프레시 하는데 사용된다.
뒤이어, 메모리 제어기(120; 도 1에 도시)는 또다른 자동-리프레시 명령을 휘발성 메모리(110)에 발행하며, 뱅크(210b)에 대한 뱅크 어드레스(270)를 뱅크 어드레스 래치(230)로 로딩하여 제 2 자동-리프레시 사이클을 개시한다. 유사하게, 제 2 자동-리프레시 명령을 수신하면, 휘발성 메모리(110)는 리프레시 트리거(240)에 또다른 자동-리프레시 동작을 개시할 것을 지시한다. 상기 자동-리프레시 동작 동안, 로우 증분 카운터(220)는 2의 값으로 증분된다. 다시, 실행 신호(260)는 활성화되지 않고, 로우 어드레스 카운터(250)는 증분되지 않는다. 현재 로우 어드레스 카운터(250) 및 뱅크 어드레스 래치(230)에 각각 저장된 타겟 로우 어드레스 및 뱅크 어드레스는 뱅크(210b) 내의 특정 로우를 리프레시하는데 사용된다. 로우 어드레스 카운터(250)가 증분되지 않기 때문에, 자동-리프레시 동작에서 사용되는 타겟 로우 어드레스는 최종 자동-리프레시 동작에서 사용되는 것과 동일하다. 그러나, 상기 자동-리프레시 동작을 위해, 뱅크 어드레스 래치(230)에 저장되는 뱅크 어드레스는 다르다. 결과적으로, 서로 다른 뱅크(210b;뱅크(210a)와는 상반됨) 내의 동일한 로우가 리프레시된다.
유사하게, 제 3 및 제 4 자동-리프레시 사이클들 동안, 로우 어드레스 카운터(250)는 증분되지 않는다(로우 증분 카운터(220)의 실행 신호(260)가 활성화되지 않기 때문에). 결과적으로, 서로 다른 뱅크들(210c 및 210d)의 동일한 로우가 제 3 및 제 4 자동 리프레시 사이클들 동안 리프레시된다.
제 5 자동-리프레시 사이클 동안, 메모리 제어기(120; 도 1에 도시)에 의해 뱅크 어드레스 래치(230) 내로 로딩된 뱅크 어드레스(270)는 뱅크(210a)를 다시 가리킨다. 또한, 로우 증분 카운터(220)의 실행 신호(260)는 4개의 자동-리프레시 동작들이 이미 수행되었기 때문에 활성화된다. 실행 신호(260)는 로우 어드레스 카운터(250)를 증분하며, 따라서 리프레시하기 위한 새로운 로우로 타겟 로우 어드레스를 이동한다. 이러한 동일한 새로운 로우는 연속하는 자동-리프레시 사이클들동안 모두 4개의 뱅크들(210)에 대하여 리프레시 된다.
휘발성 메모리(110)가 셀프-리프레시 모드로 명령되면, 휘발성 메모리(110)는 메모리 제어기(120)가 휘발성 메모리(110)로 최종 자동-리프레시 명령을 발행하고 떠난 포인트로부터, 뱅크 어드레스 래치(230)에 현재 저장된 뱅크 어드레스를 내부적으로 사용하여 리프레시들을 생성하는 것을 개시한다. 이는 가능한 것으로 간주되며, 전술된 것과 같이, 메모리 제어기(120)가 순차적인 방식으로 자동-리프레시 명령들을 발생하기 때문이다.
뒤이어, 셀프-리프레시 모드에서의 각각의 리프레시 이후에, 뱅크 어드레스 래치(230)의 출력은 증분된다. 사실상, 뱅크 어드레스 래치(230)는 카운터가 된다. 따라서, 셀프-리프레시 모드에서 뱅크 어드레스 래치(230)가 주기적으로 증분되어 뱅크들(210)에서 순환하도록 사용되며, 로우 증분 카운터(220) 또한 주기적으로 증분되고, 이는 리프레시될 로우에 대한 타겟 로우 어드레스를 포함하는 로우 어드레스 카운터(250)를 증분하며, 따라서 로우들이 뱅크들(210)에서 순환되록 한다.
셀프-리프레시 모드에서 벗어날 때, 휘발성 메모리(110)는 로우 증분 카운터(220)를 내부적으로 리셋하거나 소거한다. 이는 휘발성 메모리(110) 및 메모리 제어기(120)를 재동기화하며, 현재의 타겟 로우 어드레스에 의해 표시되는 로우가 모든 뱅크들(210)에서 리프레시 되도록 보장한다. 로우 증분 카운터(220)를 리셋함으로써, 휘발성 메모리(110)는 로우 어드레스 카운터(250)가 미리 결정된 횟수의 자동-리프레시 동작들이 수행된 이후에만 증분되도록 보장하고, 이는 현재의 타겟 로우 어드레스에 의해 표시되는 로우가 모든 뱅크들(210)에서 리프레시되는 것을 의미한다.
또한, 메모리 제어기(120)는 휘발성 메모리(110)가 셀프-리프레시 모드에서 존재한 후에 하나의 평균 리프레시 주기(tREFI) 내에 다수의 자동-리프레시 명령들을 발행한다. 메모리 제어기(120)는 휘발성 메모리(110)가 셀프-리프레시 모드를 벗어난 후에 휘발성 메모리(110)에 의해 어떤 뱅크가 최종 리프레시 되었는지를 알지 못하기 때문에, 상기 자동-리프레시 명령들은 모든 뱅크들(210)이 하나의 평균 리프레시 주기(tREFI) 내에 리프레시되는 것을 보장하는데 사용되며, 이는 데이터 무결성이 유지되고 어떤 데이터도 손실되지 않는 것을 보장한다. 하나의 평균 리프레시 주기(tREFI) 내에 발행될 자동-리프레시 명령들의 수는 휘발성 메모리(110)내의 뱅크들(210)의 수에 따라 결정된다. 예를 들어 셀프-리프레시 모드 다음에 발생될 자동-리프레시 명령들의 수는 도 2에 도시된 휘발성 메모리(110)에 대하여 4개가 된다. 평균 리프레시 주기(tREFI)는 특정 휘발성 메모리에 따라 변화할 수 있다. 여기에 제공된 개시물 및 기술들에 기초하여, 당업자는 로우 증분 카운터(220)를 실행하는 방법을 인식하고, 본 개시물에 따라 셀프-리프레시 모드 이후에 발생될 자동-리프레시 명령들의 적절한 개수를 결정할 것이다.
셀프-리프레시 모드 이후에 자동-리프레시 명령들을 하나의 평균 리프레시 주기(tREFI) 내에 발행하는 것은 메모리 제어기(120)가 리프레시-어헤드(refresh-ahead)를 실행하고, 셀프-리프레시 모드로 진입하기 전에 앞서 적어도 다수의 리프레시들인 경우에 선택적이다. 예를 들어, 도 2에 도시된 것과 같은 휘발성 메모리(110)에서, 적어도 4개의 리프레시들이 셀프-리프레시 모드에 진입하기 전에 먼저 수행되면, 셀프-리프레시 모드 이후에 하나의 평균 리프레시 주기(tREFI) 내에 자동-리프레시 명령들을 발생할 필요는 없다. 다수의 리프레시-어헤드 방식들은 공지되어 있다. 본 명세서에 제공된 개시물 및 기술들에 기초하여, 당업자는 본 개시물과 관련하여 사용하기 위한 리프레시-어헤드 방식을 통합하는 방법을 인식할 것이다.
본 명세서에 개시된 실시예들과 함께 설명되는 방법들 및 알고리즘들은 하드웨어, 프로세서에 의해 실행가능한 소프트웨어 모듈, 또는 이들 모두의 조합의 형태, 제어 로직의 형태, 프로그램 가능한 명령들 또는 다른 지시들로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크들, 휘발성 디스크, CD-ROM, 또는 임의의 다른 형태의 공지된 저장매체 내에 상주한다. 저장 매체는 프로세서에 접속되어 프로세서가 저장 매체로부터 정보를 판독하고 정보를 기록하도록 할 수 있다. 선택적으로, 저장 매체는 프로세서에 통합될 수 있다.
개시된 실시예들의 이전 설명은 당업자가 본 발명을 실행 또는 사용할 수 있도록 제공된다. 상기 실시예들에 대한 다양한 변경들은 당업자에게 용이하게 인식될 것이며, 본 명세서에 정의된 일반적인 원칙들은 본 발명의 사상과 영역으로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서 본 발명은 개시된 실시예들에 제한되는 것이 아니라, 청구항들과 일치하는 전체 사상에 따르며 단일 엘리먼트에 대한 참조는 특별히 언급되지 않으면, "하나 또는 그 이상"을 의미하는 것이 아니라 "하나 및 단 하나"를 의미한다. 당업자에게 공지되거나 공지될 본 개시물에 설명된 다양한 실시예들의 엘리먼트에 대한 모든 구조적이고 기능적인 등가물들은 본 명세서에서 참조로서 통합되고, 청구항들에 의해 함축되는 것으로 의도된다. 또한, 본 명세서에 개시된 어떤 것도 상기 개시물이 청구항에 언급되는지의 여부에 관계없이 공적인 것으로 지시된다. 엘리먼트가 특별히 단어 "수단" 또는 방법 청구항의 경우에 "단계"를 사용하여 언급되지 않는다면, U.S.C §112 6번째 구문의 개시물들에서 해석되지 않을 것이다.

Claims (33)

  1. 다수의 뱅크들, 뱅크 어드레스 래치, 리프레시 트리거 및 리프레시 카운터를 구비한 휘발성 메모리; 및
    상기 휘발성 메모리를 자동-리프레시 모드 또는 셀프-리프레시 모드로 제어하도록 구성되고, 타겟 뱅크에 대한 뱅크 어드레스를 상기 뱅크 어드레스 래치로 로딩함으로써 상기 휘발성 메모리에 상기 다수의 뱅크들 중의 상기 타겟 뱅크에 대한 자동-리프레시 동작을 수행할 것을 지시하도록 구성된 메모리 제어기를 포함하며,
    상기 다수의 뱅크들 중의 남아있는 뱅크들은 상기 자동-리프레시 동작이 상기 타겟 뱅크에 대해 수행되는 동안 액세스를 위해 이용가능하며,
    상기 리프레시 카운터는 로우 어드레스 카운터 및 로우 증분 카운터를 더 구비하고,
    상기 리프레시 트리거는 상기 리프레시 카운터 및 상기 뱅크 어드레스 래치를 제어하도록 구성되고,
    상기 로우 증분 카운터는 상기 로우 어드레스 카운터를 증분하도록 구성되며,
    상기 뱅크 어드레스 래치에 저장된 상기 뱅크 어드레스는 상기 자동-리프레시 동작을 위한 상기 타겟 뱅크를 식별하기 위해 상기 휘발성 메모리에 의해 사용되는 것을 특징으로 하는 메모리 시스템.
  2. 삭제
  3. 제 1항에 있어서,
    상기 로우 증분 카운터는 자동-리프레시 동작이 수행될 때마다 증분되도록 구성되는 것을 특징으로 하는 메모리 시스템.
  4. 제 3항에 있어서,
    상기 로우 증분 카운터는 미리결정된 횟수의 리프레시 동작들이 수행된 이후에 상기 로우 어드레스 카운터를 증분하도록 더 구성되며,
    상기 로우 어드레스 카운터는 상기 자동-리프레시 동작을 위해 상기 타겟 뱅크 내의 로우를 식별하는데 사용될 수 있는 로우 어드레스를 포함하는 것을 특징으로 하는 메모리 시스템.
  5. 제 4항에 있어서,
    상기 메모리 제어기는 상기 휘발성 메모리에 상기 다수의 뱅크들에서 자동-리프레시 동작들을 순차적인 방식으로 수행할 것을 지시하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  6. 제 5항에 있어서,
    상기 휘발성 메모리가 상기 셀프-리프레시 모드에 진입할 때, 상기 휘발성 메모리는 상기 뱅크 어드레스 래치 내에 저장된 뱅크 어드레스를 사용하여 하나 또는 그 이상의 셀프-리프레시들을 발생하도록 더 구성되며,
    상기 뱅크 어드레스 래치에 저장된 상기 뱅크 어드레스는 상기 휘발성 메모리에 상기 타겟 뱅크에서 상기 자동-리프레시 동작을 수행할 것을 지시하기 위해 상기 메모리 제어기에 의해 이전에 제공되는 것을 특징으로 하는 메모리 시스템.
  7. 제 6항에 있어서,
    상기 휘발성 메모리는 각각의 셀프-리프레시 이후에 상기 뱅크 어드레스 래치를 증분하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  8. 제 7항에 있어서,
    상기 셀프-리프레시 모드에서 벗어날 때, 상기 휘발성 메모리는 상기 로우 증분 카운터를 리셋함으로써 상기 휘발성 메모리 및 상기 메모리 제어기를 재동기화하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  9. 제 8항에 있어서,
    상기 메모리 제어기는 상기 휘발성 메모리가 상기 셀프-리프레시 모드에서 벗어날 때, 하나의 평균 리프레시 주기 내에 미리 결정된 수의 리프레시들을 발행하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  10. 제 9항에 있어서,
    상기 메모리 제어기는 상기 휘발성 메모리가 상기 셀프-리프레시 모드에 진입하기 전에 다수의 선행하는 리프레시들이 이미 수행된 경우에 상기 셀프-리프레시 모드에서 벗어나는 휘발성 메모리에 대해 하나의 평균 주기 내에서 상기 미리 결정된 수의 리프레시들을 발행하는 것을 방지하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  11. 제 1항에 있어서,
    상기 휘발성 메모리는 동적 랜덤 액세스 메모리(DRAM) 또는 동기식 DRAM 중 하나인 것을 특징으로 하는 메모리 시스템.
  12. 다수의 뱅크들, 뱅크 어드레스 래치, 리프레시 클럭 및 리프레시 카운터 -상기 리프레시 카운터는 로우 어드레스 카운터 및 로우 증분 카운터를 더 구비함 - 를 구비한 휘발성 메모리; 및
    상기 휘발성 메모리를 자동-리프레시 모드 또는 셀프-리프레시 모드로 제어하도록 구성되고, 상기 휘발성 메모리에 상기 다수의 뱅크들 내의 타겟 뱅크에 대한 자동-리프레시 동작을 수행할 것을 지시하도록 더 구성되며, 상기 타겟 뱅크에 대한 뱅크 어드레스를 상기 뱅크 어드레스 래치로 로딩하도록 더 구성되는 메모리 제어기를 포함하며,
    상기 리프레시 클럭은 상기 리프레시 카운터 및 상기 뱅크 어드레스 래치를 제어하도록 구성되고,
    상기 로우 증분 카운터는 상기 로우 어드레스 카운터를 증분하도록 구성되며,
    상기 뱅크 어드레스 래치에 저장된 상기 뱅크 어드레스는 상기 자동-리프레시 동작을 위한 상기 타겟 뱅크를 식별하기 위해 상기 휘발성 메모리에 의해 사용될 수 있고,
    상기 다수의 뱅크들 내의 남아있는 뱅크들은 상기 자동-리프레시 동작이 상기 타겟 뱅크에 대해 수행되는 동안 액세스를 위해 이용가능한 메모리 시스템.
  13. 제 12항에 있어서,
    상기 로우 증분 카운터는 자동-리프레시 동작이 수행될 때마다 증분되도록 구성되고,
    상기 로우 증분 카운터는 미리 결정된 횟수의 자동-리프레시 동작들이 수행된 이후에 상기 로우 어드레스 카운터를 증분하도록 더 구성되며,
    상기 로우 어드레스 카운터는 상기 자동-리프레시 동작을 위해 상기 타겟 뱅크 내의 로우를 식별하는데 사용될 수 있는 로우 어드레스를 포함하는 것을 특징으로 하는 메모리 시스템.
  14. 제 13항에 있어서,
    상기 메모리 제어기는 상기 휘발성 메모리에 상기 다수의 뱅크들에서 자동-리프레시 동작들을 순차적인 방식으로 수행할 것을 지시하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  15. 제 14항에 있어서,
    상기 휘발성 메모리가 상기 셀프-리프레시 모드에 진입할 때, 상기 휘발성 메모리는 상기 뱅크 어드레스 래치 내에 저장된 뱅크 어드레스를 사용하여 하나 또는 그 이상의 셀프-리프레시 동작들을 수행하도록 더 구성되며,
    상기 뱅크 어드레스 래치에 저장된 상기 뱅크 어드레스는 상기 휘발성 메모리에 상기 타겟 뱅크에 대한 상기 자동-리프레시 동작을 수행할 것을 지시하기 위해 상기 메모리 제어기에 의해 사전에 제공되는 것을 특징으로 하는 메모리 시스템.
  16. 제 15항에 있어서,
    상기 휘발성 메모리는 각각의 셀프-리프레시 동작 이후에 상기 뱅크 어드레스 래치를 증분하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  17. 제 16항에 있어서,
    상기 셀프-리프레시 모드에서 벗어날 때, 상기 휘발성 메모리는 상기 로우 증분 카운터를 리셋함으로써 상기 휘발성 메모리 및 상기 메모리 제어기를 재동기화하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  18. 제 17항에 있어서,
    상기 메모리 제어기는 상기 휘발성 메모리가 상기 셀프-리프레시 모드에서 벗어날 때, 하나의 평균 리프레시 주기 내에 미리 결정된 수의 리프레시들을 발행하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  19. 제 18항에 있어서,
    상기 메모리 제어기는 상기 휘발성 메모리가 상기 셀프-리프레시 모드에 진입하기 전에 다수의 선행하는 리프레시들이 이미 수행된 경우에 상기 셀프-리프레시 모드에서 벗어나는 휘발성 메모리에 대해 하나의 평균 리프레시 주기 내에서 상기 미리 결정된 수의 리프레시들을 발행하는 것을 방지하도록 더 구성되는 것을 특징으로 하는 메모리 시스템.
  20. 제 12항에 있어서,
    상기 휘발성 메모리는 동적 랜덤 액세스 메모리(DRAM) 또는 동기식 DRAM 중 하나인 것을 특징으로 하는 메모리 시스템.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 뱅크 어드레스 래치 및 다수의 뱅크들을 구비한 휘발성 메모리에 대한 메모리 리프레시를 실행하는 방법으로서,
    상기 휘발성 메모리에 순차적인 방식으로 다수의 뱅크들에 대한 자동-리프레시 동작들을 수행할 것을 지시하는 단계 - 여기서, 상기 자동 리프레시 동작 각각은 타겟 뱅크에 대한 뱅크 어드레스를 상기 뱅크 어드레스 래치에 로딩하는 단계; 및 상기 휘발성 메모리에 상기 뱅크 어드레스 래치에 저장된 상기 뱅크 어드레스를 사용하여 상기 다수의 뱅크들 중의 타겟 뱅크에 대한 자동-리프레시 동작을 수행할 것을 지시하는 단계를 포함하며, 상기 다수의 뱅크들 중 남아있는 뱅크들은 상기 자동-리프레시 동작이 상기 타겟 뱅크에 대해 수행되는 동안 액세스를 위해 이용가능함 - ;
    자동-리프레시 동작이 수행될 때마다 로우 증분 값을 증분하는 단계;
    상기 로우 증분 값이 미리 결정된 값으로 증분된 이후에 로우 어드레스 값을 증분하는 단계 -상기 미리 결정된 값은 수행된 미리 결정된 횟수의 리프레시 동작들에 따라 결정됨 - ; 및
    상기 휘발성 메모리에 셀프-리프레시 모드 사용을 지시하고, 상기 뱅크 어드레스 래치 내에 저장된 뱅크 어드레스를 사용하여 하나 또는 그 이상의 셀프-리프레시들을 수행할 것을 지시하는 단계를 포함하며,
    상기 뱅크 어드레스는 상기 타겟 뱅크들 중 하나에 대한 상기 자동-리프레시 동작들 중 하나를 수행하기 위해 상기 휘발성 메모리에 의해 사전에 사용되는 것을 특징으로 하는 메모리 리프레시 실행 방법.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 제 27항에 있어서,
    각각의 셀프-리프레시 동작 이후에 상기 뱅크 어드레스 래치를 증분하는 단계를 더 포함하는 것을 특징으로 하는 메모리 리프레시 실행 방법.
  32. 제 31항에 있어서,
    상기 휘발성 메모리가 상기 셀프-리프레시 모드에서 벗어날 때, 상기 로우 증분 값을 리셋하는 단계를 더 포함하는 것을 특징으로 하는 메모리 리프레시 실행 방법.
  33. 제 32항에 있어서,
    상기 휘발성 메모리가 상기 셀프-리프레시 모드에서 벗어날 때, 하나의 평균 주기 내에서 상기 미리 결정된 수의 리프레시들을 발행하는 단계를 더 포함하는 것을 특징으로 하는 메모리 리프레시 실행 방법.
KR1020067027329A 2004-05-27 2005-05-26 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는방법 및 시스템 KR100871080B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US57533404P 2004-05-27 2004-05-27
US60/575,334 2004-05-27
US10/982,038 US7079440B2 (en) 2004-05-27 2004-11-05 Method and system for providing directed bank refresh for volatile memories
US10/982,038 2004-11-05

Publications (2)

Publication Number Publication Date
KR20070027620A KR20070027620A (ko) 2007-03-09
KR100871080B1 true KR100871080B1 (ko) 2008-11-28

Family

ID=34979614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027329A KR100871080B1 (ko) 2004-05-27 2005-05-26 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는방법 및 시스템

Country Status (9)

Country Link
US (2) US7079440B2 (ko)
EP (1) EP1749300B1 (ko)
JP (1) JP4699455B2 (ko)
KR (1) KR100871080B1 (ko)
CN (1) CN101740113B (ko)
AT (1) ATE525725T1 (ko)
IL (2) IL179416A (ko)
MX (1) MXPA06013671A (ko)
WO (1) WO2005119691A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976615B2 (en) 2012-09-17 2015-03-10 Samsung Electronics Co., Ltd. Semiconductor memory device capable of performing refresh operation without auto refresh command

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
US20070086261A1 (en) * 2005-10-17 2007-04-19 Freebern Margaret C Directed auto-refresh for a dynamic random access memory
JP4967452B2 (ja) 2006-05-18 2012-07-04 富士通セミコンダクター株式会社 半導体メモリ
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
US8352786B2 (en) * 2010-07-20 2013-01-08 International Business Machines Corporation Compressed replay buffer
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
WO2012064638A2 (en) * 2010-11-09 2012-05-18 Rambus Inc. Memory access during memory calibration
CN103730152B (zh) * 2012-10-16 2016-10-05 华邦电子股份有限公司 储存媒体及其控制方法
US9479417B2 (en) * 2013-08-13 2016-10-25 Ixia Dual bank traffic generator
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
CN107077882B (zh) 2015-05-04 2023-03-28 华为技术有限公司 一种dram刷新方法、装置和系统
US9721640B2 (en) 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode
US10504580B2 (en) * 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US11114150B2 (en) 2019-04-18 2021-09-07 Rambus Inc. Memory system with multiple open rows per bank

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997030453A1 (en) * 1996-02-16 1997-08-21 Micron Technology, Inc. Auto refresh to specified bank
US5796669A (en) * 1997-03-03 1998-08-18 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US6310814B1 (en) 1998-03-10 2001-10-30 Rambus, Inc. Rambus DRAM (RDRAM) apparatus and method for performing refresh operations

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002652A2 (en) 1995-06-30 1997-01-23 Philips Electronics N.V. Tunable crystal oscillator with harmonic output
KR100237621B1 (ko) * 1996-08-27 2000-01-15 김영환 반도체 메모리소자의 리프레시 제어회로
JP3490887B2 (ja) * 1998-03-05 2004-01-26 シャープ株式会社 同期型半導体記憶装置
JP2000251467A (ja) * 1999-03-02 2000-09-14 Nec Ibaraki Ltd メモリリフレッシュ制御装置およびその制御方法
JP2002216473A (ja) * 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体メモリ装置
JP2004288226A (ja) 2001-03-30 2004-10-14 Internatl Business Mach Corp <Ibm> Ｄｒａｍ及びｄｒａｍのリフレッシュ方法
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
JP4459495B2 (ja) * 2001-12-13 2010-04-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
US6859407B1 (en) * 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7079440B2 (en) 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997030453A1 (en) * 1996-02-16 1997-08-21 Micron Technology, Inc. Auto refresh to specified bank
US5796669A (en) * 1997-03-03 1998-08-18 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US6310814B1 (en) 1998-03-10 2001-10-30 Rambus, Inc. Rambus DRAM (RDRAM) apparatus and method for performing refresh operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976615B2 (en) 2012-09-17 2015-03-10 Samsung Electronics Co., Ltd. Semiconductor memory device capable of performing refresh operation without auto refresh command

Also Published As

Publication number Publication date
JP4699455B2 (ja) 2011-06-08
CN101740113B (zh) 2013-10-16
IL179416A0 (en) 2007-05-15
IL205516A0 (en) 2011-07-31
ATE525725T1 (de) 2011-10-15
US7079440B2 (en) 2006-07-18
US20070242544A1 (en) 2007-10-18
KR20070027620A (ko) 2007-03-09
EP1749300A1 (en) 2007-02-07
US20050265102A1 (en) 2005-12-01
IL179416A (en) 2010-11-30
WO2005119691A1 (en) 2005-12-15
US7586805B2 (en) 2009-09-08
JP2008500679A (ja) 2008-01-10
CN101740113A (zh) 2010-06-16
MXPA06013671A (es) 2007-03-23
EP1749300B1 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
KR100871080B1 (ko) 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는방법 및 시스템
KR100870478B1 (ko) 휘발성 메모리들에 대한 독립적 뱅크 리프레시를 제공하는방법 및 시스템
EP1751769B1 (en) Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
KR101049312B1 (ko) 휘발성 메모리 성능에 대한 리프레쉬 동작들의 영향을 최소화하기 위한 방법 및 시스템
US7236416B2 (en) Method and system for controlling refresh in volatile memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 12