CN102969017A - 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统 - Google Patents

用于使刷新操作对易失性存储器性能的影响最小化的方法及系统 Download PDF

Info

Publication number
CN102969017A
CN102969017A CN2012104029048A CN201210402904A CN102969017A CN 102969017 A CN102969017 A CN 102969017A CN 2012104029048 A CN2012104029048 A CN 2012104029048A CN 201210402904 A CN201210402904 A CN 201210402904A CN 102969017 A CN102969017 A CN 102969017A
Authority
CN
China
Prior art keywords
memory controller
refresh counter
refresh
response
refreshing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104029048A
Other languages
English (en)
Other versions
CN102969017B (zh
Inventor
罗伯特·迈克尔·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102969017A publication Critical patent/CN102969017A/zh
Application granted granted Critical
Publication of CN102969017B publication Critical patent/CN102969017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及用于使刷新操作对易失性存储器性能的影响最小化的方法及系统。本发明提供一种存储器系统。所述系统包括：易失性存储器；刷新计数器，其经配置以监测在所述易失性存储器内执行的提前刷新的次数；及控制器，其经配置以响应于检测到对定期安排的刷新的请求而检查所述刷新计数器，以确定是否可跳过所述定期安排的刷新。

Description

用于使刷新操作对易失性存储器性能的影响最小化的方法及系统
分案申请的相关信息
本申请为发明名称为“用于使刷新操作对易失性存储器性能的影响最小化的方法及系统”的原中国发明专利申请的分案申请。原申请的申请号为200580046891.3；原申请的申请日为2005年11月22日。
技术领域
本发明大体而言涉及存储器装置，且更具体而言，涉及用于使刷新操作对易失性存储器性能的影响最小化的方法及系统。
背景技术
易失性存储器为一种通常构造为若干阵列(或库)的存储媒体。每一库进一步布置成列及行形式的“存储单元”矩阵，其中每一行均由存储器的输入/输出(I/O)宽度进一步分割。存储器内的位置由库、列及行来唯一地规定。可使用存储器控制器通过指明数据的库、行及列位置而自存储器中检索数据。
假使为动态易失性存储器，为保持数据完整性，必须周期性地刷新或重新激励每一单元。所述单元须予以刷新是因为其是围绕存储电荷的电容器设计而成，而这些电容器可能会随时间放电。刷新是重新充电或重新激励存储器内各单元的过程。通常每次刷新一列单元。当前存在若干种设计用于刷新易失性存储器的方法。这些方法中的某些(若非全部)会在性能及/或功率方面引起高的代价。举例而言，存在两种通常用于控制对现代数字系统内易失性存储器实施刷新的常用方法或技术。一种方法依赖存储器来跟踪需使用在所述存储器上可具有的内置式刷新机构进行刷新的列及库；另一种方法依赖存储器控制器来跟踪需进行刷新的列及库。
第一种常用方法为使用易失性存储器的自动刷新功能及自刷新功能。这些功能使用存储器的内置刷新时钟及刷新地址。在存储器现用期间，如果需要刷新循环，则存储器控制器必须对所有库预充电，然后使用自动刷新命令来告诉存储器发起内部刷新循环。在自动刷新模式中，存储器使用其内部刷新地址计数器内的刷新地址来决定哪一列/库执行刷新循环并遍历相关各列。当存储器进入自动刷新状态时，所有库均须关闭，因为存储器控制器不知晓存储器将刷新哪一库。
在不使用期间，存储器控制器可将存储器置于自刷新模式中。于自刷新模式中，存储器使用其自身的内部时钟及刷新地址计数器来产生刷新，以刷新所述存储器的列。由于可使用自刷新模式，因而该方法有益于在空闲状态期间节约功率。自刷新状态使用少量功率并通过刷新存储器来保持存储器的内容。由于需要少量功率，因而该方法通常用于低功率应用中。
根据第二种方法，通过存储器控制器达成对刷新的控制。该方法不使用任一在存储器上可具有的内置式刷新机构。根据该方法，在定期给定的间隔处(即按照刷新速率)，存储器通过使用库/列地址组合依序打开及关闭各行来明确地产生刷新。刷新时钟(其确定刷新速率)及库/行地址组合位于存储器控制器内部。该方法对于高速/高性能应用最佳。该方法允许存储器控制器刷新特定存储库，同时允许其他存储库保持打开以供存取，从而得到更高的性能；对其他库的读取及写入一般可并列且不中断地继续进行。该方法的不利方面为在系统断电或长时间空闲状态期间，当存储器控制器不对存储器刷新时，存储器不能保持于自刷新状态。如上所述，自刷新状态为大多数易失性存储器的内置功能。由于存储器的自刷新功能会使独立于存储器控制器而存储于存储器中刷新地址计数器内的刷新地址(即行/库地址)递增，因而由存储器保持的刷新地址与存储器控制器不一致或不同步。
刷新操作可降低存储器子系统的性能，因为每一刷新循环均会迫使存储器进入空闲状态，而于此空闲状态期间不可进行数据存取。举例而言，如果一个特定存储库在此库处于现用状态时需要刷新循环，则必须关闭所述库以允许进行所述刷新操作。关闭所述库意味着必须延迟原本要执行的数据运算，因而影响系统性能。
某些现有方案可供用于降低对刷新操作性能的影响。所述方案通常涉及到使用高于所需刷新速率的刷新速率，以便可在预定刷新周期内刷新更多的存储库。通过刷新更多的存储库，会减小为刷新而必须关闭现用存储库的可能。然而，使用较高的刷新速率具有其若干缺点。举例而言，刷新速率增加意味着需要较多的功率，此又会导致性能降低。而且，仅使用较高的刷新速率并非总能消除当需要刷新时关闭现用存储库的需要；于某些情形中，无论如何均必须关闭现用存储库，从而抹煞了使用较高刷新速率的所有益处。
因此，期望提供会使刷新操作对易失性存储器性能的影响最小化的较有效的方法及系统。
发明内容
在本发明的一个方面中，一种存储器系统包括：易失性存储器；刷新计数器，其经配置以监测在所述易失性存储器内执行的提前刷新的次数；及控制器，其经配置以响应于检测到对定期安排的刷新的请求而检查所述刷新计数器，以确定是否可跳过所述定期安排的刷新。
在本发明的另一方面中，一种存储器系统包括：易失性存储器；刷新计数器，其经配置以保持与在所述易失性存储器内执行的提前刷新次数相关的信息；控制器，其经配置以控制所述易失性存储器；及处理器，其经配置以管理所述控制器、所述易失性存储器及所述刷新计数器之间的交互作用，所述处理器进一步经配置以响应于检测到对定期安排的刷新的请求而检查所述刷新计数器，以确定是否可跳过所述定期安排的刷新。
在本发明的又一方面中，一种存储器系统包括：易失性存储器；监测装置，其用于监测在所述易失性存储器内执行的提前刷新的次数；及检查装置，其用于响应于检测到对定期安排的刷新的请求而检查所执行提前刷新的次数，以确定是否可跳过所述定期安排的刷新。
在本发明的一方面中，一种用于在易失性存储器内执行刷新操作的方法包括：监测在所述易失性存储器内执行的提前刷新的次数；及响应于检测到对定期安排的刷新的请求而检查所执行提前刷新的次数，以确定是否可跳过所述定期安排的刷新。
应了解，依据下文的详细说明，本发明的其他实施例对所属领域的技术人员即显而易见；其中本发明的各种实施例均以图示说明方式加以显示及说明。应了解，本发明能够具有其他的、不同的实施例，且能够在各其他方面对其数个细节予以修改，此均不脱离本发明的精神及范围。因此，应将这些附图及详细说明视为举例说明性而非限制性。
附图说明
附图以举例方式而非限定方式图解说明本发明的各方面，其中：
图1为一简化方块图，其显示一种可用于实践本发明刷新方法的布置；
图2为一流程图，其显示根据本发明一个方面的刷新方法的操作流程；及
图3为一流程图，其显示根据本发明另一方面的刷新方法的操作流程。
具体实施方式
下文中结合附图阐述的详细说明旨在说明本发明的各实施例，而非表示本发明仅可实施为这些实施例。所述详细说明包括具体细节，以便提供对本发明的全盘了解。然而，对所属领域的技术人员而言，显然无需这些具体细节也可实施本发明。为避免造成本发明的概念含糊不清，在某些实例中以方块图形式显示众所周知的结构及组件。
现在以一个或一个以上实例性实施例的形式介绍本发明。在一个方面中，提供一种会减小对刷新操作性能的影响的刷新方法。图1显示一可用于实践所述刷新方法的布置100。如图1中所示，所述刷新方法可通过易失性存储器110、经配置以控制所述易失性存储器的控制器120及刷新计数器130来实施。举例而言，易失性存储器110可为DRAM(动态随机存取存储器)、SDRAM(同步DRAM)及各种其他类型的DRAM等。根据本文所提供的揭示内容及教示，所属领域的技术人员将了解如何通过需要刷新操作的其他类型存储器实践本发明。
刷新计数器130用于跟踪已执行的提前刷新的次数，从而允许跳过定期安排的刷新，此将在下文中进一步说明。于一实施方案中，刷新计数器130为三位(3位)计数器，此意味着可提前执行多达七(7)次提前刷新。刷新计数器130的大小可视系统及/或设计限制条件而有所不同。根据本文所提供的揭示内容及教示，所属领域的技术人员将了解如何根据本发明实施所述刷新计数器。
在所述刷新方法的一个方面中，在数据事务开始存取控制器120以完成对存储器110的操作之前(例如在通电顺序之后)，控制器120指导存储器110执行若干次刷新，直至刷新计数器130达至其最大值。每执行一次刷新，刷新计数器130均递增一(1)。这些刷新为提前执行的提前刷新。定期安排的刷新由与存储器110相关联的内部刷新时钟或旗标(未显示)来发起。对于3位计数器，刷新计数器130的最大值为七(7)；因此，可执行七(7)次提前刷新。
图2为一流程图，其显示根据本发明一个方面的刷新方法的操作流程。于一实施方案中，所述刷新方法通过控制控制器120、存储器110及刷新计数器130的控制逻辑或处理器来达成。应了解，所述控制逻辑或处理器可实施为一个独立模块或整合为另一组件(例如控制器120)的一部分。根据本文所提供的揭示内容及教示，所属领域的技术人员将了解其他实施本发明的方式及/或方法。
在块200中，检测到存储器110请求的定期安排的刷新。在检测到对定期安排的刷新的请求后，检查刷新计数器130以确定其值。在块210中，如果确定刷新计数器130处于其最低值(例如，零(“0”))，则在块230中，对存储器110执行一次或一次以上自动刷新。这些一次或一次以上自动刷新为提前执行的提前刷新。所要执行的自动刷新次数可视一个或一个以上条件(例如刷新计数器130的大小、设计及/或性能标准等)而有所不同。根据本文所提供的揭示内容及教示，所属领域的技术人员将了解如何根据本发明来确定所要执行的自动刷新次数。可执行的自动刷新的最大次数等于刷新计数器130的大小。每执行一次提前自动刷新，刷新计数器130均递增一(1)。逻辑上，当刷新计数器130的值达到其最低值(例如零(“0”))时，其意味着所有先前执行的提前刷新均已得到使用，或相反地，不再有更多的定期安排的刷新可被跳过。因此，当刷新计数器130已达到其最低值时，必须对存储器110执行自动刷新以防止任何数据丢失。
如果确定刷新计数器130并未处于其最低值(例如非零值)，则在块220中检查控制器120，以确定其是否空闲(此意味着存储器110是否也空闲)。如果控制器120不空闲(即相反地，控制器120现用)，则在块240中使刷新计数器130递减一(1)，且不执行定期安排的刷新。逻辑上，使刷新计数器130递减意味着用掉提前刷新来换取不执行所述定期安排的刷新。
如果确定控制器120确实空闲，则在块250中对存储器110执行自动刷新。在执行自动刷新之后，在块260中检查刷新计数器130的值。如果确定刷新计数器130尚未达到其最大值，则在块170中递增刷新计数器130。递增刷新计数器130意味着已执行额外的提前自动刷新且因此稍后可跳过定期安排的刷新。
如果确定刷新计数器130已达到其最大值，则在块280中，刷新计数器130的值保持不变。
图3显示根据本发明另一方面的刷新方法的操作流程。控制器120每当空闲时均连续指导存储器110执行自动刷新，直至刷新计数器130已达到其最大值，甚至当未检测到定期安排的自动刷新时也如此。在块300中，当控制器120空闲且未检测到定期安排的自动刷新时，检查刷新计数器130的值以确定其是否已达到其最大值。如果刷新计数器130已达到其最大值，则在块310中不执行提前刷新。然而，如果刷新计数器130尚未达到其最大值，则在块320中执行自动刷新并相应地递增刷新计数器130。假设控制器120保持空闲且未检测到定期安排的刷新，则所述过程会继续，直至刷新计数器130已达到其最大值(即已执行可允许提前刷新的最大次数)或某个其他预定值。所述预定值可视一个或一个以上条件(例如刷新计数器130的大小、设计及/或性能标准等)而有所不同。通过执行提前刷新，控制器120能够保持超前于定期安排的刷新。通过保持超前，控制器120因此可在稍后其在忙于处理来自系统中其他部分的命令时跳过一个或一个以上定期安排的刷新。
通过使用如上所述的刷新方法，所属领域的技术人员将了解，刷新操作对存储器性能的影响得以减小。举例而言，通过执行提前刷新并保持超前于定期安排的刷新，存储器的性能得以最佳化。从另一种方式看，在适当时推迟定期安排的刷新以利于先前执行的提前刷新，从而使存储器资源能够得到更有效利用。此外，通过推迟定期安排的刷新，使刷新间隔延长，此意味着消耗更少的功率，而此又会促成更佳的性能。
结合本文所揭示实施例说明的方法或算法可以控制逻辑、编程指令或其他指示的形式直接实施于硬件中、可由处理器执行的软件模块中，或两者的组合中。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬磁盘、可装卸磁盘、CD-ROM中、或为所属领域的技术人员所熟知的任何其他形式的存储媒体中。存储媒体可耦接至处理器，以使处理器可自存储媒体读取信息或向存储媒体写入信息。或者，所述存储媒体可为处理器的组成部分。
提供上述有关所揭示实施例的说明旨在使任一所属领域的技术人员均能够制作或使用本发明。所属领域的技术人员将易于得知这些实施例的各种修改方式，且本文所界定的一般原理也可在不背离本发明的精神或范围的前提下适用于其他实施例。因此，本发明并非旨在限定为本文所示实施例，而是希望赋予其与权利要求书相一致的全部范围，其中除非明确指明，否则，以单数形式提及一元件并非意在表示“一个或仅一个”，而是表示“一或一个以上”。所有为所属领域的技术人员所熟知或此后将熟知的在本揭示内容中通篇所述各实施例的元件的结构及功能等效物均明确地以引用方式并入本文中并希望涵盖于权利要求书内。此外，无论是否于权利要求书中明确引用所述揭示内容，本文所揭示的内容均不希望奉献给公众。权利说明书的要素均不依据35U.S.C.§112第六段的规定加以解释，除非使用片语“用于…的装置”明确描述所述要素，或于方法项中使用短语“用于…的步骤”描述所述要素。

Claims (30)

1.一种耦合到刷新计数器的存储器控制器，其包括：
刷新计数器，其经配置以监测所述易失性存储器内的在定期安排的刷新之前执行的自动刷新的次数；且
存储器控制器，其经配置以：
检测所述定期安排的刷新；
确定所述刷新计数器表示大于零的数目；
响应于确定出所述刷新计数器表示大于零的数目而确定所述存储器控制器空闲；且
响应于确定出所述存储器控制器空闲而执行自动刷新。
2.如权利要求1所述的存储器控制器，其中所述存储器控制器进一步配置成响应于所述存储器控制器确定出不能跳过所述定期安排的刷新而指示所述易失性存储器执行所述定期安排的刷新。
3.如权利要求2所述的存储器控制器，其中所述存储器控制器进一步经配置以指示所述易失性存储器除执行所述定期安排的刷新之外还执行自动刷新。
4.如权利要求3所述的存储器控制器，其中所述要执行的自动刷新次数视至少一个条件而异。
5.如权利要求4所述的存储器控制器，其中所述至少一个条件是从包括所述刷新计数器的大小的一组条件中选出的。
6.如权利要求1所述的存储器控制器，其中执行最大数目的自动刷新，且所述最大数目基于所述易失性存储器的列数。
7.如权利要求1所述的存储器控制器，其中所述存储器控制器进一步配置成响应于确定出所述存储器控制器现用且所述刷新计数器表示大于零的数目而指示所述易失性存储器不执行所述自动刷新。
8.如权利要求7所述的存储器控制器，其中所述刷新计数器的值响应于确定出所述存储器控制器现用而递减。
9.如权利要求1所述的存储器控制器，其中所述存储器控制器进一步配置以确定所述刷新计数器的值是否达到最大值。
10.如权利要求9所述的存储器控制器，其中所述刷新计数器的值响应于确定出所述刷新计数器的值没有达到最大值而递增。
11.如权利要求9所述的存储器控制器，其中所述刷新计数器的值响应于确定出所述刷新计数器的值没有达到最大值而保持不变。
12.如权利要求1所述的存储器控制器，其中所述刷新计数器包括位计数器。
13.如权利要求1所述的存储器控制器，其中所述易失性存储器包括动态随机存取存储器(DRAM)与同步DRAM中的一者。
14.如权利要求1所述的存储器控制器，其中所述存储器控制器进一步配置以响应于确定出所述存储器控制器现用且所述刷新计数器表示大于零的数目而更新所述刷新计数器以反映减小的所执行自动刷新次数。
15.一种存储器系统，其包括：
刷新计数器，其经配置以保持与所述易失性存储器内的在定期安排的刷新之前执行的自动刷新次数相关的信息；
存储器控制器，其经配置以控制所述易失性存储器；及
处理器，经配置以管理所述存储器控制器、所述易失性存储器及所述刷新计数器之间的交互作用，所述处理器进一步经配置以：
检测所述定期安排的刷新；
确定所述刷新计数器表示大于零的数目；
响应于确定出所述刷新计数器表示大于零的数目而确定所述存储器控制器空闲；且
响应于确定出所述存储器控制器空闲而执行自动刷新。
16.如权利要求15所述的系统，其中所述处理器进一步配置成响应于确定出不能跳过所述定期安排的刷新而修改所述定期安排的刷新的执行。
17.如权利要求16所述的系统，其中所述处理器进一步经配置以除执行所述定期安排的刷新之外还控制所述自动刷新的执行。
18.如权利要求17所述的系统，其中所述处理器进一步经配置以除执行所述定期安排的刷新之外还实施一次或一以上次提前刷新的执行。
19.如权利要求18所述的系统，其中所述要执行的自动刷新次数视至少一个条件而异。
20.如权利要求15所述的系统，其中所述至少一个条件是从包括所述刷新计数器的大小的一组条件中选出的。
21.如权利要求20所述的系统，其中所述刷新计数器的值响应于确定出所述存储器控制器现用而递减。
22.如权利要求15所述的系统，其中所述存储器控制器进一步配置以确定所述刷新计数器的值是否达到最大值。
23.如权利要求22所述的系统，其中所述刷新计数器的值响应于确定出所述刷新计数器的值没有达到最大值而递增。
24.如权利要求22所述的系统，其中所述刷新计数器的值响应于确定出所述刷新计数器的值没有达到最大值而保持不变。
25.如权利要求15所述的系统，其中所述刷新计数器为位计数器。
26.如权利要求15所述的系统，其中所述易失性存储器包括动态随机存取存储器(DRAM)与同步DRAM中的一者。
27.如权利要求15所述的系统，其中所述处理器进一步配置以响应于确定出所述存储器控制器现用且所述刷新计数器表示大于零的数目而更新所述刷新计数器以反映减小的所执行自动刷新次数。
28.如权利要求15所述的系统，其中所述存储器控制器进一步配置以控制所述刷新计数器，其中所述存储器控制器进一步配置以指示所述易失性存储器执行刷新操作。
29.一种耦合到易失性存储器的存储器系统，可操作以在开始数据存储之前执行至少一次自动刷新，其包括：
用于检测所述定期安排的刷新的装置；
用于确定所述刷新计数器表示大于零的数目的装置；
用于响应于确定出所述刷新计数器表示大于零的数目而确定所述存储器控制器空闲的装置；以及
用于响应于确定出所述存储器控制器空闲而执行自动刷新的装置。
30.一种非易失的计算机可读存储媒体，其包括存储于其中的指令，当由耦合到易失性存储器的可操作以在开始数据存储之前执行至少一次自动刷新的存储器系统执行所述指令时，所述指令致使所述存储器系统执行活动，所述指令包括：
用于检测所述定期安排的刷新的代码；
用于确定所述刷新计数器表示大于零的数目的代码；
用于响应于确定出所述刷新计数器表示大于零的数目而确定所述存储器控制器空闲的代码；以及
用于响应于确定出所述存储器控制器空闲而执行自动刷新的代码。
CN201210402904.8A 2004-11-24 2005-11-22 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统 Active CN102969017B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/997,138 US7930471B2 (en) 2004-11-24 2004-11-24 Method and system for minimizing impact of refresh operations on volatile memory performance
US10/997,138 2004-11-24
CN2005800468913A CN101103415B (zh) 2004-11-24 2005-11-22 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005800468913A Division CN101103415B (zh) 2004-11-24 2005-11-22 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统

Publications (2)

Publication Number Publication Date
CN102969017A true CN102969017A (zh) 2013-03-13
CN102969017B CN102969017B (zh) 2016-01-06

Family

ID=36123458

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800468913A Active CN101103415B (zh) 2004-11-24 2005-11-22 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统
CN201210402904.8A Active CN102969017B (zh) 2004-11-24 2005-11-22 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2005800468913A Active CN101103415B (zh) 2004-11-24 2005-11-22 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统

Country Status (14)

Country Link
US (2) US7930471B2 (zh)
EP (1) EP1815479B1 (zh)
JP (2) JP5001165B2 (zh)
KR (2) KR101049312B1 (zh)
CN (2) CN101103415B (zh)
AT (1) ATE491209T1 (zh)
BR (1) BRPI0518259B1 (zh)
DE (1) DE602005025243D1 (zh)
ES (1) ES2355737T3 (zh)
HK (2) HK1110987A1 (zh)
IL (1) IL183416A (zh)
PL (1) PL1815479T3 (zh)
TW (1) TWI402841B (zh)
WO (1) WO2006058118A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299164A (zh) * 2019-06-28 2019-10-01 西安紫光国芯半导体有限公司 一种自适应dram刷新控制方法和dram刷新控制器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930471B2 (en) * 2004-11-24 2011-04-19 Qualcomm Incorporated Method and system for minimizing impact of refresh operations on volatile memory performance
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
US7965532B2 (en) * 2007-08-28 2011-06-21 Micron Technology, Inc. Enhanced performance memory systems and methods
US8347027B2 (en) * 2009-11-05 2013-01-01 Honeywell International Inc. Reducing power consumption for dynamic memories using distributed refresh control
US8392650B2 (en) * 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
JP2013157047A (ja) * 2012-01-27 2013-08-15 Toshiba Corp 磁気ディスク装置及び同装置におけるデータリフレッシュ方法
KR20130129786A (ko) 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 리프래쉬 방법과 이를 이용한 반도체 메모리 장치
JP5917307B2 (ja) 2012-06-11 2016-05-11 ルネサスエレクトロニクス株式会社 メモリコントローラ、揮発性メモリの制御方法及びメモリ制御システム
KR102023487B1 (ko) 2012-09-17 2019-09-20 삼성전자주식회사 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20150294711A1 (en) * 2012-10-22 2015-10-15 Hewlett-Packard Development Company, L.P. Performing refresh of a memory device in response to access of data
KR102107470B1 (ko) * 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
US20160239442A1 (en) * 2015-02-13 2016-08-18 Qualcomm Incorporated Scheduling volatile memory maintenance events in a multi-processor system
KR102304928B1 (ko) * 2015-05-13 2021-09-27 삼성전자 주식회사 리프레시 명령을 분산시키는 메모리 장치 및 상기 장치를 포함하는 메모리 시스템
KR102326018B1 (ko) 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
CN106601286A (zh) * 2016-12-20 2017-04-26 湖南国科微电子股份有限公司 DDRx SDRAM存储器刷新方法及存储器控制器
CN107527648A (zh) * 2017-09-04 2017-12-29 珠海市杰理科技股份有限公司 存储器的刷新方法和系统
CN110556139B (zh) * 2018-05-31 2021-06-18 联发科技股份有限公司 用以控制存储器的电路及相关的方法
US10777252B2 (en) 2018-08-22 2020-09-15 Apple Inc. System and method for performing per-bank memory refresh

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338528A2 (en) * 1988-04-19 1989-10-25 Kabushiki Kaisha Toshiba Semiconductor memory
US4965722A (en) * 1984-06-11 1990-10-23 Nec Corporation Dynamic memory refresh circuit with a flexible refresh delay dynamic memory
US4984209A (en) * 1987-10-30 1991-01-08 Zenith Data Systems Corporation Burst refresh of dynamic random access memory for personal computers
US5651131A (en) * 1991-12-18 1997-07-22 Sun Microsystems, Inc. Refreshing a dynamic random access memory utilizing a mandatory or optional refresh
US5907857A (en) * 1997-04-07 1999-05-25 Opti, Inc. Refresh-ahead and burst refresh preemption technique for managing DRAM in computer system
US20020069319A1 (en) * 2000-12-01 2002-06-06 Ming-Hsien Lee Method and apparatus of event-driven based refresh for high performance memory controller

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160897A (ja) * 1984-12-31 1986-07-21 Fujitsu Ltd ダイナミツク形ｒａｍのリフレツシユ方式
JPH01307997A (ja) 1988-06-06 1989-12-12 Toshiba Corp メモリ装置
JPH0349094A (ja) * 1989-07-18 1991-03-01 Toshiba Corp メモリ制御装置
JPH0434792A (ja) 1990-05-30 1992-02-05 Ricoh Co Ltd Ｄｒａｍ制御方式
JPH06236683A (ja) 1993-02-09 1994-08-23 Oki Electric Ind Co Ltd メモリリフレッシュ制御回路
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
JPH10106259A (ja) 1996-09-26 1998-04-24 Nec Gumma Ltd メモリ制御装置
JPH10199236A (ja) * 1997-01-16 1998-07-31 Matsushita Electric Ind Co Ltd Ｄｒａｍコントローラ
US6272588B1 (en) * 1997-05-30 2001-08-07 Motorola Inc. Method and apparatus for verifying and characterizing data retention time in a DRAM using built-in test circuitry
JP2005310245A (ja) * 2004-04-20 2005-11-04 Seiko Epson Corp メモリコントローラ、半導体集積回路装置、マイクロコンピュータ及び電子機器
US7930471B2 (en) 2004-11-24 2011-04-19 Qualcomm Incorporated Method and system for minimizing impact of refresh operations on volatile memory performance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965722A (en) * 1984-06-11 1990-10-23 Nec Corporation Dynamic memory refresh circuit with a flexible refresh delay dynamic memory
US4984209A (en) * 1987-10-30 1991-01-08 Zenith Data Systems Corporation Burst refresh of dynamic random access memory for personal computers
EP0338528A2 (en) * 1988-04-19 1989-10-25 Kabushiki Kaisha Toshiba Semiconductor memory
US5651131A (en) * 1991-12-18 1997-07-22 Sun Microsystems, Inc. Refreshing a dynamic random access memory utilizing a mandatory or optional refresh
US5907857A (en) * 1997-04-07 1999-05-25 Opti, Inc. Refresh-ahead and burst refresh preemption technique for managing DRAM in computer system
US20020069319A1 (en) * 2000-12-01 2002-06-06 Ming-Hsien Lee Method and apparatus of event-driven based refresh for high performance memory controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299164A (zh) * 2019-06-28 2019-10-01 西安紫光国芯半导体有限公司 一种自适应dram刷新控制方法和dram刷新控制器

Also Published As

Publication number Publication date
DE602005025243D1 (de) 2011-01-20
KR20090071672A (ko) 2009-07-01
KR20070086505A (ko) 2007-08-27
BRPI0518259A2 (pt) 2008-11-11
TW200632909A (en) 2006-09-16
IL183416A0 (en) 2007-09-20
JP2008522339A (ja) 2008-06-26
CN101103415B (zh) 2012-12-12
US7930471B2 (en) 2011-04-19
US20060112217A1 (en) 2006-05-25
TWI402841B (zh) 2013-07-21
BRPI0518259B1 (pt) 2017-12-26
KR101049312B1 (ko) 2011-07-13
CN101103415A (zh) 2008-01-09
US20110161579A1 (en) 2011-06-30
IL183416A (en) 2012-10-31
HK1110987A1 (en) 2008-07-25
PL1815479T3 (pl) 2011-05-31
CN102969017B (zh) 2016-01-06
HK1179046A1 (zh) 2013-09-19
JP5001165B2 (ja) 2012-08-15
US8171211B2 (en) 2012-05-01
EP1815479B1 (en) 2010-12-08
WO2006058118A1 (en) 2006-06-01
EP1815479A1 (en) 2007-08-08
JP5627953B2 (ja) 2014-11-19
ES2355737T3 (es) 2011-03-30
JP2011018435A (ja) 2011-01-27
ATE491209T1 (de) 2010-12-15

Similar Documents

Publication Publication Date Title
CN101103415B (zh) 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统
CN102543158B (zh) 为易失性存储器提供独立的库刷新的方法和系统
CN101740113B (zh) 用于为易失性存储器提供定向库刷新的方法及系统
US7236416B2 (en) Method and system for controlling refresh in volatile memories
CN1977340B (zh) 为易失性存储器中的引导式库刷新提供无缝自刷新的方法和系统
US7603512B2 (en) Dynamic memory refresh controller, memory system including the same and method of controlling refresh of dynamic memory
EP1579335B1 (en) Read-write switching method for a memory controller
KR100685547B1 (ko) 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법
KR101145966B1 (ko) 독립적인 액세스 및 프리차지를 갖춘 메모리
US20060013054A1 (en) DRAM with hidden refresh
CN101000798B (zh) 存储器刷新方法及存储器刷新系统
CN100585732C (zh) 用于为易失性存储器提供定向库刷新的方法及系统
CN1973333A (zh) 控制易失性存储器中的刷新的方法和系统
CN1977338A (zh) 为易失性存储器提供独立的库刷新的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1179046

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1179046

Country of ref document: HK