MXPA06013732A - Metodo y sistema para proveer la actualizacion de un banco independiente para memorias volatiles. - Google Patents

Metodo y sistema para proveer la actualizacion de un banco independiente para memorias volatiles.

Info

Publication number
MXPA06013732A
MXPA06013732A MXPA06013732A MXPA06013732A MXPA06013732A MX PA06013732 A MXPA06013732 A MX PA06013732A MX PA06013732 A MXPA06013732 A MX PA06013732A MX PA06013732 A MXPA06013732 A MX PA06013732A MX PA06013732 A MXPA06013732 A MX PA06013732A
Authority
MX
Mexico
Prior art keywords
update
bank
target
volatile memory
address
Prior art date
Application number
MXPA06013732A
Other languages
English (en)
Inventor
Robert Michael Walker
Perry Willmann Remaklus Jr
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of MXPA06013732A publication Critical patent/MXPA06013732A/es

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

Se provee un sistema de memoria; el sistema ch memoria incluye una memoria volatil que tiene varios bancos, cada banco tiene varias hileras, y un corroiador de memoria configurado para dirigir la memoria volatil para acoplarlo en un modo de actualizacion, el controlador de memoria configurado para proveer una direccion de banco objetivo a la memoria volatil; la memori a volatil esta configurada para desarrollar una operacion de autnactualizar en el modo de auto-actualizar, la operacion de auto-actualizar se lleva a cabo sobre un banco objetivo identificado por la direccion del banco objetivo; rs bancos restantes en la pluralidad de bancos diferentes del banco objetivo estan disponibles para el acceso a a memoria mientras la operacion de auto-actualizar se esta llevando a cabo en el banco objetivo.

Description

MÉTODO Y SISTEMA PARA PROVEER LA ACTUALIZACIÓN DE UN BANCO INDEPENDIENTE PARA MEMORIAS VOLÁTILES CAMPO DE IA INVENCIÓN La presente inverción se refiere generalmente a dispositivos de memoria, y más específicamente, a métodos y sistemas para proveer actualización de un banco independiente para memorias volátiles.
ANTECEDENTES DE LA INVENCIÓN La memoria volátil es un medio de almacenamiento que está generalmente estruct urado como un número de disposiciones (o bancos) . Cada banco además se organiza como una matriz de "Celdas de memoria" en hileras y columnas, con cada columna además dividida por el ancho de entrada / salida (I /O por sus siglas en inglés) de la memoria. Las ubicaciones dentro de la memoria on excepcionalmente especificadas por banco, hilera y columna. Se puede utilizar un controlador de memoria para recuperar los datos de .la pemoria indicando la localidad del banco de datos, hilera, y columna. Por ejemplo, para una memoria de 128Mb quad-bank con un bus de datos de 16-bits externo, una posible mapeo de dirección lógica incluye una dirección de columna de 9-bits, una dirección de banco de 2-bits y una dirección de hilera de 12-bits. Antes de leer escribir una localidad de memoria, primero se debe abrir la hilera correspondiente. El proceso de abrir una hilera requiere un número mínimo de ciclos de reloj, tRCD, que representa el retardo de hilera-a-columna. En cuanto se abre una hilera, las direcciones de columna dentro de esa hilera se pueden leer o escribir como sea deseado. Para algunas memorias de acceso aleatorio dinámicas (DRAM por sus siglas en inglés), tales como DRAM síncronas (SDRAM por sus siglas en inglés), solamente se puede conservar abierta una hilera por banco al mismo tiempo; de realizarse un acceso a la memoria subsiguiente dentro del mismo banco pero en una hilera diferente requiere cerrar la hilera actual y abrir una nueva. En el caso de las memorias volátiles dinámicas, cada celda se debe actualizar, o re-energizar, periódicamente en un in ervalo promedio, tREF?, para mantener la integridad de datos. Las celdas se tienen que actualizar porque son diseñadas a partir de condensadores que almacenan cargas eléctricas, que se pueden descargar con e] tiempo. La actualización es el proceso de recargar, o re-energizar, las celdas en la memoria. Las celdas son generalmente actualizadas una hilera a la vez. Existen varios métodos actualmente que son diseñados para actualizar memorias volátiles. Algunos, si es que no todos, estos métodos incupen alto costo de operación y/o potencia. Por ejemplo, hay generalmente dos métodos comunes o técnicas que se utilizan para controlar la actualización de las memorias volátiles en sistemas digitales modernos. Un método que se basa en la memoria para mantener al tanto ..a hilera y banco (s) que se necesitan actualizar utilizando mecanismos de actualización integrados que están disponibles en 3a memoria; el otro método se basa en el controlador de memoria para darle seguimiento a la hilera y banco que se necesita actualizar. El método comúnmente más usado, se utiliza para funciones de actualizar automáticamente y auto-actualizar de las memorias volátiles. Estas funciones utilizan la dirección de actualización integrada de la memoria. Durante el uso activo de la memoria, si se requiere un ciclo de actualización, el controlador de memoria precarga todos los bancos, y luego utiliza comando de actualizar automáticamente para indicar a la memoria para que expida un ciclo de actualización interno. Al recibir el comalido de actualizar automáticamente, la memoria incrementa el contador de dirección de actualización interno y ejecuta el ciclo de actualización interno. En el modo de actualizar automáticamente, la memoria utiliza ía dirección de actualización en su contador de dirección de actualización interno para determinar qué hileras/bancos para efectuar el ciclo de actualización y ciclar por las hileras relevantes. En una instrumentación, el contador de dirección de actualización interno incluye un registro de dirección de hilera y un registro de dirección de banco. El contador de dirección de actualización interno se controla por un reloj de actualización. El registro de dirección de banco se incrementa para ciclar a través de cada uno de los bancos de memoria con la llevada a cabo del registro de d rección de banco que causa que el registro de la dirección de hilera incremente. Las otras instrumentaciones no tiene i un registro de dirección de banco cuando todos los bancos son actualizados simultáneamente . Una desventaja de las presentes instrumentaciones de actualizar automáticamente de banco no-simultáneas es que debido a que el controlador de memoria no conoce qué banco interno será actualizado, se le requiere al controlador de memoria que cierre todas hileras abiertas antes de suministrar un comando de actualizar automáticamente. Por consiguiente, la disponibilidad de bus de datos de memoria durante una secuenci de actualizar automáticamente es cero. Como máximo, esta secuencia requiere ciclos tR?>+tRFC+tR0Dr donde tRP representa una retardo de precarga, tRr representa el tiempo de ciclo de actualización y tRCD representa el retardo de columna-ahilera. Para una memoria de 133 MHz, esto puede ser 16 ciclos de reloj (120 ns). Estos ciclos son mencionados como los ciclos muertos ya que el bus de datos de memoria no está disponible durante este período. Durante los períodos de no-uso, el controlador de memoria puede colocar la memoria en el modo de actualizar automáticamente. En el modo de auto-actualización, la memoria utiliza su propio reloj interno y contador de dirección de actualización para generar las actualizaciones para actualizar la(s) hilera (s) de la memoria. Este método es bueno para ahorrar energía durante estados inactivos una vez que se puede utilizar el modo de auto-actualización. El estado de auto-actualización utiliza una pequeña cantidad de energía y mantiene los contenidos de la memoria al actualizar la memoria. Debido a la pequeña cantidad de energía que se necesita, este método se utiliza típicamente para aplicaciones de baja potencia . Algunas veces se utiliza un segundo método para evitar los ciclos muertos en el bus de datos de memoria mencionados anteriormente. De acuerdo con este segundo método, el control de la actualización se afecta por medio del controlador de memoria. Este método no utiliza ningún mecanismo de actualización integrado disponible en la memoria. Bajo este método, en intervalos con regularidad (tREFi)/ el controlador de memoria explícitamente genera actualizaciones por medio de hileras de apertura y de cierre en una manera secuencial que usa combinaciones de dirección de banco/hilera. El reloj de actualización, que determina la velocidad de actualización, y las combinaciones de dirección de banco/hilera son internas al controlador de memoria. Este método es mejor para ias aplicaciones de alto rendimiento/alta velocidad. Este método permite que el controlador de memoria actualice un banco de memoria especial mientras permite que otros bancos de memoria se queden abiertos para el acceso, resultando en un rendimiento más alto; las lecturas y las escrituras a otros bancos pueden continuar generalmente en paralelo e ininterrumpidas. La desventaja para este método es que durante el cierre del sistema o estados inactivos prolongados, cuando el controlador de memoria no está actualizando la memoria, la memoria no puede ser almacenada en un estado de auto-actualización. Como se mencionó anteriormente, el estado de auto-actualización es una función integrada de la mayoría de las memorias volátiles. Toda vez que la función de auto-actualización de la memoria incrementa una dirección de actualización (es decir, la dirección de hilera/banco) almacenada en un contador de dirección de actualización en la memoria, independiente del controlaoor de memoria, la dirección de actualización mantenida por la memoria no puede ser utilizada porque no es consistente o sincronizada con el controlador de memoria. Las operaciones de actualización pueden reducir el rendimiento de los subsistemas de memoria porque cada ciclo de actualización fuerza la memoria en un estado inactivo, durante la cual no está disponible el acceso a los datos. Por ejemplo, si un ciclo de actualización es requerido para un banco de memoria especial mientras tal banco está en un estado activo, el banco tiene que ser apagado para permitir que tenga lugar ía operación de actualización. Cerrando el banco representa que cualesquiera operaciones de datos que se estén llevando a cabo tienen que ser retardadas, por lo tanto afectando el rendimiento del sistema. Algunos esquemas existentes están disponibles para reducir el impacto de rendimiento de las operaciones de actualización. Tales esquemas involucran usar típicamente una velocidad más alta que la velocidad de actualización, para que más bancos de memoria puedan ser actualizados dentro de un período de actualización predeterminado. Teniendo más bancos de memoria actualizados, las oportunidades de tener que cerrar un banco de memoria activo para la actualización son reducidas. Sin embargo, utilizando una velocidad de actualización más alta, tiene sus desventajas. Por ejemplo, un aumento en ía velocidad de actualización quiere decir que se necesita más potencia, lo cual a su vez, resulta en un rendimiento más bajo. También, usando simplemente una velocidad de actualización más alta, no obvia la necesidad de cerrar un banco de memoria activo cuando se requiere la actualización; en algunas situaciones, un banco de memoria activo tiene que ser cerrado sin considerar, a saber, la anulación de algún beneficio de usar una velocidad de actualización más alta. Por lo tanto, sería deseable suministrar métodos más eficientes y sistemas para suministrar la actualización de banco independiente para las memorias voláti les .
SUMARIO DE LA INVENCIÓN En un aspecto de la presente invención, un sistema de memoria incluye una memoria volátil que tiene una pluralidad de bancos, cada banco tiene una pluralidad de hileras, y un controlador de memoria configurado para di rigir la memoria volátil para acoplarla en un modo de auto-actualizar, el controlador de memoria es configurado además para proporcionar una dirección de banco objetivo a la memoria volátil, en donde la memoria volátil se configura para realizar una operación de auto-actualizar en el modo de auto-actualizar, la operación de auto-actualizar se realiza en un banco objetivo identificado por la dirección de banco objetivo, y en donde los bancos restantes en la pluralidad de bancos diferentes del banco objetivo están disponibles para el acceso de la memoria mientras la operación de auto-actualizar está realizándose en el banco objetivo. En otro aspecto de la presente invención, un sistema de memoria que incluye una memoria volátil que tiene un circuito de retención de la dirección de banco, una pluralidad de bancos, una pluraliaad de contadores de hilera de actualización, cada contador de hilera de actualización está asociado a un banco correspondiente y configurado para almacenar una dirección de la hilera objetivo, y un controlador de memoria configurado para dirigir la memoria volátil para acoplarla en un modo de auto-actualizar, el contrclador de memoria además está configurado para cargar una dirección de banco objetivo dentro del circuito de retención de dirección de banco, en donde la memoria volátil se; configura para realizar una operación de auto-actual i.ar en el modo de auto-actualizar, la operación de auto-actualizar se realiza en un banco objetivo identificado por la dirección de banco objetivo que usa la dirección de la hilera objetivo almacenada en el contado.: de hilera de actualización asociado al banco objetivo. Todavía en otro aspecto de la presente invención, un sistema de memoria incluye una memoria volátil, que tiene una pluralidad de bancos, medios de circuito de retención para almacenar una dirección de banco objetivo, medios del contador para mantener una dirección de la hilera objetivo para cada banco correspondiente, y medios de un controlador para dirigir la memoria volátil para acoplarse en un modo de auto-actualizar y cargar la dirección de banco objetivo dentro de los medios de circuito de retención, en donde la memoria volátil se configura para recuperar el dirección de banco objetivo de los medios de circuito de retención y realiza una operación de auto-actualizar en el modo de auto-actualizar, la operación de auto-actualizar se realiza en un banco objetivo identificado por la dirección del banco objetivo que usa la dirección de la hilera objetivo para el banco objetivo. En un aspecto adicional de la presente invención, se provee un método para actualizar una memoria volátil que tiene una pluralidad de bancos, que incluye: mantener una dirección de hilera objetivo para cada una de la pluralidad de bancos, en donde las direcciones de hilera objetivo para la pluralidad de bancos son independientes entre sí; cargar una dirección de banco objetivo, y dirigir la memoria volátil para que entre en un modo de auto-actualizar y lleve a cabo una operación de auto-actualizar en un banco objetivo identificado por la dirección de banco objetivo que usa la dirección de hilera objetivo que corresponde al banco objetivo. Se entiende que otras modalidades de la presente invención actual pueden llegar a ser fácilmente aparentes para aquellos expertos er la técnica de la siguiente descripción detallada, en donde se muestran las diversas modalidades de la invención y se describen a modo ilustrativo. Como se notará, la invención tiene la capacidad de diferentes modalidades y sus varios detalles tienen la capacidad de modificación en los otros varios aspectos, todo sin apartarse del espíritu y alcance de la presente invención. Por consiguiente, las figuras y la descripción detallada se consideran como ilustrativas en naturaleza y no como restrictivas.
BREVE DESCRIPCIÓN DE LAS FIGURAS Se ilustran los aspectos de la presente invención a modo de ejemplo, y no a modo de limitación, en las figuras anexas en. donde: La figura 1 es un diagrama en bloques simplificado que ilustra una disposición que se puede utilizar para practicar el método de actualización independiente de acuerdo a la presente invención; y La figura 2 es un diagrama en bloques simplificado que ilustra una memoria volátil que se puede utilizar para practicar el método de actualización independiente de acuerdo a la presente invención.
DESCRIPCIÓN DETALLADA DE LA INVENCIÓN La descripción detallada que se estableció anteriormente en relación con las figuras anexas, se intenta como una descripción de varias modalidades de la presente invención y no intenta representar únicamente las modalidades en las cuales se puede practicar la presente invención. La descripción detallada de la invención incluye detalles específicos con el objeto de proveer un entendimiento a lo largo de toda la presente invención. Sin embargo, será evidente a aquellos expertos en la técnica que la presente invención se puede practicar sin estos detalles específicos. En algunos ejemplos, se muestran estructuras y componentes en forma de diagrama en bloques para evitar oscuridad de conceptos de la presente invención . Ahora, se describirán varias modalidades de un sistema de memoria, en una modalidad, se provee un método de actualización independiente el cual mejora ia disponibilidad de datos en una memoria durante las operaciones de actualización. La figura 1 indica una disposición 100 que se puede utiliza1" para practicar el método de actualización independiente. Como se muestra en la figura 1, el método de actualización independiente puede ser practicado con una memoria volátil 110 y un controlador 120 configurado para controlar la memoria volátil. La memoria volátil 110 puede ser, por ejemplo, una DRAM (memoria de acceso aleatorio dinámica) , una SDRAM (una DRAM síncrona) , y varias otras clases de DRAM, etcétera. Basándose en la descripción y las enseñanzas que se proveen en la presente invención, aquellos expertos en la técnica apreciarán cómo practicar la presente invención con otros tipos de memorias que requieren operaciones de actualización. En una instrumentación, el método de actualización independiente es provocado vía lógica de control o un procesador que controla el controlador de memoria 120 y la memoria volátil 110. Se debe comprender que la lógica de control o procesador pueden ser instrumentar como un módulo independiente o integrado como parte de otro componente, tal como, el controlador de memoria 120. La figura 2 indica además una modalidad de la memoria volátil 110 que se puede utilizar para practicar el método de actualización independiente. La memoria volátil 110 podría incluir un circuito de retención de dirección de banco 200, un impulsor de actualización 230, n número de contadores de nueras de actualización 210a-d y un número de de bancos 220a-d. El circuito de retención de dirección de banco 200 se utiliza para almacenar la dirección de banco objetivo para el banco específico que va a ser actualizado. Los bancos 220a-d están cada uno relacionados con sus contadores de hilera de actualización correspondientes 210a-d. Los valores iniciales para los contadores de hilera de actualización 210a-d se inicializan una vez que se encienden o reinician. Por ejemplo, el de contador de hilera de actualización 210a está relacionado con el banco 220a. Los contadores de hilera de actualización 210a-d se utilizan para mantener direcciones de hilera objetivo para hileras que son renovadas en los bancos respectivos 220a-d. Las direcciones de hilera objetivo almacenadas en los contadores de hilera de actualización 210a-d son independientes entre sí. El impulsor de actualización 230 se utiliza para controlar el circuito de retención de dirección de banco 200 durante el modo de auto-actualización, como se describirá más abajo. El impulsor de actualización 230 puede ser, por ejemplo, un reloj o otros mecanismos temporizadores . El controlador de memoria 120 (ver figura 1) puede dirigir la memoria volátil 110 en la que entra en modo de actualizar automáticamente y de auto-actualizar en un banco específico, es decir, el banco 220a, dentro de la memoria volátil 110 mientras otros bancos (tales como como, los bancos 220b-d) permanecen disponibles para su acceso. Para iniciar un ciclo de actualizar automáticamente, el controlador de memoria 120 (ver figura 1) emite un comando de actualizar automáticamente a ía memoria volátil 110 y carga la dirección de banco 240 en el circuito de retención de dirección de banco 200. La dirección de banco 240 se utiliza para identificar uno de los bancos 220a-d que son legidos para la actualización. La dirección de banco 2.40 también se utiliza para identificar el contador de hilera de actualización correspondiente relacionado con el banco a ser actualizado. Por lo tantc , con la dirección de banco almacenada en el circuito de retención de dirección de banco 200 y la dirección d hilera objetivo almacenada en el contador de hilera de actualización correspondiente, para que una hilera específica en un banco específico pueda ser identificada para su actualización. Después de que es llevada a cabo la operación de actualización, el contador de hilera de actualización relacionado con el banco que acaba de ser actualizado es incrementado por la lógica de control (no indicado) . Debido a que el controlador de memoria 120 está consciente del banco específico a ser actualizado, el acceso para los otros bancos puede continuar sin la interrupción. Esto maximiza la utilización de un bus de datos de memoria, reduce el consumo de energía, evitando secuencias abierto/cer ado de hileras innecesarias, y sirve para minimizar la latencia de transferencia. Además, debido a que los bancos 220a-d tienen sus propio contadores de hileía de actualización 210a-d, el controlador de memoria 120 tiene la flexibilidad de colocar actualizaciones independientes a un banco específico. En otras palabras, los bancos 220a-d se pueden actualizar independientes entre sí. Por ejemplo, en un caso, el controlador de memoria 120 puede emitir comando (s) de actualizar automáticamente a la memoria volátil 110 para actualizar automáticamente el banco 220a. Una o más hileras en el banco 220a son entonces actualizadas comenzando con la dirección de hilera objetivo almacenada en contador de hilera de actualización 210a relacionado con el banco 220a. En otro ejemplo, el controlador de memoria 120 puede emitir comando (s) de actualizar automáticamente a la memoria volátil 110 para actualizar automáticamente un banco diferente, el banco220c. Una o más hileras en el banco 220c son entonces actualizadas comenzando con la dirección de hilera objetivo almacenada en el contador de hilera de actualización 210c relacionado con el banco 220c. Se debe notar que la dirección de hilera objetivo en la hilera de actualización 210a y 210c pueden ser lo mismo o diferente respectivamente. Permitiendo que cada banco sea actualizado por separado, el controlador de memoria 120 puede utilizar esos períodos de tiempo cuando un banco en particular está inactivo para emitir un comando (s) de auto-actualizar a la memoria volátil 110, por lo que esa actualización (es) avanzada (s) se puedan realizar en el banco inactivo anticipadamente al programa antes que venzan. Por consiguiente, la disponibilidad de los bancos 220a-d es incrementada ya que se realizan actualización (es) programados menos frecuentemente cuando los bancos 220a-d están activo. En un ejemplo, si el banco 220a es inactivo durante un período proloncado, la(s) actualización (es) avanzada (s) adicional (es) puede (n) ser llevada (s) a cabo en el banco 220a; posteriormente, se pueden omitir actualización (es) programad (s) por el banco 220a mientras el banco 220a está activo. En otro ejemplo, si el banco 220b es inactivo para un período más breve, el controlador de memoria 120 puede decioir iniciar menor actualización avanzada (s) . Teniendo la habilidad de actualización adelantada de programa permite a los bancos 220a-d operar más eficientemente durante los períodos de alto tráfico de datos a los bancos. Por ejemplo, si un banco en particular es n actualizaciones adelantado por el programa, el controlador de memoria 120 puede evitar la sobrecarga de emitir n actualizaciones programadas regularmente a ese banco; pero en su lugar, ruede continuar llevando a cabo operaciones de acceso a la memoria. Esto maximiza la utilización del bus de datos de memoria, reduce el consumo de energía evitando secuencias de abertura/cierre y sirve para minimizar la latencia de transferencia. Además, el controlador de memoria 120 puede dirigir la memoria volátil 110 para que entre en un modo de auto-actualización. Cuando entra en el modo de actualización, la memoria volátil 110 empieza con la dirección de banco más reciente almacenada en el circuito de retención de dirección ce banco 200. La dirección de banco más reciente generalmente es la dirección de banco usada en la operación más reciente de auto-actualizar.
Usando la dirección de banco actualmente almacenada en el circuito de retención de dirección de banco200, la memoria volátil 110 tiene la capacidad de recolectar el controlador de memoria 120 qae se dejó fuera después de la última operación de auto-ac:ualizar . Durante cada operación de auto-actualización, se identifica un banco objetivo que se va a actualizar por medio de la dirección de banco actualmente almacenada en el circuito de retención de dirección de banco 200. Una hilera específica en el banco objetivo que se va a actualizar es identificada adicionalmente por la dirección de hilera objetivo actualmente almacenada en el. contador de hilera de actualización relacionado con el banco objetivo. Por lo tanto, una operación de actualización puede ser desarrollada en la hilera específica en el banco ob etivo . Además, durante cada operación de auto-actualización, el circuito de retención de dirección de banco 200 está incrementado por el impulsor de actualización 230. Incremer tando el circuito de retención de dirección de banco 2C0, la dirección de banco se actuali.za para identificar el próximo banco objetivo que va a ser actualizado. Adenás, el contador de hilera de actualización relacionado con el banco que acaba de ser actualizado está también incrementado por medio de una lógica de control (no indicada) para proveer una dirección de hilera objetivo actualizada para ese banco; la dirección de hilera objetivo actualizada será usada la próxima vez que ese banco vaya a ser actualizado. Entonces se realiza la próxima operación de auto-actualización utilizando la dirección de banco actualizada en el circuito de retención de dirección de banco 200 y el contador de hilera de actualización correspondiente se relaciona con el banco identificado por la dirección de banco actualizada. Por consiguiente, cuando la memoria volátil 100 entra al modo de auto-actualización, se ciclan los bancos 220a-d a través del uso de sus correspondientes contadores de hilera de actualización 210a-d. Por otra parte, cuando la memoria volátil 100 entra un modo de auto-actualización, todos los bancos 220a-d se pueden actualizar simultáneamente utilizando las direcciones de hilera objetivo almacenadas respectivamente en los correspondientes contadores de hilera de actualización 210a-d. La actualización simultánea de todos los bancos 220a-d y operaciones relacionadas de los contadores de hilera de actualización 210a-d se pueden lograr mediante una lógica de control (no indicada). Basado en la descripción y la enseñanza provistas en la presente invención, aquellos expertos en la técnica apreciaran como efectuar ..a actualización simultánea de conformidad con los conce tos descritos en la presente invención . Los métodos o algoritmos descritos en relación con las modalidades descritas en la presente invención se pueden expresar directamente en hardware, en un módulo de software ejecutable por un procesador, o en una combinación de ambos, en forma de lógica de control, instrucciones de programación, u otras instrucciones. Un módulo de software puede residir en una memoria RAM, memoria instantánea, memoria ROM, memoria de EPROM, memoria de EEPROM, registros, disco duro, disco duro removible, un CD-ROM, o cualquier otra forma de medio de almacenamiento conocido en la técnica. Un medio de almacenamiento puede ser acoplado al procesador ele forma que el procesador puede leer información del mismo, y escribir información hacia, el medio de almacenamiento. En una alternativa, el medio de almacenamiento puede estar integrado al procesador. La descripción anterior de las modalidades descritas se provee para permitir a cualquier experto en la técnica que realice o desarrolle la presente invención. Varias modificaciones a estas modalidades serán fácilmente evidentes para aquellos expertos en la técnica, sin apartarse del espíritu o alcance de la invención. Por lo tanto, la presente invención no está destinada para que esté limitada a las modalidades que se muestran en l a presente, pero se debe acordar el amplio alcance consistente con las reivindicaciones que se muestran en la presente invención, pero se debe acordar el amplio alcance consistente con las reivindicaciones, en donde la referencia a un elemento en el singular no quiere decir "Uno y solamente uno" a menos que se especifique detalladamente, pero por otro lado significa "Uno o más". Todos los que equivalentes estructurales y funcionales a los eJ eméritos de las varias modalidades descritas en toda está descripción detallada que se dan a conocer o que después se dan a conocer por aquellos expertos en la técnica son expresamente incluidos en la presente invención para que sean abarcados por ias reivindicaciones. Además, nada de lo descrito en la presente invención tiene la intención de estar destinada al público considerar si cal descripción se contempla explícitamente en las reivindicaciones. Ningún elemento de las reivindicaciones se debe interpretar conforme a las disposiciones dei Código de los Estados Unidos, titulo 35, § 112, sexto pártalo, a menos que el elemento sea expresamente declarado utilizando la frase "Medios expresamente para" o, en caso de una reivindicación cié

Claims (29)

método, el elemento se de::lara usando la frase "Paso para" . NOVEDAD DE LA INVENCIÓN Habiendo descrito el presente invento, se considera como una novedad y, por lo tanto, se reclama como prioridad lo contenido en las siguientes: REIVINDICACIONES
1.- Un sistema de memoria que comprende: una memoria volátil que cuenta con una pluralidad de bancos, cada banco que cuenta con una pluralidad de filas; y un controlador de memoria configurado para dirigir la memoria volátil para que se ajuste en un modo de auto-actualizar, el controLador de memoria configurado además para proveer una dirección de banco obje ivo a la memoria volátil; en donde se configura la memoria volátil para desarrollar una operación en el modo de auto-actual izar, la operación de auto-actualizar que se va a desarrollar en un banco objetivo identificado por medio de la dirección ele banco objetivo; y en donde los bancos restantes en la pluralidad de bancos diferentes al banco objetivo están disponibles para acceder a la memoria mientras que se está desarrollando la operación ce auto-actualizar en el banco objetivo .
2.- El sistema de conformidad con la reivindicación 1, caracterizado porque la memoria volátil comprende además una plura Lidad de contadores de fila de actualización, cada contador de fila de actualización asociado con un banco correspondiente y configurado para mantener una dirección de fila objetivo; y caracterizado porque se configura además la memoria volátil para desarrollar la operación de auto-actualizar en el banco objetivo utilizando la dirección de fila objetivo almacenada en el contador de fila de actualización asociado con el banco objetivo.
3.- El sistema de conformidad con la reivindicación 2, caracterizado porque las direcciones de la fila objetivo almacenadas respectivamente en la pluralidad de contadores de fila de actualización son independientes entre sí.
4.- El sistema de conformidad con la reivindicación 2, caracterizado porque se configura además el controlador de memoria para dirigir la memoria volátil para que se ajuste en un modo de auto-actualización; caracterizado porque se configura además la memoria volátil para que circule a través de la pluralidad de bancos en el modo de auto -actualización incrementando Ja dirección de banco objetivo para generar la dirección de banco objetivo actual; y caracterizado porque durante cada operación de auto-actualización, se configura además ia memoria volátil para actualizar el banco identificado por medio de la dirección de banco objetivo actual en base a la dirección de fila objetivo almacenada en el contador de fila de actualización asociado.
5.- El sistema de conformidad con la reivindicación 1, caracterizado porque se configura además la memoria volátil para desarrollar una o más operaciones de auto-actualizar adicional del banco objetivo en el modo de auto-actualizar para generar una o más actualizaciones avanzadas para el banco objetivo en caso que el banco objetivo esté inactivo.
6.- El sistema de conformidad con la reivindicación 5, caracterizado porque se configura además la memoria volátil para evitar desarrollar una actualización programada regularmente en caso que se hayan desarrollado una o más actualizaciones y continúe con sus operaciones normales.
7.- El sistema de conformidad con la reivindicación 1, caracterizado porque la memoria volátil es una de una memoria de acceso aleatorio dinámico (DRAM) o una DRAM síncrona.
8.- Un sistema de memoria que comprende: una memoria volátil que cuenta con un cerrojo de dirección de banco, una pluralidad de bancos, una pluralidad e contadores de fila de actualización, cada contador de fila de actualización asociado con un banco correspondiente y configurado para almacenar una dirección de fila objetivo; y un controlador de memoria configurado para dirigir la memoria volátil para que se ajuste en un modo de auto-actualizar, el controlador de memoria configurado además para cargar una dirección de banco objetivo en el cerrojo de dirección de banco; en donde se configura la memoria volátil para desarrollar unai operación de auto-actualizar en el modo de auto-actualizar, la operación de auto-actualizar que se va a desarrollar en un banco objetivo identificado por medio de la dirección de banco objetivo utilizando una dirección de fila objetivo almacenada en el contador de fila de actualización asociado con el banco objetivo .
9.- El sistema de conformidad con la reivindicación 8, caracterizado porque los bancos restantes en la pluralidad de bancos diferentes al banco objetivo están disponibles para el acceso de memoria mientras que se esté desarrollando la operación de auto- actualizar en el banco objetivo.
10.- El sistema de conformidad con la reivindicación 8, caracterizado porque las direcciones de fila objetivo almacenadas respectivamente en la pluralidad de contadores de fila de actualización son independientes entre sí .
11.- El sistema de conformidad con la reivindicación 8, caracterizado porque se configura además el contador de memoria para dirigir la memoria volátil para que se ajuste en un modo de aut o-actual rzacion ; caracterizado porque se configura además la memoria volátil para circular a través de la pluralidad de bancos en el modo de auto-actualización incrementando el cerrojo de dirección de banco para generar la dirección de banco objetivo actual; y caracterizado porque durcinte cada operación de auto-actualización, se configura además Ja memoria volátil para actualizar el banco identificado por medio de la dirección de banco objetivo actual en base a la dirección de fila objetivo almacenada en el contador de fila de actualización asociado.
12.- El sistema de conformidad con la reivindicación 8, caracterizado porque se configura además la memoria volátil para desarrollar una o más operaciones de auto-actualizar adiciona, en el banco objetivo en el modo de auto-actualizar para generar una o mas actualizaciones avanzadas para el banco objetivo en caso que el banco objetivo esté inactivo.
13.- El sistema-. de conformidad con ia reivindicación 12, caracterizado porque se configura además la memoria volátil para evitar que se desarrolle una actualización programada regularmente en caso que se hayan desarrollado una o más actualizaciones avanzadas y continúe con sus operaciones normales.
14.- El sistema de conformidad con la reivindicación 11, caracterizado porque cuando incjrese la memoria volátil en el modo de auto-actualización, la dirección de banco objetivo almacenada en el cerrojo de dirección de banco representa la última dirección de banco utilizada en la última operación de auto-actualizar.
15.- El sistema de conformidad con la reivindicación 8, caracterizado porque la memoria volátil es una de una memoria de acceso aleatorio dinámico (DRAM) o una DRAM síncrona.
16.- Un sistema de memoria que comprende: una memoria volátil que cuenta con una pluralidad de bancos; los medios de cerrojo o seguro para almacenar una dirección de banco objetivo; medios de conteo para mantener una dirección de fila objetivo para cada banco correspondiente; y medios de control para dirigir la memoria volátil para que se ajuste en un modo de auto-actualizar y se cargue la dirección de banco objetivo en el medio de cerrojo; en donde se configura la memoria volátil para recuperar la dirección de banco objetivo del medio de cerrojo y desarrollar una operación de auto-actualizar en el modo de aato-actualizar, la operación de auto-actualizar que se desarrolla en un banco objetivo identificada por medio de la dirección de banco objetivo utilizando la dirección de fila objetivo para el banco objeti o.
17.- El sistema de conformidad con la reivindicación 16, caracterizado porque los bancos restantes en la pluralidad de bancos diferentes al banco objetivo están disponibles para el acceso de memoria mientras que se está desarrollando la operación de a?to-actualizar en el banco obje;:vo.
18.- El sistema de conformidad con la reivindicación 16, caracterizado porque las dirección de fila objetivo para la pluralidad de bancos mantenidos por los medios de conteo son independientes entre sí.
19.- El sistema de conformidad con ia reivindicación 16, caracterizado porque se utilizan además los medios de control para dirigir la memoria volátil para que se ajuste en un modo de auto-actualizaic Lón ; caracterizado porque se configura además la memoria volátil para que circule a través de la pluralidad de bancos en el modo de auto-actualización incrementando los medios de cerrojo o seguro para generar la dirección de banco objetivo actual; y caracterizado porque durante cada operación de auto-actualización, se configura además la memoria volátil para actualizar el banco identificado por la dirección de banco objetivo actual en base a la dirección de fila objetivo para ese banco.
20.- El sistema de conformidad con la reivindicación 16, caracterizado porque se configura además la memoria volátil para desarrollar una o más operaciones de auto-actualizar adicional en el banco objetivo en el modo de auto-actualizar para generar una o más actualizaciones avanzadas para el banco objetivo en caso que el banco objetivo esté inactivo.
21.- El sistema de conformidad con la reivindicación 20, caracterizado porque se configura además la memoria volátil para evitar que se desarrolle una actualización programada regularmente en caso que se hayan desarrollado una o más actualizaciones avanzadas y continúe con sus operaciones normales.
22.- El sistema de conformidad con ia reivindicación 19, caracterizado porque al ingresar la memoria volátil en el modo de auto-actualización, la dirección de banco objetivo almacenada en los medios de cerrojo o seguro representa la última dirección de banco utilizada en la última operación de auto-actualizar.
23.- El sistema de conformidad con la reivindicación 16, caracterizado porque la memoria volátil es una de una memoria de acceso aleatorio dinámico (DRAM) o una DRAM síncrona.
24.- Un método para proporcionar la actualización de memoria para una memoria volátil que cuenta con una pluralidad de bancos, comprende: mantener una dirección de fila objetivo para cada uno de la pluralidad de bancos, en donde las direcciones de fila objetivo para la pluralidad de bancos son independientes entre sí; cargar una dirección de banco objetive), y dirigir la memoria volátil para que ingrese en un modo de auto-actualizar y desarrolle una operación de auto-actualizar en un banco objetivo identificado por medio de la dirección de banco objetivo utilizando la dirección de fila objetivo correspondiente al banco objetivo.
25.- El método de conformidad con la reivindicación 24, caracterizado porque los bancos restantes en la pluralidad de bancos diferentes al banco objetivo están disponibles para el acceso de memoria mientras que se está desarrollando la operación de auto-actualizar en el banco objetivo.
26.- El método de conformidad con la reivindicación 24, comprende además: dirigir la memoria volátil para que se a" usté en un modo de auto-actualización; y circular a través de la pluralidad de bancos en el modo de auto -actualización incrementando la dirección de banco objetivo y desarrollando una actualización en el banco identificado por la dirección de banco objetivo en base a la dirección de fila objetivo correspondiente al banco identificado durante cada operación de auto-actualización.
27.- El método de conformidad con la reivindicación 24, comprende además: desarrollar una o más operaciones de auto-actualizar adicional en el banco objetivo en el modo de auto--actualizar para generar una o más actualizaciones avanzadas para el banco objetivo en caso que el banco objetivo esté inactivo.
28.- El método de conformidad con la rei indicación 27, comprende' además: evitar la ejecución de una actualización programada regularmente en caso que se haya desarrollado una o más actualizaciones avanzadas y continuar con la operación normal de la memoria volátil.
29.- El método de conformidad con la reivindicación 24, caracterizado porque la memoria volátil es una de una memoria de acceso aleatorio dinámico (DRAM) o una DRAM síncrona.
MXPA06013732A 2004-05-27 2005-05-27 Metodo y sistema para proveer la actualizacion de un banco independiente para memorias volatiles. MXPA06013732A (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US57533304P 2004-05-27 2004-05-27
US10/982,691 US7184350B2 (en) 2004-05-27 2004-11-05 Method and system for providing independent bank refresh for volatile memories
PCT/US2005/018580 WO2005119690A1 (en) 2004-05-27 2005-05-27 Method and system for providing independent bank refresh for volatile memories

Publications (1)

Publication Number Publication Date
MXPA06013732A true MXPA06013732A (es) 2007-03-15

Family

ID=34981522

Family Applications (1)

Application Number Title Priority Date Filing Date
MXPA06013732A MXPA06013732A (es) 2004-05-27 2005-05-27 Metodo y sistema para proveer la actualizacion de un banco independiente para memorias volatiles.

Country Status (9)

Country Link
US (2) US7184350B2 (es)
EP (1) EP1756833B1 (es)
JP (2) JP5175093B2 (es)
KR (1) KR100870478B1 (es)
CN (1) CN102543158B (es)
IL (1) IL179501A0 (es)
MX (1) MXPA06013732A (es)
TW (1) TW200615969A (es)
WO (1) WO2005119690A1 (es)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543914B1 (ko) * 2003-04-30 2006-01-23 주식회사 하이닉스반도체 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7953921B2 (en) * 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
JP5109388B2 (ja) * 2007-02-07 2012-12-26 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
US20080151670A1 (en) 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
KR100909630B1 (ko) * 2007-11-02 2009-07-27 주식회사 하이닉스반도체 어드레스 카운터 회로
US20090204837A1 (en) * 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US9293187B2 (en) * 2011-09-26 2016-03-22 Cisco Technology, Inc. Methods and apparatus for refreshing digital memory circuits
KR20130090633A (ko) 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
US9721640B2 (en) * 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10141042B1 (en) 2017-05-23 2018-11-27 Micron Technology, Inc. Method and apparatus for precharge and refresh control
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10726903B2 (en) 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) * 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687107A (en) * 1985-05-02 1987-08-18 Pennwalt Corporation Apparatus for sizing and sorting articles
JPH02260195A (ja) * 1989-03-30 1990-10-22 Mitsubishi Electric Corp リフレッシュコントロール回路
JPH03124399U (es) * 1990-03-28 1991-12-17
DE69228233T2 (de) * 1991-12-18 1999-09-16 Sun Microsystems Inc Wahlfreie Auffrischung
JPH07141862A (ja) * 1993-06-25 1995-06-02 Toshiba Corp リフレッシュタイミング制御装置
JPH08129881A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd Ｓｄｒａｍ制御装置
WO1997002652A2 (en) 1995-06-30 1997-01-23 Philips Electronics N.V. Tunable crystal oscillator with harmonic output
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
JP3490887B2 (ja) * 1998-03-05 2004-01-26 シャープ株式会社 同期型半導体記憶装置
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
EP0955640A3 (en) * 1998-03-30 2000-01-19 Siemens Aktiengesellschaft Decoded autorefresh mode in a DRAM
JP2001332083A (ja) * 2000-05-18 2001-11-30 Nec Corp 半導体記憶装置およびそのアドレス制御方法
JP2001332084A (ja) * 2000-05-22 2001-11-30 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
US20020069319A1 (en) * 2000-12-01 2002-06-06 Ming-Hsien Lee Method and apparatus of event-driven based refresh for high performance memory controller
US6529433B2 (en) * 2001-04-03 2003-03-04 Hynix Semiconductor, Inc. Refresh mechanism in dynamic memories
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
US6859407B1 (en) * 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7236416B2 (en) * 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7088633B2 (en) * 2004-05-27 2006-08-08 Qualcomm Incorporated Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories

Also Published As

Publication number Publication date
US7583552B2 (en) 2009-09-01
TW200615969A (en) 2006-05-16
CN102543158B (zh) 2015-01-21
EP1756833B1 (en) 2014-06-04
JP2008500644A (ja) 2008-01-10
CN102543158A (zh) 2012-07-04
US20050265104A1 (en) 2005-12-01
EP1756833A1 (en) 2007-02-28
KR100870478B1 (ko) 2008-11-27
KR20070027619A (ko) 2007-03-09
IL179501A0 (en) 2007-05-15
JP5819125B2 (ja) 2015-11-18
JP2012009129A (ja) 2012-01-12
JP5175093B2 (ja) 2013-04-03
US7184350B2 (en) 2007-02-27
WO2005119690A1 (en) 2005-12-15
US20070121409A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
MXPA06013732A (es) Metodo y sistema para proveer la actualizacion de un banco independiente para memorias volatiles.
KR100871080B1 (ko) 휘발성 메모리들을 위해 지시된 뱅크 리프레시를 제공하는방법 및 시스템
EP1751769B1 (en) Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
EP1815479B1 (en) Method and system for minimizing impact of refresh operations on volatile memory performance
US7236416B2 (en) Method and system for controlling refresh in volatile memories
CN105378847A (zh) Dram子阵列级自动刷新存储器控制器优化

Legal Events

Date Code Title Description
FG Grant or registration