JPH03124399U - - Google Patents
Info
- Publication number
- JPH03124399U JPH03124399U JP3229290U JP3229290U JPH03124399U JP H03124399 U JPH03124399 U JP H03124399U JP 3229290 U JP3229290 U JP 3229290U JP 3229290 U JP3229290 U JP 3229290U JP H03124399 U JPH03124399 U JP H03124399U
- Authority
- JP
- Japan
- Prior art keywords
- dram
- selector
- select
- banks
- refresh request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Dram (AREA)
Description
第1図は本考案の一実施例の構成を示す構成図
、第2図は第1図に示した装置の動作例を示すタ
イムチヤート、第3図は第1図の要部を詳細に示
す説明図、第4図はリフレツシユするバンクの振
り分けの様子を示す説明図、第5図は従来のリフ
レツシユを説明する説明図である。 1……DRAM制御回路、2……セレクタ、3
−0……DRAM制御手段、3−1……DRAM
制御手段、4−0……リフレツシユ要求手段、4
−1……リフレツシユ要求手段、5−0……制御
信号発生手段、5−1……制御信号発生手段、6
−0……DRAM(バンク0)、6−1……DR
AM(バンク1)。
、第2図は第1図に示した装置の動作例を示すタ
イムチヤート、第3図は第1図の要部を詳細に示
す説明図、第4図はリフレツシユするバンクの振
り分けの様子を示す説明図、第5図は従来のリフ
レツシユを説明する説明図である。 1……DRAM制御回路、2……セレクタ、3
−0……DRAM制御手段、3−1……DRAM
制御手段、4−0……リフレツシユ要求手段、4
−1……リフレツシユ要求手段、5−0……制御
信号発生手段、5−1……制御信号発生手段、6
−0……DRAM(バンク0)、6−1……DR
AM(バンク1)。
Claims (1)
- 【実用新案登録請求の範囲】 複数のバンク6−0,6−1から構成されたD
RAM6をリフレツシユするためのメモリ制御回
路1において、 外部からのメモリアクセスをデコードし、それ
ぞれのバンクにセレクト/デイセレクトを通知す
るセレクタ2と、 一定周期でリフレツシユ要求を発生すると共に
デイセレクト状態時にリフレツシユ要求を発生す
るリフレツシユ要求手段4−0,4−1及びDR
AMへの制御信号とアドレスとを発生する制御信
号発生手段5−0,5−1からなりDRAMのバ
ンクを1対1で制御するDRAM制御手段3−0
,3−1とを備えたことを特徴とするメモリ制御
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3229290U JPH03124399U (ja) | 1990-03-28 | 1990-03-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3229290U JPH03124399U (ja) | 1990-03-28 | 1990-03-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03124399U true JPH03124399U (ja) | 1991-12-17 |
Family
ID=31535236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3229290U Pending JPH03124399U (ja) | 1990-03-28 | 1990-03-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03124399U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009129A (ja) * | 2004-05-27 | 2012-01-12 | Qualcomm Inc | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム |
-
1990
- 1990-03-28 JP JP3229290U patent/JPH03124399U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009129A (ja) * | 2004-05-27 | 2012-01-12 | Qualcomm Inc | 揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03254497A (ja) | マイクロコンピュータ | |
JPH03124399U (ja) | ||
JPH03115998U (ja) | ||
JPS6311799U (ja) | ||
JPH025794U (ja) | ||
JPH0476886A (ja) | メモリ | |
JPS60126845U (ja) | ビデオramアクセス回路 | |
JPH03116459U (ja) | ||
JPH0293881U (ja) | ||
JPH01164562U (ja) | ||
JPH04281289A (ja) | メモリリフレッシュ方式 | |
JPH039027U (ja) | ||
JP2758828B2 (ja) | メモリリフレッシュ制御回路 | |
JPH05242670A (ja) | Dram回路 | |
JPH01144943U (ja) | ||
JPH0458761U (ja) | ||
JPH0279290A (ja) | メモリリフレッシュ回路 | |
JPH0440344U (ja) | ||
JPH0370656U (ja) | ||
JPS62135257U (ja) | ||
JPH03124248U (ja) | ||
JPH0328595U (ja) | ||
JPS61128746U (ja) | ||
JPS60155099U (ja) | 記憶制御装置 | |
JPH05144262A (ja) | Casビフオアrasリフレツシユ制御回路 |