JPH03115998U - - Google Patents
Info
- Publication number
- JPH03115998U JPH03115998U JP2331590U JP2331590U JPH03115998U JP H03115998 U JPH03115998 U JP H03115998U JP 2331590 U JP2331590 U JP 2331590U JP 2331590 U JP2331590 U JP 2331590U JP H03115998 U JPH03115998 U JP H03115998U
- Authority
- JP
- Japan
- Prior art keywords
- address
- switching
- dram
- accessing
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Dram (AREA)
Description
第１図は本考案のアドレス切替回路の一実施例
を示す回路図。第２図は第１図の回路図によると
ころのタイミングチヤート。第３図は従来のアド
レス切替回路を示す回路図。第４図は従来のアド
レス切替回路のタイミングチヤート。第５図は本
考案中の遅延回路の回路図。第６図は本考案の他
の実施例を示す回路図。 １……ＤＲＡＭ、２……ＤＲＡＭアドレスバス
、３……システムアドレスバス、４……マルチプ
レクサ、５……ＲＡＳ、６……ＣＡＳ、７……Ｍ
ＰＸ、８……ＯＥ、９……ＷＥ、１０……データ
バス、１１……遅延回路、１２……ＭＰＸ−１、
１３……ＤＲＡＭアドレスバス１、１４……イン
バータ、１５……抵抗、１６……コンデンサ。
を示す回路図。第２図は第１図の回路図によると
ころのタイミングチヤート。第３図は従来のアド
レス切替回路を示す回路図。第４図は従来のアド
レス切替回路のタイミングチヤート。第５図は本
考案中の遅延回路の回路図。第６図は本考案の他
の実施例を示す回路図。 １……ＤＲＡＭ、２……ＤＲＡＭアドレスバス
、３……システムアドレスバス、４……マルチプ
レクサ、５……ＲＡＳ、６……ＣＡＳ、７……Ｍ
ＰＸ、８……ＯＥ、９……ＷＥ、１０……データ
バス、１１……遅延回路、１２……ＭＰＸ−１、
１３……ＤＲＡＭアドレスバス１、１４……イン
バータ、１５……抵抗、１６……コンデンサ。
Claims (1)
- ＤＲＡＭ（ダイナミツク・ランダム・アクセス
メモリ）のアクセスの行う際のロウアドレス、カ
ラムアドレスを切替える時、そのアドレスを分割
し切替えるタイミングを遅延させたことを特徴と
するアドレス切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331590U JPH03115998U (ja) | 1990-03-08 | 1990-03-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331590U JPH03115998U (ja) | 1990-03-08 | 1990-03-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03115998U true JPH03115998U (ja) | 1991-12-02 |
Family
ID=31526305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331590U Pending JPH03115998U (ja) | 1990-03-08 | 1990-03-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03115998U (ja) |
-
1990
- 1990-03-08 JP JP2331590U patent/JPH03115998U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03115998U (ja) | ||
| JPH03116459U (ja) | ||
| JPS63171845U (ja) | ||
| JPH0293881U (ja) | ||
| JPS6093200U (ja) | ダイナミツクメモリアクセス回路 | |
| JPH01144943U (ja) | ||
| JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
| JPS62121652U (ja) | ||
| JPH0366441U (ja) | ||
| JPH0328595U (ja) | ||
| JPS60166899U (ja) | 記憶装置 | |
| JPS63168549U (ja) | ||
| JPH03124399U (ja) | ||
| JPH0176640U (ja) | ||
| JPH0420698U (ja) | ||
| JPS6343246U (ja) | ||
| JPH0447757U (ja) | ||
| JPS6294498U (ja) | ||
| JPS6144974U (ja) | 画像メモリ装置 | |
| JPH0397943U (ja) | ||
| JPH01117000U (ja) | ||
| JPS6316335U (ja) | ||
| JPS6324747U (ja) | ||
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS61997A (ja) | ダイナミツクメモリ・リフレツシユ回路 |