KR102013607B1 - 반도체 장치 및 그것의 바디 바이어스 방법 - Google Patents

반도체 장치 및 그것의 바디 바이어스 방법 Download PDF

Info

Publication number
KR102013607B1
KR102013607B1 KR1020120142892A KR20120142892A KR102013607B1 KR 102013607 B1 KR102013607 B1 KR 102013607B1 KR 1020120142892 A KR1020120142892 A KR 1020120142892A KR 20120142892 A KR20120142892 A KR 20120142892A KR 102013607 B1 KR102013607 B1 KR 102013607B1
Authority
KR
South Korea
Prior art keywords
body bias
temperature
bias voltage
semiconductor device
leakage current
Prior art date
Application number
KR1020120142892A
Other languages
English (en)
Other versions
KR20140074668A (ko
Inventor
김광호
정진혁
고형종
노호성
박호진
이선규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120142892A priority Critical patent/KR102013607B1/ko
Priority to US14/092,318 priority patent/US8988135B2/en
Priority to DE102013224477.0A priority patent/DE102013224477A1/de
Priority to CN201310669934.XA priority patent/CN103871443B/zh
Priority to JP2013255444A priority patent/JP6265723B2/ja
Publication of KR20140074668A publication Critical patent/KR20140074668A/ko
Application granted granted Critical
Publication of KR102013607B1 publication Critical patent/KR102013607B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 반도체 장치는 복수의 트랜지스터들을 포함하는 기능 블록, 상기 기능 블록의 구동 온도를 실시간으로 검출하는 온도 검출기, 그리고 상기 검출된 구동 온도에 따라 상기 복수의 트랜지스터들의 누설 전류를 적응적으로 조정하기 위한 바디 바이어스 전압을 생성하는 적응형 바디 바이어스 발생기를 포함한다.

Description

반도체 장치 및 그것의 바디 바이어스 방법{SEMICONDUCTOR DEVICE AND BODY BIAS METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 온도에 따라 바디 바이어스를 조정하는 반도체 장치 및 그것의 바디 바이어스 방법에 관한 것이다.
최근, 스마트폰, 테이블릿 PC, 디지털 카메라, MP3 플레이어, PDA 등과 같은 모바일 기기의 이용이 폭발적으로 증가하고 있다. 이러한 모바일 기기에서도 멀티미디어의 구동 및 각종 데이터의 처리량이 증가하면서, 고속 프로세서의 채용이 확대되고 있다. 모바일 기기에는 다양한 응용 프로그램(Application program)들이 구동된다. 다양한 응용 프로그램들을 구동하기 위하여, 모바일 기기에는 워킹 메모리(예를 들면, DRAM), 비휘발성 메모리, 그리고 응용 프로세서(Application Processor: 이하, AP)와 같은 반도체 장치들이 사용된다. 그리고 모바일 환경에서의 고성능화에 대한 요구에 따라 상술한 반도체 장치들의 집적도와 구동 주파수는 날로 높아지고 있다.
모바일 기기에서 반도체 장치의 누설 전류의 제어는 소비 전력의 절감과 온도 제어 측면에 있어서 매우 중요한 부분이다. 반도체 장치의 고집적화, 고성능화를 달성하기 위한 미세화 공정이 점차 일반화되고 있다. 미세화 공정에 의해서 반도체 장치의 누설 전류는 점차 증가하는 경향이 있다. 따라서, 반도체 장치의 누설 전류의 제어를 효율적으로 구현하기 위한 기술이 절실한 실정이다.
본 발명의 목적은 실시간으로 검출되는 온도에 따라 트랜지스터들의 바디 바이어스를 조정하여 안정된 성능과 신뢰성을 제공하는 반도체 장치 및 그것의 바디 바이어스 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 반도체 장치는 복수의 트랜지스터들을 포함하는 기능 블록, 상기 기능 블록의 구동 온도를 실시간으로 검출하는 온도 검출기, 그리고 상기 검출된 구동 온도에 따라 상기 복수의 트랜지스터들의 누설 전류를 적응적으로 조정하기 위한 바디 바이어스 전압을 생성하는 적응형 바디 바이어스 발생기를 포함한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 반도체 장치의 바디 바이어스 방법은, 상기 반도체 장치의 구동 온도를 검출하는 단계, 상기 구동 온도에 대응하는 바디 바이어스 전압을 생성하는 단계, 그리고 상기 바디 바이어스 전압을 상기 반도체 장치의 기능 블록에 제공하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 실시 예에 따른 시스템 온 칩은, 복수의 기능 블록들, 상기 복수의 기능 블록들의 구동 온도를 실시간으로 검출하는 온도 검출기, 그리고 상기 구동 온도에 따라 상기 복수의 기능 블록들 각각의 누설 전류를 적응적으로 조정하기 위한 바디 바이어스 전압을 생성하는 바디 바이어스 발생기를 포함한다.
이상과 같은 본 발명의 실시 예에 따르면, 온도의 변화에 대해서 누설 전류의 크기 변화가 적은 안정적인 성능을 갖는 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 보여주는 블록도이다.
도 2는 도 1의 기능 블록에 포함되는 소자들을 간략히 보여주는 회로도이다.
도 3a 및 도 3b는 도 2에 도시된 PMOS 트랜지스터와 NMOS 트랜지스터의 형태를 예시적으로 보여주는 단면도이다.
도 4는 본 발명의 실시 예에 따라 생성되는 바디 바이어스 전압의 특성을 보여주는 그래프이다.
도 5는 본 발명의 실시 예에 따른 온도 검출기를 간략히 보여주는 블록도이다.
도 6은 본 발명의 적응형 바디 바이어스 발생기의 일 실시 예를 보여주는 블록도이다.
도 7은 본 발명의 적응형 바디 바이어스 발생기의 다른 실시 예를 보여주는 블록도이다.
도 8은 도 7의 함수 발생기의 입출력 특성을 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 함수 발생기의 상수들 설정 방법을 간략히 보여주는 테이블이다.
도 10은 본 발명의 실시 예에 따른 바디 바이어스 전압의 제공에 따른 효과를 보여주는 그래프이다.
도 11은 본 발명의 실시 예에 따른 반도체 장치의 온도의 변화에 따른 바디 바이어스 방법을 보여주는 순서도이다.
도 12는 본 발명의 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다.
도 13은 본 발명의 또 다른 특징에 따른 반도체 장치를 보여주는 블록도이다.
도 14는 본 발명의 실시 예가 적용되는 반도체 장치를 포함하는 휴대용 단말기를 나타내는 블록도이다.
도 15는 본 발명의 실시 예에 따른 컴퓨터 시스템을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 반도체 장치 또는 반도체 칩이 본 발명의 특징 및 기능을 설명하기 위한 단위의 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 반도체 장치(100)는 기능 블록(110), 온도 검출기(120), 그리고 적응형 바디 바이어스 발생기(130)를 포함한다. 반도체 장치(100)는 적응형 바디 바이어스 발생기(130)를 통해서 온도에 따라 바디 바이어스를 조정하여 기능 블록(110)의 트랜지스터들의 누설 전류를 조정할 수 있다.
기능 블록(110)은 반도체 장치(100)에 제공되는 데이터나 제어 신호에 따라 다양한 연산을 수행하는 회로들의 집합체이다. 기능 블록(110)은 반도체 장치(100)의 제반 기능을 수행하는 다양한 회로들을 포함할 수 있다. 기능 블록(110)을 구성하는 가장 작은 로직 단위 중 하나가 트랜지스터이다. 기능 블록(110)에 포함되는 트랜지스터로는, 예를 들면, PMOS 트랜지스터나 NMOS 트랜지스터가 있다.
더불어, 기능 블록(110)은 바디 바이어스 전압(Vbb)을 적응형 바디 바이어스 발생기(130)로부터 제공받는다. 기능 블록(110)의 PMOS 트랜지스터 또는 NMOS 트랜지스터들은 온도에 따라 조정 가능한 바디 바이어스 전압(Vbb)을 제공받는다. 따라서, 온도에 민감한 PMOS 트랜지스터 또는 NMOS 트랜지스터의 누설 전류가 효과적으로 제어될 수 있다.
온도 검출기(120)는 반도체 장치(100)의 내부 온도를 감지한다. 온도 검출기(120)는 감지된 온도 정보(T)를 적응형 바디 바이어스 발생기(130)에 제공한다. 온도 검출기(120)는, 예를 들면, 온도에 따라 변하는 기전력을 사용하는 열기전력형(또는, 열전쌍) 센서, 온도에 따라 변화하는 저항의 크기를 감지하는 열도전형 센서 등이 사용될 수 있다. 온도 검출기(120)는 전류 미러형 차동 증폭기와 다이오드를 기본적 구성으로 하는 밴드갭 레퍼런스 타입의 반도체 센서로 형성될 수도 있다. 하지만, 온도 검출기(120)의 온도 측정 방식은 여기에 국한되지 않으며 다양하게 변경될 수 있음은 잘 이해될 것이다.
적응형 바디 바이어스 발생기(130)는 기능 블록(110)의 바디 바이어스 전압(Vbb)을 제공한다. 적응형 바디 바이어스 발생기(130)는 온도 검출기(120)로부터 제공되는 실시간 온도(T)를 참조하여 미리 설정된 바디 바이어스 전압(Vbb)을 생성한다. 반도체로 형성되는 트랜지스터의 누설 전류는 온도에 매우 민감하다. 하지만, 일반적으로 바디 바이어스 전압은 테스트 공정에서 설정된 값으로 고정된다. 따라서, 반도체 장치(100)가 구동되는 실장 환경에서의 온도를 고려하지 않은 바디 바이어스 전압이 제공되는 셈이다.
본 발명의 적응형 바디 바이어스 발생기(130)는 온도에 따른 최적의 바디 바이어스 전압을 생성한다. 본 발명의 적응형 바디 바이어스 발생기(130)는 검출된 온도에서 누설 전류가 최소가 되는 바디 바이어스 전압을 생성할 수 있다. 또는, 본 발명의 적응형 바디 바이어스 발생기(130)는 검출된 온도에서 최소 누설 전류를 보장하기 위한 바디 바이어스 전압(Vbb)의 근사치를 제공할 수 있다. 본 발명의 실시 예에 따른 바디 바이어스 전압(Vbb)의 제공에 의하면, 기능 블록(110)을 구성하는 트랜지스터들의 누설 전류는 구동 온도의 급격한 변화에도 안정적으로 제어될 수 있을 것이다.
이상에서는 본 발명의 반도체 장치(100)에 포함되는 기본적인 구성들이 설명되었다. 하지만, 반도체 장치(100)는 상술한 구성들과 연결되는 다양한 구성들을 더 포함할 수 있음은 잘 이해될 것이다. 여기서, 반도체 장치(100)는 복수의 기능 블록(Intellectual Property: 이하, IP)들로 구성되는 시스템 온 칩(System On Chip: 이하, SoC)으로 구성될 수 있다. 그리고 반도체 장치(100)는 시스템 온 칩(SoC)의 일부이거나, 복수의 기능 블록(IP)들 중 어느 하나에 대응될 수 있다.
본 발명의 반도체 장치(100)는 구동 온도의 변화에 따라 누설 전류의 양을 최적화하기 위한 바디 바이어스 전압(Vbb)을 생성할 수 있다. 현재의 구동 온도(T)에서 최적화된 바디 바이어스 전압(Vbb)의 제공을 통해서 트랜지스터에 흐르는 누설 전류의 양을 최소화할 수 있다. 미세화 공정의 발달에 따라 반도체 장치(100)의 누설 전류의 크기는 증가하는 경향이 있다. 반도체 장치(100)의 누설 전류의 크기는 온도에 아주 민감하다. 따라서, 온도 증가와 누설 전류의 증가가 상호 상승 작용을 일으키는 현상(예를 들면, Thermal positive feedback)은 반도체 장치의 성능을 심각하게 저하시킬 수 있다. 본 발명의 실시 예에 따르면, 이러한 온도 상승에 따른 누설 전류의 증가의 연쇄 반응의 속도를 늦추거나, 차단할 수 있다.
도 2는 도 1의 기능 블록에 포함되는 트랜지스터들을 간략히 보여주는 회로도이다. 도 2를 참조하면, 기능 블록(110)은 복수의 PMOS 트랜지스터(112), 복수의 NMOS 트랜지스터(114)를 포함한다. 도시되지는 않았지만, 기능 블록(110)에는 트랜지스터 외에도 다양한 소자들이 포함될 수 있음은 잘 이해될 것이다.
복수의 PMOS 트랜지스터(112)는 기능 블록(110)에 포함되는 일부 또는 모든 PMOS 트랜지스터들을 포함할 수 있다. 복수의 PMOS 트랜지스터(112) 중에서 일부의 소스(Source)로는 구동 전압(VDD)이 제공될 것이다. 복수의 PMOS 트랜지스터(112) 중 다른 일부의 소스(Source)는 기능 블록(110)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수도 있다. 복수의 PMOS 트랜지스터(112)의 드레인(Drain)은 접지단(Ground)에 연결되거나, 기능 블록(110)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수 있을 것이다. 하지만, 기능 블록(110)에 포함되는 복수의 PMOS 트랜지스터(112)의 바디(Body)에는 적응형 바디 바이어스 발생기(130)로부터 제공되는 PMOS 바디 바이어스 전압(Vbbp)이 제공된다.
복수의 NMOS 트랜지스터(114)는 기능 블록(110)에 포함되는 일부 또는 모든 NMOS 트랜지스터들을 포함할 수 있다. 복수의 NMOS 트랜지스터(114) 중 일부의 드레인(Drain)은 기능 블록(110)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수도 있다. 복수의 NMOS 트랜지스터(114)의 소스는 접지단(Ground)에 연결되거나, 기능 블록(110)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수 있을 것이다. 기능 블록(110)에 포함되는 복수의 NMOS 트랜지스터(114)의 바디(Body)에는 적응형 바디 바이어스 발생기(130)로부터 제공되는 NMOS 바디 바이어스 전압(Vbbn)이 제공된다.
이상에서는 기능 블록을 구성하는 가장 기본적인 트랜지스터 소자들에 대해서 설명되었다. 하지만, 본 발명의 바디 바이어스 전압을 제공받는 소자는 도시된 트랜지스터들에만 국한되지 않는다. 온도의 변화에 따라 가변되는 다양한 동작 특성들을 안정적으로 제어하기 위하여 본 발명의 바디 바이어스 전압(Vbbp, Vbbn)이 제공될 수 있을 것이다.
도 3a 및 도 3b는 도 2에 도시된 PMOS 트랜지스터와 NMOS 트랜지스터의 형태를 보여주는 단면도이다. 도 3a는 PMOS 트랜지스터(112´)의 단면을, 도 3b는 NMOS 트랜지스터(114´)의 단면을 보여준다.
도 3a를 참조하면, PMOS 트랜지스터(112´)를 형성하기 위하여, P형 기판(P-Sub)에 N-웰(112a)이 형성된다. N-웰(112a)은 P형 기판(P-Sub)에 N형의 도펀트를 주입하여 형성하게 된다. 이어서 N-웰(112a)의 상부에는 PMOS 트랜지스터의 드레인이나 소스를 구성하는 P+ 도핑 영역들(112b, 112c)이 형성된다. 또한, PMOS 바디 바이어스 전압(Vbbp)을 제공하기 위한 N+ 도핑 영역(112d)이 N-웰(112a)의 내부에 형성될 것이다. 이어서, 게이트 절연막(112e)과 게이트 전극(112f)이 순차적으로 적층된다. 게이트 절연막(112e)은 산화막, 질화막 또는 이들이 적층된 적층막으로 형성할 수 있다. 또한, 고유전율을 갖는 금속 산화물 또는 이들이 나미네이트 구조로 적층된 적층막 또는 이들이 혼합된 혼합막으로 형성할 수도 있다. 그리고 게이트 전극(112f)은 불순물 이온(P, As, B 등)이 도핑된 폴리 실리콘막 또는 금속막으로 형성할 수 있다.
이러한 구조에서, PMOS 트랜지스터(112´)의 게이트 전극(112f)에는 게이트 전압(Vg)이, 드레인-소스를 단자를 구성하는 P+ 도핑 영역들(112b, 112c) 각각에는 드레인 전압(Vd)과 소스 전압(Vs)이 인가되는 것으로 가정할 수 있다. 더불어, PMOS 트랜지스터(112´)의 바디 전극을 구성하는 N+ 도핑 영역(112d)으로는 PMOS 바디 바이어스 전압(Vbbp)이 인가된다. 여기서, 게이트 전극에 인가되는 게이트 전압(Vg)은 PMOS 트랜지스터(112´)가 턴-오프(Turn-off)되는 레벨(예를 들면, VDD)로 제공될 수 있다. 그리고 소스 전극에 인가되는 소스 전압(Vs)은 구동 전압(VDD)으로, 드레인 전극에 인가되는 드레인 전압(Vd)은 접지 전압(VSS)으로 제공될 수 있다.
이때, 각각의 전극에 인가되는 전압(Vg, Vd, Vs, Vbbp)이 고정적인 값을 가질 때 드레인 단자로 흐르는 전류를 정적 누설 전류(IDS)라 한다. 정적 누설 전류는 PMOS 트랜지스터(112´)의 바이어스 상태에 의해서 영향을 받지만, 특히 온도에 민감하다. 반도체 장치(100)의 구동 주파수가 증가하는 경우, 반도체 장치(100)의 구동 온도는 상승할 수 있다. 이때, 온도에 대한 정적 누설 전류(IDS)의 증가는 상대적으로 급격하게 발생한다.
도 3b를 참조하면, NMOS 트랜지스터(114´)를 형성하기 위하여, P형 기판(P-Sub) 상부에는 드레인단이나 소스단으로 작용하는 N+ 도핑 영역들(114b, 114c)이 형성된다. 또한, 바디 바이어스 전압(Vbbn)을 제공하기 위한 P+ 도핑 영역(114d)이 P형 기판(P-Sub)의 상부에 형성될 것이다. 이어서, 게이트 절연막(114e)과 게이트 전극(114f)이 순차적으로 적층된다. 이러한 구조에서, 음전압(Negative voltage)으로 제공되는 바디 바이어스 전압(Vbbn)이 인가되면, N+ 도핑 영역들(114b, 114c)과 P형 기판(P-Sub) 간의 역방향 바이어스가 형성된다. 이 경우, N+ 도핑 영역들(114b, 114c)로 형성되는 NMOS 트랜지스터(114)의 소스-드레인(Source-Drain) 사이에 흐르는 누설 전류가 감소하게 될 것이다.
도 4는 본 발명의 실시 예에 따라 생성되는 바디 바이어스 전압의 특성을 보여주는 그래프이다. 도 4를 참조하면, 본 발명의 적응형 바디 바이어스 발생기(130, 도 1 참조)는 구동 온도에 따라 바디 바이어스 전압을 가변시킬 수 있다. 온도에 따른 바디 바이어스 저압의 조정을 통해서, 본 발명의 적응형 바디 바이어스 발생기(130)는 다양한 온도에서 구동되는 반도체 장치에 누설 전류를 최소화시킬 수 있다.
점선으로 도시된 C1 곡선은 25℃에서 PMOS 트랜지스터의 누설 전류 특성을 보여주는 그래프이다. 25℃의 온도에서 PMOS 트랜지스터의 누설 전류(IDS)의 크기는 PMOS 바디 바이어스 전압(Vbbp)에 따라 지수 함수 형태로 변한다. 따라서, 25℃에서 가장 낮은 누설 전류(I1)를 설정하는 전압(V1)을 기본적인 바디 바이어스 전압으로 사용할 것이다.
그러나 반도체 장치(100)는 실제로는 더 높은 온도에서 구동되는 경우가 허다하다. 반도체 장치(100)의 온도는 일반적으로 고속으로 구동되는 경우 80℃ 이상으로 상승할 수 있다. 실선으로 도시된 곡선(C2)은 85℃에서의 PMOS 트랜지스터의 바디 바이어스 전압에 대한 누설 전류의 크기 변화를 보여주는 그래프이다. 85℃에서의 PMOS 트랜지스터의 누설 전류의 크기는 25℃에서의 누설 전류 크기와는 달라진다. 하지만, 동일한 바디 바이어스 전압(V1) 상태에서는 85℃에서는 상대적으로 큰 누설 전류(I3)가 흐르게 된다. 이러한 특징은 점 (P1)에 나타나 있다. 하지만, 바디 바이어스 전압(V1) 상태에서 25℃에서는 최소의 누설 전류(I1)가 흐르게 될 것이다. 이러한 특징은 점 (P3)에 의해서 설명된다. 만일, 온도의 변화에도 바디 바이어스 전압(V1)을 고정적으로 제공한다면, 온도의 증가에 따라 큰 누설 전류가 흐르게 될 것이다.
반면, 85℃에서는 가장 작은 누설 전류(I2)를 허용하는 바디 바이어스 전압(V2)이 제공되면, 누설 전류의 증가는 상대적으로 미미하게 된다. 본 발명의 실시 예에 따르면, 반도체 장치(100)가 구동되는 다양한 온도에서 최소의 누설 전류를 허용하는 바디 바이어스 전압(Vbbp)이 제공될 수 있다. 그리고 온도 센서(120, 도 1 참조)로부터 제공되는 실시간 온도 정보에 따라 기능 블록(110)의 트랜지스터들의 바디 전압을 가변할 수 있다. 따라서, 본 발명의 실시 예에 따르면, 온도 변화에 따라 증가하는 누설 전류에 기인하는 반도체 장치(100)의 오류나 전력 소모를 차단할 수 있다.
반도체 장치(100)의 테스트 공정 단계에서는 약 25℃의 온도에서 누설 전류의 크기 측정이 이루어질 수 있다. 이때에 설정된 바디 바이어스 전압(V1)은 25℃에서 최소의 누설 전류를 허용하는 값일 것이다. 그러나, 실장 환경에서 반도체 장치(100)가 구동되면 25℃보다 훨씬 높은 온도로 상승하게 될 것이다. 본 발명의 반도체 장치(100)는 실장 환경에서의 구동 온도를 검출한다. 그리고 본 발명의 반도체 장치(100) 검출된 구동 온도에서 최소 누설 전류가 흐르는 바디 바이어스 전압을 적응적으로 조정할 수 있다.
도 5는 본 발명의 실시 예에 따른 온도 검출기를 간략히 보여주는 블록도이다. 도 5를 참조하면, 온도 검출기(120)는 온도 센서(122)와 온도 코드 발생기(124)를 포함할 수 있다.
온도 센서(122)는 현재 온도(Current Temperature)를 센싱한다. 일반적으로 반도체 기반의 온도 센서(122)는 저항의 온도 의존성이나, 접합 전압(Junction voltage)의 온도 의존성을 이용한다. 온도 센서(122)는 현재 온도에 대응하는 레벨의 전기적 신호 형태의 온도 신호 T(t)를 출력한다.
온도 코드 발생기(124)는 센싱된 현재 온도에 대응하는 아날로그 신호 T(t)를 디지털 정보로 부호화한다. 일반적으로 디지털 연산을 수행하는 반도체 장치(100)에서는 이진 데이터로 온도를 인식하게 된다. 온도 정보를 비교하거나 처리하기 위한 다양한 산술 연산을 수행하기 위해서는, 이진 데이터 형태의 온도 코드(Tn)가 필요하다. 따라서, 온도 코드 발생기(124)는 아날로그 신호인 T(t)를 이진 온도 코드(Tn)로 부호화시킬 수 있다.
온도 검출기(120)는 적응형 바디 바이어스 발생기(130)의 구현 방식에 따라 온도 신호 T(t) 또는 온도 코드 Tn을 제공할 수 있다. 만일, 적응형 바디 바이어스 발생기(130)가 아날로그 방식으로 바디 바이어스 전압 Vbb(t)을 생성하는 경우, 온도 검출기(120)는 온도 신호 T(t)를 제공할 것이다. 반면, 적응형 바디 바이어스 발생기(130)가 디지털 방식으로 바디 바이어스 전압 Vbb을 생성하는 경우, 온도 검출기(120)는 온도 코드 Tn을 제공할 것이다.
도 6은 본 발명의 적응형 바디 바이어스 발생기의 일 실시 예를 보여주는 블록도이다. 도 6을 참조하면, 적응형 바디 바이어스 발생기(130a)는 룩-업 테이블(132)과 전압 발생기(134)를 포함한다.
룩-업 테이블(132)은 온도 코드 Tn에 대응하는 바디 바이어스 전압의 크기를 제공한다. 예를 들면, 온도 검출기(120)로부터 제공된 온도 코드가 T2에 해당하는 경우, 룩-업 테이블에는 T2에 대응하는 최적의 바디 바이어스 전압 V2에 대한 맵핑 정보가 저장되어 있다. 특정 온도에 대응하는 온도 코드 Tn이 입력되더라도, 룩-업 테이블(132)은 입력된 온도 코드 Tn에 대응하는 전압 코드 Vn을 스캔하여 전압 발생기(134)로 전달할 수 있다.
전압 발생기(134)는 룩-업 테이블(132)로부터 제공되는 전압 코드 Vn에 대응하는 바디 바이어스 전압(Vbb)을 생성한다. 전압 발생기(134)는 전압 코드 Vn에 응답하여 다양한 레벨의 바디 바이어스 전압(Vbb)을 선택적으로 생성할 수 있다. 예를 들면, 전압 발생기(134)는 전압 코드 Vn에 의해서 제어되는 전압 분배기(Voltage divider)로 구성할 수 있을 것이다.
이상에서 설명된 바와 같이, 온도 코드 Tn에 따라 제공되는 바디 바이어스 전압(Vbb)은 도 4에서 도시된 바와 같이 최소 누설 전류가 흐르도록 조정된 전압이다. 따라서, 적응형 바디 바이어스 발생기(130a)에 의해서 본 발명의 반도체 장치(100)는 온도의 변화에 적응적으로 바디 바이어스가 제공될 수 있다. 그리고 적응적인 바디 바이어스의 제공을 통해서 반도체 장치(100)의 소자들에 흐르는 누설 전류의 양이 최소로 유지될 수 있을 것이다.
도 7은 본 발명의 적응형 바디 바이어스 발생기의 다른 실시 예를 보여준다. 도 7을 참조하면, 적응형 바디 바이어스 발생기(130b)는 아날로그 형태의 온도 신호 T(t)를 제공받아 아날로그 형태의 바디 바이어스 전압 Vbb(t)을 생성할 수 있다. 적응형 바디 바이어스 발생기(130b)는 이러한 동작을 수행하기 위한 함수 발생기(136)를 포함할 수 있다.
함수 발생기(136)는 입력되는 온도 신호 T(t)에 대응하는 바디 바이어스 전압 Vbb(t)을 생성하기 위한 함수 회로로 구성될 수 있다. 예를 들면, 함수 발생기(136)는 바디 바이어스 전압 Vbb(t)을 입력되는 온도 신호 T(t)에 대한 일정한 기울기와 절편을 특징으로 하는 직선 함수로 구현할 수 있다. 앞서, 도 4의 그래프에서 설명되었듯이, 최적의 바디 바이어스 전압(Vbb)은 온도에 대해서 근사적으로 선형성을 갖는다. 예를 들면, 구현이 용이한 직선 함수 형태의 입출력 특성을 갖는 수동 소자들로 함수 발생기(136)를 구현할 수 있을 것이다.
그리고 함수 발생기(136)는 온도에 따른 최적의 바디 바이어스 전압 Vbb(t)의 함수를 구현하기 위한 상수들(a, b)을 저장하는 레지스터들(Reg1, Reg2)을 포함할 수 있다. 현재 입력되는 온도 신호 T(t)는 시간에 따라 변화하는 변수이지만, 기울기와 절편에 대응하는 상수들(a, b)은 반도체 장치들의 공정 오차에 따라 고유한 값들로 제공된다. 이러한 상수들(a, b)은 테스트 공정에서 측정 및 결정되어 초기화 데이터로 제공되거나, 테스트 공정을 통해서 최적의 값으로 선택된 수치들로 결정될 수 있다.
온도 신호 T(t)에 대한 단순한 직선 함수 형태로 출력되는 바디 바이어스 전압 Vbb(t)를 구현하는 경우, 간단한 구조에 고속의 응답 특성을 갖는 바디 바이어스 발생기를 구현할 수 있다. 더불어, 아날로그 신호인 온도 신호 T(t)에 대한 이산적인 코딩에 따른 양자화 오차를 줄일 수 있어 높은 정밀도의 바디 바이어스 발생기(130b)를 제공할 수 있다.
도 8은 도 7의 함수 발생기의 입출력 특성을 보여주는 도면이다. 도 8을 참조하면, 함수 발생기(136, 도 7 참조)는 서로 다른 공정 변수를 가지는 PMOS 트랜지스터의 바디 전압 특성을 보여준다.
곡선 C3로 나타난 직선 함수는 상수 (a2, b2)로 설정된 함수 발생기(136)의 입출력 특성을 보여준다. 상수 (a2, b2)로 설정된 함수 발생기(136)는 a2의 기울기와 b2의 절편을 갖는 직선 함수에 의해서 온도의 증가에 따라 선형적으로 증가하는 바디 바이어스 전압 Vbb(t)을 생성할 수 있다. 곡선 C4를 참조하면, 온도가 0℃인 시점에서 PMOS 트랜지스터의 바디에는 바디 바이어스 전압 b2가 제공될 수 있다. 그리고 함수 발생기(136)는 온도가 증가할수록 일정한 기울기(a2)로 증가하는 바디 바이어스 전압 Vbb(t)을 생성할 것이다.
점선으로 도시된 곡선 C4는 상수 (a1, b1)로 설정된 함수 발생기(136)의 입출력 특성을 보여준다. 상수 (a1, b1)로 설정된 함수 발생기(136)는 a1의 기울기와 b1의 절편을 갖는 직선 함수에 의해서 온도의 증가에 따라 선형적으로 증가하는 바디 바이어스 전압 Vbb(t)을 생성할 수 있다. 곡선 C3를 참조하면, 온도가 0℃인 시점에서 PMOS 트랜지스터의 바디에는 바디 바이어스 전압 b1이 제공될 수 있다. b1은 b2보다 상대적으로 낮은 전압이다. 이런 특성은 PMOS 트랜지스터의 공정 오차에 따라 다양하게 나타나는 누설 전류의 차이를 의미한다. 그리고 함수 발생기(136)는 온도가 증가할수록 일정한 기울기(a1)로 증가하는 바디 바이어스 전압 Vbb(t)을 생성할 것이다. 상대적으로 기울기의 크기가 C3보다 작은 곡선 C4는 온도의 변화에 대해 누설 전류의 변화가 C3 곡선에 대응하는 반도체 장치에 비해서 적음을 의미한다.
이상에서는 공정 오차와 같은 차이를 고려하는 함수 발생기(136)의 바디 바이어스 전압의 발생 특징이 간략히 설명되었다. 비록 예시적으로 PMOS 트랜지스터의 온도에 대한 바디 바이어스 전압이 설명되었으나 NMOS 트랜지스터에도 동일하게 적용될 수 있음은 잘 이해될 것이다. 다만, NMOS 트랜지스터의 경우에는 온도의 증가에 따라 절대치가 증가하는 음의 전압으로 바디 바이어스 전압 Vbb(t)이 출력될 것이다.
도 9는 본 발명의 실시 예에 따른 함수 발생기의 상수들 설정 방법을 간략히 보여주는 테이블이다. 도 9를 참조하면, 반도체 장치(100)는 트랜지스터들의 누설 전류의 크기에 따라 예시적으로 5개 그룹으로 분류될 수 있다. NMOS 트랜지스터의 누설 전류와 PMOS 트랜지스터의 누설 전류를 연속된 알파벳으로 표시하면, 반도체 칩들은 트랜지스터들의 누설 전류의 양에 따라 SS, SF, NN, FS, FF 그룹들 중 어느 하나에 속하는 것으로 분류될 수 있다. SS 그룹은 NMOS 트랜지스터와 PMOS 트랜지스터의 누설 전류가 모두 최소 레벨인 경우를 나타낸다. SF 그룹은 NMOS 트랜지스터의 누설 전류는 최소 레벨이고, PMOS 트랜지스터의 누설 전류는 최대인 반도체 장치들을 포함한다. NN 그룹은 NMOS 트랜지스터와 PMOS 트랜지스터의 누설 전류가 각각 중간 레벨인 경우를 나타낸다. FS 그룹은 NMOS 트랜지스터의 누설 전류는 최대, PMOS 트랜지스터의 누설 전류는 최소 레벨인 경우를 나타낸다. FF 그룹은 PMOS 트랜지스터와 NMOS 트랜지스터의 누설 전류가 모두 최대 레벨인 경우를 나타낸다.
이러한 누설 전류(IDS)의 크기에 따라 반도체 칩들을 분류했을 때, 온도에 따른 바디 바이어스 전압의 적응적 조정을 적용하면, 생산 수율(Yield)을 높일 수 있다. 즉, 양품인 아닌 칩에 대해서 본 발명의 온도에 따른 적응적인 바디 바이어스 제어를 적용하면, 정상적인 동작이 가능할 수 있다. 따라서, 공정 변수의 차이로 인한 불량률을 획기적으로 줄일 수 있다.
더불어, 본 발명의 적응적인 바디 바이어스 조정을 위하여 NMOS 트랜지스터와 PMOS 트랜지스터에는 서로 다른 상수들을 할당할 수 있다. 예를 들면, SS 그룹의 PMOS 트랜지스터의 바디 바이어스 전압 Vbb(t)을 생성하기 위한 상수로는 (a1, b1)이 할당된다고 가정하자. 그러면, SS 그룹의 NMOS 트랜지스터의 바디 바이어스 전압을 생성하는 함수 발생기(136)에 저장되는 상수로는 (-a1, -b1)이 제공될 수 있을 것이다. 결국, 동일 그룹의 NMOS 트랜지스터에 제공되는 바디 바이어스 전압 Vbbn(t)은 PMOS 트랜지스터의 바디 바이어스 전압 Vbbp(t)의 온도축 T(t)에 대한 대칭 함수로 구현할 수 있을 것이다. 이러한 함수 설정은 SS, SF, NN, FS, FF 그룹들 각각에 대해서 적용할 수 있을 것이다. 하지만, 바디 바이어스 전압을 생성하기 위한 상수의 설정은 상술한 예시에만 국한되지 않는다. 다양한 옵셋과 근사를 통해서 각각의 반도체 장치들에 대해 최적화된 함수를 구현할 수 있을 것이다.
도 10은 본 발명의 실시 예에 따른 바디 바이어스 전압의 제공에 따른 효과를 보여주는 그래프이다. 도 10을 참조하면, 본 발명의 실시 예에 따른 바디 바이어스 전압의 제공에 따라 온도에 따른 누설 전류(IDS)의 변화는 미미한 정도로 줄어든다.
곡선 C5는 본 발명의 온도에 따라 최적의 바디 바이어스 전압을 제공하는 반도체 장치의 정적 누설 전류(IDS)의 크기 변화를 보여준다. 온도의 증가에 따라 누설 전류의 증가는 불가피하지만, 바디 바이어스 전압의 레벨을 최적 레벨로 조정하는 경우에는 누설 전류(IDS)의 증가폭은 획기적으로 줄어든다. 하지만, 곡선 C6는 온도에 따라 바디 바이어스 전압의 레벨을 조정하지 않은 경우를 보여준다. 이 경우에는 온도의 증가에 따라 급격하게 정적 누설 전류(IDS)가 증가하는 것을 알 수 있다.
본 발명의 온도에 따른 바디 바이어스 전압의 제어에 의하면, 반도체 장치가 구동되는 제반 온도에 대해 최적의 바디 바이어스 전압이 트랜지스터의 바디에 제공될 수 있다. 따라서, 구동 온도의 변화에 기인한 누설 전류(IDS)의 증가를 최소화할 수 있다. 누설 전류(IDS)의 감소를 통해서 반도체 장치의 소모 전력을 줄일 수 있으며, 누설 전류(IDS)에 기인하는 회로의 오동작을 차단할 수 있을 것이다.
도 11은 본 발명의 실시 예에 따른 반도체 장치의 온도의 변화에 따른 바디 바이어스 방법을 보여주는 순서도이다. 도 11을 참조하면, 적응형 바디 바이어스 발생기(130, 도 1 참조)는 현재 반도체 장치(100)의 온도에 누설 전류를 최소화하기 위한 바디 바이어스 전압을 제공할 수 있다.
단계 S110에서, 온도 검출기(120)는 반도체 장치(100)의 내부 구동 온도(Temp)를 검출한다. 적응형 바디 바이어스 발생기(130)는 온도 검출기(120)로부터 제공되는 실시간 구동 온도를 참조하여 반도체 장치(100)의 내부 구동 온도(Temp)를 파악하게 된다. 여기서, 내부 구동 온도(Temp)는 이진 온도 코드 Tn이나 아날로그 형태의 온도 신호 T(t)로 제공될 수 있음은 잘 이해될 것이다.
단계 S120에서, 적응형 바디 바이어스 발생기(130)는 온도 검출기(120)로부터 제공되는 온도 정보를 참조하여 현재 온도에서의 최적의 바디 바이어스 전압(Vbb)을 결정한다. 이때, 적응형 바디 바이어스 발생기(130)는 PMOS 트랜지스터와 NMOS 트랜지스터의 공정 변수, 그리고 현재 구동 온도에서 최소의 누설 전류를 설정하기 위한 바디 바이어스 전압을 결정하게 될 것이다.
적응형 바디 바이어스 발생기(130)에 의한 바디 바이어스 전압의 생성 방법은 앞서 설명된 도 6 또는 도 7의 방식을 사용할 수 있다. 이진 온도 코드 Tn으로 온도 정보가 제공되는 경우, 적응형 바디 바이어스 발생기(130)는 룩-업 테이블 방식과 같은 스캐닝 연산을 적용하는 바디 바이어스 발생을 수행할 수 있다. 반면, 아날로그 형태의 온도 신호 T(t)로 온도 정보가 제공되는 경우, 연속 함수 형태로 온도에 대응하는 바디 바이어스 전압 Vbb(t)를 제공할 수 있을 것이다. 연속 함수 형태는 다양하게 구성될 수 있으나, 구현이 간단한 직선함수로 모델링할 수 있을 것이다.
단계 S130에서, 적응형 바디 바이어스 발생기(130)는 결정된 바디 바이어스 전압(Vbb)을 생성하여 기능 블록(110)에 제공한다. 기능 블록(110)의 PMOS 트랜지스터와 NMOS 트랜지스터의 바디에는 누설 전류를 최소화할 수 있는 최적의 바디 전압들이 인가될 것이다.
단계 S140에서, 적응형 바디 바이어스 발생기(130)는 실시간으로 온도 센싱을 지속할지, 바디 바이어스 전압의 제어를 중단할지를 판단한다. 만일, 반도체 장치(100)의 전원을 차단하기 위한 종료 모드의 진행 중인 경우, 적응형 바디 바이어스 발생기(130)는 제반 동작을 종료하게 될 것이다. 반면, 전원이 지속적으로 제공되고, 반도체 장치(100)가 정상적으로 동작 중인 경우, 절차는 단계 S110으로 이동하여 온도 측정을 계속하게 될 것이다.
도 12는 본 발명의 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다. 도 12를 참조하면, 반도체 장치(200)는 기능 블록 그룹(210), 온도 센서(220), 그리고 적응형 바디 바이어스 생성기(230)를 포함한다. 여기서 기능 블록 그룹(210)은 각각 개별적으로 바디 전압들(Vbb1, Vbb2, Vbb3, Vbb4)을 제공받는 복수의 기능 블록들(212, 214, 216, 218)을 포함한다.
본 발명의 기능 블록 그룹(210)은 복수의 기능 블록들(212, 214, 216, 218)을 포괄한다. 복수의 기능 블록들(212, 214, 216, 218) 각각은, 예를 들면, IP(Intellectual Property) 단위들 각각에 대응할 수 있을 것이다. 또는, 복수의 기능 블록들(212, 214, 216, 218) 각각은 시스템 온 칩(SoC)의 IP보다 넓은 범위의 기능 블록으로 또는 IP보다 좁은 범위의 기능 블록으로 형성될 수 있을 것이다. 복수의 기능 블록들을 포함하는 반도체 장치에서는 기능 블록들 각각의 기능이 달라 실제로 구동 빈도나 구동 속도, 구동 전압이 다를 수 있다. 이 경우, 기능 블록들(212, 214, 216, 218) 각각은 서로 다른 바디 바이어스 전압을 제공하여 누설 전류의 제어를 수행할 수 있다.
온도 센서(220)는 기능 블록 그룹(210)의 특정 위치에 실장되어, 특정 위치에 대응하는 온도를 센싱한다. 센싱된 온도(Tc)는 적응형 바디 바이어스 발생기(230)로 전달된다.
적응형 바디 바이어스 발생기(230)는 온도 센서(220)로부터 전달되는 온도 정보를 참조하여 각각의 기능 블록들(212, 214, 216, 218)에 최적화된 바디 바이어스 전압을 생성한다. 그리고 생성된 바디 바이어스 전압들(Vbb1, Vbb2, Vbb3, Vbb4)을 대응하는 기능 블록으로 전달한다.
일반적으로 동일한 칩내에 포함되며, 동일한 온도라 하더라도 구동 빈도와 구동 전압, 구동 클록의 주파수에 따라 기능 블록의 누설 전류의 양은 차이를 가질 수 있다. 본 발명의 적응형 바디 바이어스 발생기(230)는 이러한 구동 특성을 고려하여 동일한 온도에서 서로 다른 바디 바이어스 전압을 각각의 기능 블록들(212, 214, 216, 218)에 제공할 수 있다.
이상에서는 반도체 장치(200)에 따르면, 서로 다른 구동 특성을 가지는 기능 블록들에 대해서 서로 다른 바디 바이어스 전압을 제공할 수 있다. 물론, 기능 블록들의 특성에 따라 바디 바이어스 전압들(Vbb1, Vbb2, Vbb3, Vbb4) 중 적어도 2개의 크기는 동일하게 제공될 수도 있을 것이다.
도 13은 본 발명의 또 다른 특징에 따른 반도체 장치를 보여주는 블록도이다. 도 13을 참조하면, 반도체 장치(300)는 기능 블록 그룹(310), 복수의 온도 센서들(322, 324, 326, 328), 그리고 적응형 바디 바이어스 생성기(330)를 포함한다. 여기서 기능 블록 그룹(310)은 각각 개별적으로 바디 전압들(Vbb1, Vbb2, Vbb3, Vbb4)을 제공받는 복수의 기능 블록들(312, 314, 316, 318)을 포함한다.
본 발명의 기능 블록 그룹(310)은 복수의 기능 블록들(312, 314, 316, 318)을 포괄한다. 복수의 기능 블록들(312, 314, 316, 318) 각각은, 예를 들면, IP(Intellectual Property) 단위들 각각에 대응할 수 있을 것이다. 또는, 복수의 기능 블록들(312, 314, 316, 318) 각각은 시스템 온 칩(SoC)의 IP보다 넓은 범위의 기능 블록으로 또는 IP보다 좁은 범위의 기능 블록으로 형성될 수 있을 것이다. 복수의 기능 블록들을 포함하는 반도체 장치(300)에서는 기능 블록들(312, 314, 316, 318) 각각의 기능이 달라 실제로 구동 빈도나 구동 속도, 구동 전압이 다를 수 있다. 이 경우, 기능 블록들(312, 314, 316, 318) 각각은 서로 다른 바디 바이어스 전압을 제공하여 누설 전류의 제어를 수행할 수 있다.
복수의 온도 센서들(322, 324, 326, 328)은 기능 블록 그룹(310)에 포함되는 복수의 기능 블록들(312, 314, 316, 318) 각각에 구비된다. 제 1 온도 센서(322)는 제 1 기능 블록(312)의 내부에 포함된다. 제 2 온도 센서(324)는 제 2 기능 블록의 내부에, 제 3 온도 센서(326)는 제 3 기능 블록(316)의 내부에, 그리고 제 4 온도 센서(328)는 제 4 기능 블록(318)의 내부에 포함될 수 있다. 각각의 온도 센서들(322, 324, 326, 328)은 대응하는 기능 블록들의 현재 온도들(Tc1, Tc2, Tc3, Tc4)를 센싱하여 적응형 바디 바이어스 발생기(300)에 실시간으로 제공한다.
적응형 바디 바이어스 발생기(330)는 온도 센서들(322, 324, 326, 328)로부터 전달되는 온도 정보(Tc1, Tc2, Tc3, Tc4)를 참조하여 각각의 기능 블록들(312, 314, 316, 318)에 최적화된 바디 바이어스 전압을 생성한다. 그리고 생성된 바디 바이어스 전압들(Vbb1, Vbb2, Vbb3, Vbb4)을 대응하는 기능 블록들 각각으로 전달한다.
기능 블록들 각각의 구동 온도는 제공되는 전원 전압의 레벨, 구동 클록의 주파수 등에 따라 달라질 수 있다. 예를 들면, 반도체 장치(300)가 멀티 코어 형태의 응용 프로세서(Application Processor)인 경우, 메인 연산을 수행하는 코어와 보조 연산을 수행하는 코어의 온도는 달라질 수밖에 없다. 그리고 각각의 코어 온도에 따라 바디 바이어스 전압을 개별적으로 제공하는 경우, 누설 전류를 효과적으로 억제하고, 소모 전력의 절감이 가능하다.
도 14는 본 발명의 실시 예가 적용되는 반도체 장치를 포함하는 휴대용 단말기를 나타내는 블록도이다. 도 14를 참조하면, 본 발명의 실시 예에 따른 휴대용 단말기(1000)는 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 메모리(1500), 유저 인터페이스(1600), 그리고 컨트롤러(1700)를 포함한다.
이미지 처리부(1100)는 렌즈(1110), 이미지 센서(1120), 이미지 프로세서(1130), 그리고 디스플레이부(1140)를 포함한다. 무선 송수신부(1200)는 안테나(1210), 트랜시버(1220), 모뎀(1230)을 포함한다. 오디오 처리부(1300)는 오디오 프로세서(1310), 마이크(1320), 그리고 스피커(1330)를 포함한다.
휴대용 단말기(1000)에는 다양한 종류의 반도체 장치들이 포함될 수 있다. 특히, 컨트롤러(1700)의 기능을 수행하는 응용 프로세서(Application processor)의 경우 저전력, 고성능이 요구된다. 이러한 요구에 따라 컨트롤러(1700)는 미세화 공정에 따라 멀티 코어 형태로 제공되기도 한다. 본 발명의 바디 바이어스 방법을 적용하면, 컨트롤러(1700)에서 발생하는 누설 전류의 양을 줄일 수 있다. 누설 전류의 감소에 따라, 컨트롤러(1700)의 소모 전력을 줄이고 온도 상승을 감소시킬 수 있다.
여기서, 컨트롤러(1700)에 본 발명의 바디 바이어스 방법을 적용하는 것으로 설명되었으나, 본 발명은 여기에 국한되지 않는다. 즉, 본 발명의 온도에 따른 바디 바이어스 제어 방식은 컨트롤러(1700)뿐 아니라 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 메모리(1500) 등에 포함되는 칩들에도 적용될 수 있을 것이다.
도 15에는 본 발명의 실시 예에 따른 바디 바이어스 방법을 수행하는 컴퓨터 시스템(2000)이 개략적으로 도시되어 있다. 도 15를 참조하면, 컴퓨터 시스템(2000)은 시스템 버스(2060)에 전기적으로 연결되는 비휘발성 메모리 장치(2010), 중앙처리장치(2020), 램(2030)을 포함할 수 있다. 그리고 컴퓨팅 시스템(2000)은 시스템 버스(2060)에 전기적으로 연결된 사용자 인터페이스(2040), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(2050)을 포함한다.
본 발명에 따른 컴퓨팅 시스템(2000)이 모바일 장치인 경우, 컴퓨팅 시스템(2000)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(2000)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
여기서, 본 발명의 온도에 따른 바디 바이어스의 조정 방법은 비휘발성 메모리 장치(2010), 중앙처리장치(2020), 램(2030), 사용자 인터페이스(2040), 모뎀(2050)과 같은 구성들에 적용될 수 있다.
본 발명에 따른 반도체 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 반도체 그리고/또는 컨트롤러는 PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flatpack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline), TQFP(Thin Quad Flatpack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 200, 300 : 반도체 장치
110, 212, 214, 216, 218, 312, 314, 316, 318 : 기능 블록
120, 220, 322, 324, 326, 328 : 온도 검출기
122 : 온도 센서 124 : 온도 코드 발생기
130, 230, 330 : 적응형 바디 바이어스 발생기
132 : 룩-업 테이블 134 : 전압 발생기
136 : 함수 발생기
1110 : 렌즈 1120 : 이미지 센서
1130 : 이미지 프로세서 1140 : 디스플레이 유닛
1210 : 안테나 1220 : 송수신기
1230 : 모뎀 1310 : 오디오 처리기
1400 : 이미지 파일 생성 유닛 1500 : 비휘발성 메모리
1600 : 유저 인터페이스 1700 : 컨트롤러
2010 : 비휘발성 메모리 장치 2020 : 중앙처리장치
2030 : 램 2040 : 유저 인터페이스
2050 : 모뎀 2060 : 시스템 버스

Claims (20)

  1. 복수의 트랜지스터들을 포함하는 기능 블록;
    상기 기능 블록의 구동 온도를 실시간으로 검출하여 아날로그 형태의 온도 신호로 제공하는 온도 검출기; 그리고
    상기 검출된 구동 온도에 따라 상기 복수의 트랜지스터들의 누설 전류를 적응적으로 조정하기 위한 바디 바이어스 전압을 제공하는 적응형 바디 바이어스 발생기를 포함하며,
    상기 적응형 바디 바이어스 발생기는 상기 온도 신호에 대한 연속 함수 형태의 바디 바이어스 전압을 생성하는 함수 발생기를 포함하고,
    상기 함수 발생기는 상기 구동 온도에 따라 미리 결정된 최소 누설 전류에 대응하는 상기 바디 바이어스 전압을 생성하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 적응형 바디 바이어스 발생기는 상기 누설 전류가 최소가 되도록 상기 구동 온도에 대응하는 상기 바디 바이어스 전압의 레벨 정보를 저장하는 반도체 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 함수 발생기는 상기 온도 신호에 따라 상기 바디 바이어스 전압을 생성하되, 상기 바디 바이어스 전압은 상기 온도 신호에 대한 직선 함수에 의거하여 생성되는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 함수 발생기는 상기 직선 함수의 기울기와 절편을 설정하기 위한 레지스터를 포함하는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 기울기 또는 절편은 상기 복수의 트랜지스터들의 공정 변수에 따라 설정되는 반도체 장치.
  9. 반도체 장치의 바디 바이어스 방법에 있어서:
    상기 반도체 장치의 구동 온도를 검출하여 아날로그 형태의 온도 신호로 생성하는 단계;
    상기 구동 온도에서 상기 반도체 장치에 포함되는 트랜지스터들의 누설 전류를 조정하기 위한 바디 바이어스 전압을 생성하는 단계; 그리고
    상기 바디 바이어스 전압을 상기 반도체 장치의 트랜지스터들에 제공하는 단계를 포함하되,
    상기 바디 바이어스 전압을 생성하는 단계에서, 상기 바디 바이어스 전압은 상기 온도 신호에 대한 연속 직선 함수로 생성되는 바디 바이어스 방법.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 연속 직선 함수의 절편 및 기울기는 상기 반도체 장치의 공정 특성에 따라 결정되는 바디 바이어스 방법.
  13. 삭제
  14. 삭제
  15. 복수의 기능 블록들;
    상기 복수의 기능 블록들의 구동 온도를 실시간으로 검출하여 아날로그 형태의 온도 신호로 생성하는 온도 검출기; 그리고
    상기 구동 온도에 따라 상기 복수의 기능 블록들 각각의 누설 전류를 적응적으로 조정하기 위한 바디 바이어스 전압을 생성하는 바디 바이어스 발생기를 포함하되,
    상기 바디 바이어스 발생기는 상기 온도 신호를 상기 바디 바이어스 전압으로 변환하는 함수 발생기를 포함하고,
    상기 함수 발생기는 상기 복수의 기능 블록들 각각의 구동 온도에 대응하는 상기 바디 바이어스 전압을 생성하는 시스템 온 칩.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 온도 검출기는, 상기 복수의 기능 블록들 각각의 온도를 센싱하기 위한 복수의 온도 센서들을 포함하는 시스템 온 칩.
  18. 제 17 항에 있어서,
    상기 바디 바이어스 발생기는 상기 복수의 기능 블록들 각각의 구동 온도에 에 따라 서로 다른 레벨의 바디 바이어스 전압들을 생성하는 시스템 온 칩.
  19. 제 15 항에 있어서,
    상기 누설 전류는 상기 복수의 기능 블록들 각각에 포함되는 트랜지스터의 드레인 단에 유입되는 정적 누설 전류에 해당하는 시스템 온 칩.
  20. 제 15 항에 있어서,
    상기 복수의 기능 블록들의 구동 온도를 측정하는 온도 검출기는 적어도 하나의 온도 센서를 포함하는 시스템 온 칩.
KR1020120142892A 2012-12-10 2012-12-10 반도체 장치 및 그것의 바디 바이어스 방법 KR102013607B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120142892A KR102013607B1 (ko) 2012-12-10 2012-12-10 반도체 장치 및 그것의 바디 바이어스 방법
US14/092,318 US8988135B2 (en) 2012-12-10 2013-11-27 Semiconductor device and body bias method thereof
DE102013224477.0A DE102013224477A1 (de) 2012-12-10 2013-11-29 Halbleiterbauelement und Substratvorspannungsverfahren dafür
CN201310669934.XA CN103871443B (zh) 2012-12-10 2013-12-10 半导体装置及其体偏置方法片上系统以及功能块
JP2013255444A JP6265723B2 (ja) 2012-12-10 2013-12-10 半導体装置、基板バイアス方法、システムオンチップ、及び機能ブロック

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120142892A KR102013607B1 (ko) 2012-12-10 2012-12-10 반도체 장치 및 그것의 바디 바이어스 방법

Publications (2)

Publication Number Publication Date
KR20140074668A KR20140074668A (ko) 2014-06-18
KR102013607B1 true KR102013607B1 (ko) 2019-08-23

Family

ID=50778377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142892A KR102013607B1 (ko) 2012-12-10 2012-12-10 반도체 장치 및 그것의 바디 바이어스 방법

Country Status (5)

Country Link
US (1) US8988135B2 (ko)
JP (1) JP6265723B2 (ko)
KR (1) KR102013607B1 (ko)
CN (1) CN103871443B (ko)
DE (1) DE102013224477A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101949503B1 (ko) * 2012-04-18 2019-02-18 에스케이하이닉스 주식회사 적층형 반도체 장치, 그 제조 방법 및 테스트 방법
KR102140787B1 (ko) * 2014-07-07 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9659933B2 (en) * 2015-04-27 2017-05-23 Stmicroelectronics International N.V. Body bias multiplexer for stress-free transmission of positive and negative supplies
US9559665B2 (en) * 2015-06-30 2017-01-31 Stmicroelectronics International N.V. Ultra-low voltage temperature threshold detector
JP6633882B2 (ja) * 2015-09-30 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置およびシステム
US9571104B1 (en) * 2015-10-19 2017-02-14 Texas Instruments Incorporated Programmable body bias power supply
KR102444946B1 (ko) * 2016-01-15 2022-09-21 에스케이하이닉스 주식회사 반도체장치
JP2017224978A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体装置
JP2019110218A (ja) * 2017-12-19 2019-07-04 ルネサスエレクトロニクス株式会社 半導体装置、センサ端末、及び半導体装置の制御方法
US10491208B2 (en) 2018-02-05 2019-11-26 Electronics And Telecommunications Research Institute Semiconductor device including CMOS circuit and operation method thereof
KR102237995B1 (ko) * 2018-02-05 2021-04-12 한국전자통신연구원 Cmos 회로를 포함하는 반도체 장치 및 이의 동작 방법
US11740944B2 (en) * 2019-12-12 2023-08-29 Advanced Micro Devices, Inc. Method and apparatus for managing processor functionality
US11567551B2 (en) 2020-07-28 2023-01-31 Rohde & Schwarz Gmbh & Co. Kg Adaptive power supply
KR20220030487A (ko) 2020-09-02 2022-03-11 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US11838014B1 (en) * 2022-07-28 2023-12-05 Micron Technology, Inc. Semiconductor device having voltage generator generating well potential
CN116027842B (zh) * 2023-03-24 2023-06-23 长鑫存储技术有限公司 功率控制电路、存储器及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091935A1 (en) * 2004-11-03 2006-05-04 Intel Corporation Processor apparatus with body bias circuitry to delay thermal throttling
JP2007067275A (ja) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd 半導体素子およびそれを用いた半導体集積回路装置
US20110149672A1 (en) * 2008-12-25 2011-06-23 Panasonic Corporation Semiconductor integrated circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484265B2 (en) 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
US6529421B1 (en) * 2001-08-28 2003-03-04 Micron Technology, Inc. SRAM array with temperature-compensated threshold voltage
US6957163B2 (en) 2002-04-24 2005-10-18 Yoshiyuki Ando Integrated circuits having post-silicon adjustment control
US6753719B2 (en) * 2002-08-26 2004-06-22 Motorola, Inc. System and circuit for controlling well biasing and method thereof
US7009904B2 (en) 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
KR100733407B1 (ko) 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
KR20070025000A (ko) 2005-08-31 2007-03-08 주식회사 하이닉스반도체 레퍼런스 전압 트리밍 장치
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
KR100817058B1 (ko) 2006-09-05 2008-03-27 삼성전자주식회사 룩업 테이블을 이용한 바디 바이어싱 제어회로 및 이의바디 바이어싱 제어방법
US8018780B2 (en) 2007-01-18 2011-09-13 Texas Instruments Incorporated Temperature dependent back-bias for a memory array
KR100922885B1 (ko) 2008-08-01 2009-10-20 주식회사 하이닉스반도체 내부전압 발생회로
US8742831B2 (en) * 2009-02-23 2014-06-03 Honeywell International Inc. Method for digital programmable optimization of mixed-signal circuits
US8181147B2 (en) 2009-06-29 2012-05-15 Lsi Corporation Parametric data-based process monitoring for adaptive body bias control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091935A1 (en) * 2004-11-03 2006-05-04 Intel Corporation Processor apparatus with body bias circuitry to delay thermal throttling
JP2007067275A (ja) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd 半導体素子およびそれを用いた半導体集積回路装置
US20110149672A1 (en) * 2008-12-25 2011-06-23 Panasonic Corporation Semiconductor integrated circuit device

Also Published As

Publication number Publication date
CN103871443B (zh) 2018-03-27
US20140159806A1 (en) 2014-06-12
DE102013224477A1 (de) 2014-06-12
JP2014116014A (ja) 2014-06-26
KR20140074668A (ko) 2014-06-18
JP6265723B2 (ja) 2018-01-24
CN103871443A (zh) 2014-06-18
US8988135B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
KR102013607B1 (ko) 반도체 장치 및 그것의 바디 바이어스 방법
KR101975409B1 (ko) 시스템 온 칩 및 그것의 온도 제어 방법
US9552009B2 (en) Reference voltage generator having diode-connected depletion MOS transistors with same temperature coefficient
US11609127B2 (en) Time-controlled switch capacitor based temperature sensor
JP2016511541A (ja) メモリセルをプログラムするシステムおよび方法
CN110941304B (zh) 提供温度传感器或递送温度无关电流的电流源的电子设备
US20150061501A1 (en) Ambient light sensor and electronic system having the same
TW201725733A (zh) P型通道氧化物半導體薄膜電晶體
US20060192606A1 (en) Forward biasing protection circuit
US20150303905A1 (en) Slew Based Process and Bias Monitors and Related Methods
US8970289B1 (en) Circuits and devices for generating bi-directional body bias voltages, and methods therefor
KR20010100940A (ko) Ｃｍｏｓ 반도체 집적회로
US8970257B2 (en) Semiconductor device for offset compensation of reference current
US9804628B2 (en) Reference voltage generator
US9285813B2 (en) Supply voltage regulation with temperature scaling
US20080278226A1 (en) Method and apparatus for powering down analog integrated circuits
EP3362768B1 (en) Transistor temperature sensing
JP2005122753A (ja) 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器
US9430032B2 (en) Driver circuit of semiconductor apparatus
US12032396B2 (en) Voltage generating circuit and semiconductor device for suppressing leakage current
US20230087732A1 (en) Voltage generating circuit and semiconductor device
KR20110121124A (ko) 반도체 장치
EP1766763A2 (en) Power conversion device with efficient output current sensing

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant