KR101975409B1 - 시스템 온 칩 및 그것의 온도 제어 방법 - Google Patents

시스템 온 칩 및 그것의 온도 제어 방법 Download PDF

Info

Publication number
KR101975409B1
KR101975409B1 KR1020120081855A KR20120081855A KR101975409B1 KR 101975409 B1 KR101975409 B1 KR 101975409B1 KR 1020120081855 A KR1020120081855 A KR 1020120081855A KR 20120081855 A KR20120081855 A KR 20120081855A KR 101975409 B1 KR101975409 B1 KR 101975409B1
Authority
KR
South Korea
Prior art keywords
body bias
semiconductor device
temperature
level
driving
Prior art date
Application number
KR1020120081855A
Other languages
English (en)
Other versions
KR20140015880A (ko
Inventor
김형옥
김욱
서문준
오충기
전재한
도경태
최정연
원효식
김기섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120081855A priority Critical patent/KR101975409B1/ko
Priority to US13/948,691 priority patent/US9459680B2/en
Priority to CN201310316370.1A priority patent/CN103576717B/zh
Publication of KR20140015880A publication Critical patent/KR20140015880A/ko
Application granted granted Critical
Publication of KR101975409B1 publication Critical patent/KR101975409B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1919—Control of temperature characterised by the use of electric means characterised by the type of controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 반도체 장치의 온도 제어 방법은, 반도체 장치의 구동 온도를 감지하는 단계, 상기 구동 온도가 제 1 조건을 만족하는 경우, 상기 반도체 장치의 적어도 하나의 기능 블록에 대한 바디 바이어스 레벨을 조정하는 단계, 그리고 상기 구동 온도가 제 2 조건을 만족하는 경우, 상기 바디 바이어스 레벨을 조정하는 동시에 열 조절 (Thermal Throttling) 동작을 활성화하는 단계를 포함하고, 상기 열 조절 동작은 상기 반도체 장치의 적어도 하나의 기능 블록의 구동 전압 및 클록 주파수 중 적어도 하나를 조정하는 것을 포함한다.

Description

시스템 온 칩 및 그것의 온도 제어 방법{SYSTEM ON CHIP AND TEMPERATURE CONTROL METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 온도에 따라 누설 전류의 양을 제어하는 반도체 장치 및 그것의 온도 제어 방법에 관한 것이다.
최근, 스마트폰, 테이블릿 PC, 디지털 카메라, MP3 플레이어, PDA 등과 같은 모바일 기기의 이용이 폭발적으로 증가하고 있다. 이러한 모바일 기기에서도 멀티미디어의 구동 및 각종 데이터의 처리량이 증가하면서, 고속 프로세서의 채용이 확대되고 있다. 모바일 기기에는 다양한 응용 프로그램(Application program)들이 구동된다. 다양한 응용 프로그램들을 구동하기 위하여, 모바일 기기에는 워킹 메모리(예를 들면, DRAM), 비휘발성 메모리, 그리고 응용 프로세서(Application Processor: 이하, AP)와 같은 반도체 장치들이 사용된다. 그리고 모바일 환경에서의 고성능화에 대한 요구에 따라 상술한 반도체 장치들의 집적도와 구동 주파수는 날로 높아지고 있다.
모바일 기기에서 반도체 장치의 온도 관리는 전반적인 성능 향상과 소비 전력의 절감을 실현하는데 매우 중요한 부분이다. 온도 관리를 위해서, 정확한 온도의 측정과 측정된 온도에 따른 신속하고 적절한 제어가 필요하다. 특히, 고집적화를 달성하기 위한 미세화 공정의 발달에 따라 반도체 장치의 누설 전류의 크기가 증가하는 경향이 있다. 반도체 장치의 누설 전류의 크기는 온도에 아주 민감하다. 따라서, 온도 증가와 누설 전류의 증가가 상호 상승 작용을 일으키는 현상(예를 들면, Thermal Runaway)은 반도체 장치의 성능을 심각하게 저하시킬 수 있다.
이러한 고성능의 반도체 장치에서 의도하지 않은 급격한 온도 상승은 반도체 장치의 성능과 신뢰성에 크게 영향을 미친다. 최근, 모바일 기기 시장의 급격한 팽창에 따라 모바일 기기에 장착되는 반도체 장치들에서 이러한 온도 관리 문제가 점점 이슈화되고 있다. 따라서, 모바일 기기나 기타 전자 장치에 탑재되는 반도체 장치들에 대한 효율적인 온도 제어 기술이 절실한 실정이다.
본 발명의 목적은 다양한 요인으로 발생할 수 있는 급격한 온도 상승에도 안정된 성능과 신뢰성을 제공하는 반도체 장치 및 그것의 온도 제어 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 온도 제어 방법은, 반도체 장치의 구동 온도를 감지하는 단계, 상기 구동 온도가 제 1 조건을 만족하는 경우, 상기 반도체 장치의 적어도 하나의 기능 블록에 대한 바디 바이어스 레벨을 조정하는 단계, 그리고 상기 구동 온도가 제 2 조건을 만족하는 경우, 상기 바디 바이어스 레벨을 조정하는 동시에 열 조절 (Thermal Throttling) 동작을 활성화하는 단계를 포함하고, 상기 열 조절 동작은 상기 반도체 장치의 적어도 하나의 기능 블록의 구동 전압 및 클록 주파수 중 적어도 하나를 조정하는 것을 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 시스템 온 칩(System on Chip)은, 복수의 트랜지스터들, 상기 복수의 트랜지스터들에 바디 바이어스 전압을 제공하는 바디 바이어스 발생기, 그리고 상기 복수의 트랜지스터들에 대한 열 조절 (Thermal Throttling) 동작 및 상기 바디 바이어스 발생기의 바디 바이어스 동작을 제어하는 제어 유닛을 포함하고, 상기 제어 유닛은 상기 시스템 온 칩의 내부 온도에 따라 상기 열 조절 동작 및 상기 바디 바이어스 동작 중 적어도 하나를 선택적으로 활성화하고, 상기 열 조절 동작은 상기 복수의 트랜지스터들을 구동하기 위한 구동 전압 및 구동 클록의 주파수를 변경한다.
이상과 같은 본 발명의 실시 예에 따르면, 급격한 온도 상승이나 누설 전류의 증가를 최소화하고 최적의 성능을 유지할 수 있는 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 보여주는 블록도이다.
도 2는 도 1의 기능 블록에 포함되는 소자들을 간략히 보여주는 회로도이다.
도 3a 및 도 3b는 도 2에 도시된 PMOS 트랜지스터와 NMOS 트랜지스터의 형태를 보여주는 단면도이다.
도 4는 본 발명의 반도체 장치에서 수행되는 온도 제어 방법의 일 실시 예를 보여주는 순서도이다.
도 5는 본 발명의 온도 제어 방법을 사용하는 반도체 장치의 온도 변화를 보여주는 그래프이다.
도 6은 본 발명의 다른 실시 예에 따른 온도 제어 방법을 보여주는 테이블이다.
도 7은 도 6의 전압-주파수 모드에 따라 다양한 레벨로 바디 바이어스가 선택될 수 있는 온도 제어 방법을 보여주는 순서도이다.
도 8은 도 6의 테이블에 따른 온도 제어 방법의 다른 실시 예를 보여주는 순서도이다.
도 9는 도 6의 테이블에 따른 온도 제어 방법의 또 다른 실시 예를 보여주는 순서도이다.
도 10은 도 9의 온도 제어 방법을 예시적으로 보여주는 파형도이다.
도 11은 본 발명의 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다.
도 12는 본 발명의 또 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다.
도 13a 및 도 13b는 반도체 장치의 공정 정보에 대한 예시를 각각 보여준다.
도 14는 도 13b에 설명된 공정 정보를 참조하여 수행되는 온도 제어 방법을 보여주는 순서도이다.
도 15는 본 발명의 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다.
도 16은 도 15의 반도체 장치의 동작을 보여주는 순서도이다.
도 17은 본 발명의 실시 예가 적용되는 반도체 장치를 포함하는 휴대용 단말기를 나타내는 블록도이다.
도 18은 본 발명의 실시 예에 따른 온도 제어 동작을 수행하는 컴퓨터 시스템을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 반도체 장치 또는 반도체 칩이 본 발명의 특징 및 기능을 설명하기 위한 단위의 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 반도체 장치(100)는 제어 유닛(120)과 바디 바이어스 발생기(160)를 포함한다. 반도체 장치(100)는 제어 유닛(120)과 바디 바이어스 발생기(160)를 통해서 성능 저하를 최소화하면서도 구동 온도를 효율적으로 제어할 수 있다. 여기서, 반도체 장치(100)는 복수의 기능 블록(Intellectual Property: 이하, IP)들로 구성되는 시스템 온 칩(System On Chip: 이하, SoC)을 포함한다.
온도 센서(110)는 반도체 장치(100)의 내부 온도를 감지한다. 온도 센서(110)는, 예를 들면, 온도에 따라 변하는 기전력을 사용하는 열기전력형(또는, 열전쌍) 센서, 온도에 따라 변화하는 저항의 크기를 감지하는 열도전형 센서 등이 사용될 수 있다. 하지만, 온도 센서(110)의 온도 측정 방식은 여기에 국한되지 않으며 다양하게 적용될 수 있음은 잘 이해될 것이다. 온도 센서(110)는 감지된 온도를 제어 유닛(120)에 전달한다.
제어 유닛(120)은 반도체 장치(100)의 내부 온도를 참조하여 구동 전압(VDD)의 레벨이나 구동 클록(CLK)의 주파수를 제어할 수 있다. 예를 들면, 제어 유닛(120)은 반도체 장치(100)의 내부 온도가 기준치 이상으로 상승하면, 구동 전압(VDD)의 레벨을 낮추도록 파워 매니저(140)를 제어할 수 있다. 또는, 제어 유닛(120)은 반도체 장치(100)의 내부 온도가 기준치 이상으로 상승하면, 구동 클록(CLK)의 주파수를 낮추도록 클록 발생기(130, 예를 들면 PLL)를 제어할 수 있다. 더불어, 제어 유닛(120)은 반도체 장치(100)의 내부 온도를 참조하여 기능 블록(150)의 구동 전압(VDD)을 차단하는 스위칭 신호(PSW)를 제공할 수 있다. 반도체 장치(100)의 내부 온도가 상승함에 따라 제어 유닛(120)에 의한 기능 블록(150)에 제공되는 구동 전압(VDD)이나 구동 클록(CLK)을 제어하는 기술을 열 조절(Thermal throttling)이라 칭하기로 한다.
더불어, 본 발명의 실시 예에 따른 제어 유닛(120)은 열 조절 동작과 함께 바디 바이어스(Body bias)를 제어하여 누설 전류의 레벨을 조정할 수 있다. 예를 들면, 본 발명의 제어 유닛(120)은 반도체 장치(100)의 내부 온도, 열 조절 동작의 레벨, 반도체 장치(100)의 현재 성능, 소모 전력, 그리고 공정 변화들 중에서 적어도 하나를 고려하여 바디 바이어스(Body bias) 조건을 변경할 수 있다. 기능 블록(150)의 바디 바이어스를 변경하기 위해서 제어 유닛(120)은 바디 바이어스 발생기(160)를 제어할 수 있다.
클록 발생기(130)는 반도체 장치(100)의 구동에 필요한 클록 신호(CLK)를 생성한다. 생성된 클록 신호(CLK)는 기능 블록(150)에 제공되며, 기능 블록(150)의 제반 연산 동작을 구동(Drive)한다. 클록 발생기(130)는 위상 고정 루프(Phase Loop Lock: PLL)가 사용될 수 있으나, 다양한 형태의 클록 발생 회로들이 본 발명의 클록 발생기(130)로 사용될 수 있음은 잘 이해될 것이다. 클록 발생기(130)는 제어 유닛(120)의 제어에 따라 생성되는 구동 클록(CLK)의 주파수(f)를 가변할 수 있다.
파워 매니저(140)는 외부로부터 제공되는 전원 전압을 제어 유닛(120)의 제어에 따라 기능 블록(150)에 전달한다. 파워 매니저(140)는 반도체 장치(100)의 외부에서 제공되는 외부 전압의 레벨을 조정하여 기능 블록(150)의 구동 전압(VDD)으로 제공한다. 파워 매니저(140)는 외부 전압을 스텝-업(Step-up)하거나, 스텝-다운(Step-down)한다. 외부 전압이 반도체 장치(100)가 요구하는 전압 레벨(VDD, 예를 들면 2.0V)보다 낮다면, 파워 매니저(140)는 외부 전압을 부스팅(Boosting)하여 기능 블록(150)에 공급할 것이다. 반면, 외부 전압이 기능 블록(150)이 요구하는 전압 레벨보다 높다면, 파워 매니저(140)는 외부 전압을 강하시켜 기능 블록(150)에 공급할 것이다.
기능 블록(150)은 제공되는 데이터나 제어 신호에 따라 다양한 연산을 수행하는 회로들의 집합체이다. 기능 블록(150)은 반도체 장치(100)의 제반 기능을 수행하는 다양한 회로들을 포함할 수 있다. 기능 블록(150)을 구성하는 가장 작은 로직 단위 중 하나가 트랜지스터이다. 기능 블록(150)에 포함되는 트랜지스터로는 예를 들면 PMOS 트랜지스터(152)나 NMOS 트랜지스터(154)가 있다. PMOS 트랜지스터(152)와 NMOS 트랜지스터(154)의 특성이 반도체 장치(100)의 특성을 결정하는 가장 중요한 파라미터가 된다. 예를 들면, PMOS 트랜지스터(152)와 NMOS 트랜지스터(154)의 구동 속도는 기능 블록(150) 또는 반도체 장치(100)의 성능을 결정하게 될 것이다.
열 조절(Thermal throttling)의 진행시에는 기능 블록(150)의 PMOS 트랜지스터(152)와 NMOS 트랜지스터(154)의 드레인 또는 소스로 제공되는 구동 전압(VDD)이 조정된다. 그리고 열 조절(Thermal throttling)의 진행시, PMOS 트랜지스터(152)와 NMOS 트랜지스터(154)를 구동하는 게이트 제어 신호의 주파수가 조정될 것이다. 더불어, 기능 블록(150)의 PMOS 트랜지스터(152)와 NMOS 트랜지스터(154)의 바디에 제공되는 바디 바이어스 전압(Vrbb)이 조정될 수 있다. 소스-드레인과 바디 사이에 역방향으로 제공되는 바디 바이어스 전압(Vrbb)이 증가하면, PMOS 트랜지스터(152)와 NMOS 트랜지스터(154)의 누설 전류는 감소한다. 따라서, 누설 전류에 기인한 온도 상승 인자는 바디 바이어스의 증가를 통해서 일정 부분 해소가 가능하다.
바디 바이어스 발생기(160)는 기능 블록(150)의 PMOS 트랜지스터(152)와 NMOS 트랜지스터(154)의 바디 바이어스 전압(Vrbb)을 제공한다. 바디 바이어스 발생기(160)는 제어 유닛(120)의 제어에 따라 PMOS 트랜지스터(152) 또는 NMOS 트랜지스터(154)의 바디 전압을 상승시키거나 하강시킬 수 있다.
성능 모니터(170)는 반도체 장치(100) 또는 기능 블록(150)의 구동 성능을 모니터링할 수 있다. 또는, 성능 모니터(170)는 반도체 장치(100) 또는 기능 블록(150)의 소모 전력(Power dissipation)의 양을 모니터링할 수 있다. 온도의 변화에 따라 반도체 장치(100)를 구성하는 소자들의 성능이나 누설 전류에 의한 소모 전력이 변화한다. 성능 모니터(170)는 이러한 소모 전력이나 성능의 변화의 추이를 모니터링하여, 정량화된 수치로 제어 유닛(120)에 제공한다.
이상에서는 반도체 장치(100)를 구성하는 다양한 요소들이 설명되었다. 그러나 반도체 장치(100)를 구성하는 요소들 중 일부는 반도체 장치(100)의 외부에 구비되는 것으로 대체될 수 있음은 잘 이해될 것이다. 즉, 파워 매니저(140)는 반도체 장치(100)의 외부에 구비되는 별도의 전력 소자로 제공될 수 있을 것이다. 그리고 온도 센서(110)나 바디 바이어스 발생기(160)도 반도체 장치(100)의 외부에 구비되는 요소들로 대체될 수 있을 것이다. 또한, 바디 바이어스 발생기(160)는 반도체 장치(100)의 내부 전압을 제공하기 위한 전압 레귤레이터(Voltage regulator)와 같은 구성으로 제공될 수 있으며, 파워 매니저(140)와 동일한 칩으로 구성될 수 있을 것이다.
본 발명의 반도체 장치(100)는 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 동시에 실시할 수 있다. 열 조절을 위해, 제어 유닛(120)은 구동 전압(VDD)과 구동 클록(CLK)의 주파수를 가변시킬 수 있다. 더불어, 열 조절 동작 만으로 반도체 장치의 온도 제어나 성능 저하를 보상하기 어려운 경우, 제어 유닛(120)은 반도체 장치(100)의 트랜지스터들의 바디 전압을 증가시켜 누설 전류를 감소시킬 수 있다. 따라서, 누설 전류의 감소에 의해서 누설 전류에 기인한 온도 증가는 차단될 수 있다.
도 2는 도 1의 기능 블록에 포함되는 소자들을 간략히 보여주는 회로도이다. 도 2를 참조하면, 기능 블록(150)은 복수의 PMOS 트랜지스터(152), 복수의 NMOS 트랜지스터(154), 그리고 전력 스위치(PS)를 포함한다. 도시되지는 않았지만, 기능 블록(150)에는 트랜지스터 외에도 다양한 구성들이 포함될 수 있음은 잘 이해될 것이다.
전력 스위치(PS)는 기능 블록(150)에 제공되는 구동 전압(VDD)을 스위칭한다. 전력 스위치(PS)는 제어 유닛(120)으로부터 제공되는 스위칭 신호(PSW)에 응답하여 파워 매니저(140)로부터 제공되는 구동 전압(VDD)을 노드(N1)로 전달한다. 노드(N1)는 복수의 PMOS 트랜지스터(152)의 소스(Source)와 연결될 것이다. 전력 스위치(PS)는 PMOS 형태의 트랜지스터로 도시되어 있으나, 본 발명은 여기에 국한되지 않는다. 전력 스위치(PS)는 NMOS 트랜지스터나 고전압 트랜지스터(High voltage TR) 등으로 제공될 수 있을 것이다.
복수의 PMOS 트랜지스터(152)는 기능 블록(150)에 포함되는 제반 PMOS 트랜지스터들을 포함한다. 복수의 PMOS 트랜지스터(152) 중에서 일부의 소스(Source)는 노드(N1)에 연결될 것이다. 복수의 PMOS 트랜지스터(152) 중 다른 일부의 소스(Source)는 기능 블록(150)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수도 있다. 복수의 PMOS 트랜지스터(152)의 드레인(Drain)은 접지단(Ground)에 연결되거나, 기능 블록(150)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수 있을 것이다. 하지만, 기능 블록(150)에 포함되는 복수의 PMOS 트랜지스터(152)의 바디(Body)에는 바디 바이어스 발생기(160)로부터 제공되는 PMOS 바디 바이어스 전압(Vrbbp)이 제공된다.
복수의 NMOS 트랜지스터(154)는 기능 블록(150)에 포함되는 제반 NMOS 트랜지스터들을 포함한다. 복수의 NMOS 트랜지스터(154) 중 다른 일부의 드레인(Drain)은 기능 블록(150)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수도 있다. 복수의 NMOS 트랜지스터(154)의 소스는 은 접지단(Ground)에 연결되거나, 기능 블록(150)의 내부에 포함되는 PMOS 트랜지스터나 NMOS 트랜지스터의 드레인이나 소스에 연결될 수 있을 것이다. 하지만, 기능 블록(150)에 포함되는 복수의 NMOS 트랜지스터(154)의 바디(Body)에는 바디 바이어스 발생기(160)로부터 제공되는 NMOS 바디 바이어스 전압(Vrbbn)이 제공된다.
도 3a 및 도 3b는 도 2에 도시된 PMOS 트랜지스터와 NMOS 트랜지스터의 형태를 보여주는 단면도이다. 도 3a는 PMOS 트랜지스터를, 도 3b는 NMOS 트랜지스터의 단면을 보여준다.
도 3a를 참조하면, PMOS 트랜지스터(152)를 형성하기 위하여, 기판(P-Sub)에 N-웰(152a)이 형성된다. N-웰(152a)을 형성하기 위해서 P형 기판(P-Sub)에 N형의 도펀트를 주입하게 된다. 이어서 N-웰(152a)의 상부에는 PMOS 트랜지스터의 드레인이나 소스를 구성하는 P+ 도핑 영역들(152b, 152c)이 형성된다. 또한, 바디 바이어스 전압(Vrbbp)을 제공하기 위한 N+ 도핑 영역(152d)이 N-웰(152a)의 내부에 형성될 것이다. 이어서, 게이트 절연막(152e)과 게이트 전극(152f)이 순차적으로 적층된다. 게이트 절연막(152e)은 산화막, 질화막 또는 이들이 적층된 적층막으로 형성할 수 있다. 또한, 고유전율을 갖는 금속 산화물 또는 이들이 나미네이트 구조로 적층된 적층막 또는 이들이 혼합된 혼합막으로 형성할 수도 있다. 그리고 게이트 전극(152f)은 불순물 이온(P, As, B 등)이 도핑된 폴리 실리콘막 또는 금속막으로 형성할 수 있다.
이러한 구조에서, 바디 바이어스 전압(Vrbbp)이 증가하면, P+ 도핑 영역들(152b, 152c)과 N-웰(152a)간의 역방향 바이어스가 증가하게 된다. 따라서, P+ 도핑 영역들(152b, 152c)로 형성되는 PMOS 트랜지스터(152)의 소스-드레인(Source-Drain) 사이에 흐르는 누설 전류가 감소하게 될 것이다.
도 3b를 참조하면, NMOS 트랜지스터(154)를 형성하기 위하여, 기판(P-Sub)의 상부에 N-웰(Deep N-Well)이 형성되고, N-웰(Deep N-Well) 상부에는 P-웰(154a)이 형성될 수 있다. P-웰(154a) 상부에는 드레인이나 소스로 작용하는 N+ 도핑 영역들(154b, 154c)이 형성된다. 또한, 바디 바이어스 전압(Vrbbn)을 제공하기 위한 P+ 도핑 영역(154d)이 P-웰(154a) 상부에 형성될 것이다. 이어서, 게이트 절연막(154e)과 게이트 전극(154f)이 순차적으로 적층된다. 이러한 구조에서, 음전압(Negative voltage)으로 제공되는 바디 바이어스 전압(Vrbbn)의 레벨이 증가하면, N+ 도핑 영역들(154b, 154c)과 기판(P-Sub) 역방향 바이어스가 증가하게 된다. 이 경우, N+ 도핑 영역들(154b, 154c)로 형성되는 NMOS 트랜지스터(154)의 소스-드레인(Source-Drain) 사이에 흐르는 누설 전류가 감소하게 될 것이다.
도 4는 본 발명의 반도체 장치에서 수행되는 온도 제어 방법의 일 실시 예를 보여주는 순서도이다. 도 4를 참조하면, 제어 유닛(120, 도 1 참조)은 현재 반도체 장치(100)의 온도에 따라 바디 바이어스 또는 열 조절(Thermal Throttling)을 수행할 수 있다.
단계 S110에서, 제어 유닛(120)은 반도체 장치(100)의 내부 온도(C_Temp)를 검출한다. 제어 유닛(120)은 온도 센서(110)로부터 제공되는 실시간 온도 데이터를 참조하여 내부 온도(C_Temp)를 파악하게 된다.
단계 S120에서, 제어 유닛(120)은 반도체 장치(100)의 내부 온도(C_Temp)가 제 1 기준치(T1) 이상으로 상승했는지를 판단한다. 제어 유닛(120)은 내부 온도(C_Temp)가 제 1 기준치(T1)보다 낮은 경우에는 단계 S110으로 복귀한다. 즉, 제어 유닛(120)은 내부 온도(C_Temp)가 제 1 기준치(T1)보다 낮은 경우, 열 조절(Thermal Throttling)이나 바디 바이어스의 조정(RBB)을 수행하지 않는다. 반면, 내부 온도(C_Temp)가 제 1 기준치(T1)와 같거나 높은 경우, 절차는 바디 바이어스 조정(RBB)을 활성화하기 위한 단계 S130으로 이동한다.
단계 S130에서, 제어 유닛(120)은 바디 바이어스 조정(RBB)을 활성화한다. 예를 들면, 제어 유닛(120)은 기능 블록(150, 도 1 참조)의 트랜지스터들(152, 154)에 제공되는 바디 바이어스 전압(Vrbbp, Vrbbn)의 레벨을 증가시키도록 바디 바이어스 발생기(160, 도 1 참조)를 제어할 것이다. 바디 바이어스의 조정이 활성화되면, PMOS 트랜지스터(152)의 바디 전압(양전압)은 증가하게 될 것이다. 그리고 바디 바이어스(RBB)의 조정이 활성화되면, NMOS 트랜지스터(154)의 바디 전압(음전압)은 감소(절대값 증가)하게 될 것이다.
단계 S140에서, 제어 유닛(120)은 바디 바이어스 조정이 활성화된 상태에서의 온도 변화를 검출하게 될 것이다. 제어 유닛(120)은 온도 센서(110)로부터 제공되는 내부 온도(C_Temp)가 어떤 온도 범위에 포함되는지 결정하게 될 것이다. 내부 온도(C_Temp)가 제 1 기준치(T1)보다 낮은 경우, 절차는 단계 S150으로 이동한다. 내부 온도(C_Temp)가 제 1 기준치(T1) 이상이고, 제 2 기준치(T2)보다 낮은 경우, 절차는 단계 S130으로 이동한다. 하지만, 내부 온도(C_Temp)가 제 2 기준치(T2) 이상으로 높아진 경우, 절차는 열 조절(Thermal Throttling)을 활성화하기 위한 단계 S160으로 이동한다.
단계 S150에서, 제어 유닛(120)은 반도체 장치(100)의 내부 온도(C_Temp)가 제 1 기준치(T1)보다 낮기 때문에 바디 바이어스 조정을 비활성화시킨다. 제어 유닛(120)은 기능 블록(150)에 제공되는 바디 전압(Vrbb)이 초기값(Default value)으로 복귀되도록 바디 바이어스 발생기(160)를 제어할 것이다.
단계 S160에서, 제어 유닛(120)은 열 조절(Thermal Throttling)을 활성화한다. 열 조절을 실행하기 위하여, 제어 유닛(120)은 소모되는 전력을 낮추어 온도 상승을 억제하기 위하여 구동 전압(VDD)의 레벨을 감소시키도록 파워 매니저(140)를 제어할 수 있다. 또는, 열 조절을 활성화하기 위하여 제어 유닛(120)은 구동 클록(CLK)의 주파수를 낮추도록 클록 발생기(130)를 제어할 수 있다. 제어 유닛(120)은 열 조절을 위하여 구동 전압(VDD)의 레벨과 구동 클록(CLK)의 주파수를 동시에 조정하도록 클록 발생기(130) 및 파워 매니저(140)를 제어할 수 있을 것이다.
단계 S170에서, 제어 유닛(120)은 바디 바이어스 조정과 열 조절(Thermal Throttling)이 모두 활성화된 상태에서의 온도 변화를 검출하게 될 것이다. 제어 유닛(120)은 온도 센서(110)로부터 제공되는 내부 온도(C_Temp)가 어떤 온도 범위에 포함되는지 결정한다. 내부 온도(C_Temp)가 상한치(Tmax)보다 낮은 경우, 절차는 단계 S130으로 이동한다. 반면, 내부 온도(C_Temp)가 상한치(Tmax) 이상으로 증가하는 경우, 전력 스위치(PS, 도 2 참조)를 차단하여 기능 블록(150)의 동작을 정지시키기 위한 단계 S180으로 이동한다.
단계 S180에서, 제어 유닛(120)은 스위칭 신호(PSW)를 공급하여 기능 블록(150)에 제공되는 구동 전압(VDD)을 차단하게 될 것이다. 구동 전압(VDD)의 차단에 의해서 고온에 따른 회로 손상은 미연에 차단될 수 있다. 물론, 구동 전압(VDD)의 차단에 앞서 기능 블록(150)의 데이터 상태, 동작 상태 등을 백업하는 동작이 선행될 수 있음은 잘 이해될 것이다.
이상의 온도 제어 방법에 따라 본 발명의 반도체 장치(100)는 열 조절(Thermal Throttling)만으로는 구현하기 어려운 온도 조정 능력을 구비하게 될 것이다. 더불어, 열 조절만을 사용하는 경우에 발생하는 누설 전류의 증가 온도 상승이라는 열 피드백(Thermal feedback) 현상을 차단할 수 있다. 따라서, 본 발명의 온도 제어 방법을 사용하는 경우, 열 조절에 따른 반도체 장치의 성능 저하를 줄일 수 있다.
도 5는 본 발명의 온도 제어 방법을 사용하는 반도체 장치의 온도 변화를 보여주는 그래프이다. 도 5를 참조하면, 본 발명의 실시 예에 따른 바디 바이어스 조정(RBB)과 열 조절(Thermal Throttling)의 병행을 통해서 효율적으로 반도체 장치의 온도 관리가 가능하다.
먼저, t1 시점에서 내부 온도(C_Temp)가 제 1 기준치(T1)를 초과함에 따라 바디 바이어스 조정(RBB)이 활성화된다. 즉, 기능 블록(150)의 바디에 제공되는 바디 전압의 절대값이 증가하게 될 것이다. 이에 따라 PMOS 트랜지스터(152, 도 2 참조)와 NMOS 트랜지스터(154, 도 2 참조)의 채널이 감소하게 된다. 결과적으로, 바디 바이어스 조정(RBB)의 활성화에 따라 기능 블록(150)의 누설 전류의 양이 급격히 줄어들게 될 것이다.
바디 바이어스 조정(RBB)의 활성화에도 불구하고 내부 온도(C_Temp)가 증가하여 t2 시점에서 제 2 기준치(T2)를 초과할 수 있다. 이 경우, 열 조절(Thermal Throttling)이 활성화될 수 있다. 열 조절의 활성화에 따라 내부 온도(C_Temp)는 한계치(Tmax)를 넘지 않고 제 2 기준치(T2) 이하로 떨어진다.
이러한 방식으로 내부 온도(C_Temp)가 제 1 기준치(T1) 이상으로 상승하면 바디 바이어스 조정(RBB)이 활성화된다. 바디 바이어스 조정(RBB)이 활성화되는 경우는 시점들(t1, t9)로 도시되어 있다. 더불어, 내부 온도(C_Temp)가 제 2 기준치(T2) 이상으로 상승하면 열 조절(Thermal Throttling)이 추가적으로 활성화된다. 따라서, 내부 온도(C_Temp)가 제 2 기준치(T2) 이상으로 상승하면, 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)이 병행된다. 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)이 병행되는 경우는 시점들(t2, t4, t6, t10)에 대응한다.
내부 온도(C_Temp)가 제 2 기준치(T2) 미만으로 하강하면, 열 조절(Thermal Throttling)은 비활성화되고, 바디 바이어스 조정(RBB)만이 활성화된다. 열 조절(Thermal Throttling)이 비활성화되고, 바디 바이어스 조정(RBB)만이 활성화되는 시점은 시점들(t3, t5, t7, t11)에 대응한다.
이상의 온도 제어 방법을 사용하면, 반도체 장치(100)의 효율적인 열 관리가 가능하고, 의도하지 않은 급격한 온도 상승과 성능 저하의 문제를 차단할 수 있다. 더불어, 도 4 및 도 5의 실시 예에서는 바디 바이어스 조정(RBB)이 활성화되는 온도(T1)가 열 조절(Thermal Throttling)이 활성화되는 온도(T2)보다 낮은 것으로 설명되었다. 하지만, 본 발명은 여기에 국한되지 않는다. 즉, 바디 바이어스 조정(RBB)이 활성화되는 온도(T1)는 열 조절(Thermal Throttling)이 활성화되는 온도(T2)와 동일할 수 있다. 또는, 바디 바이어스 조정(RBB)이 활성화되는 온도(T1)는 열 조절(Thermal Throttling)이 활성화되는 온도(T2)보다 높게 설정될 수도 있을 것이다.
도 6은 본 발명의 다른 실시 예에 따른 온도 제어 방법을 보여주는 테이블이다. 도 6을 참조하면, 복수 모드의 열 조절(Thermal Throttling)에 따라 복수의 바디 바이어스 조정(RBB) 레벨들 중에서 어느 하나를 선택적으로 활성화할 수 있다.
열 조절(Thermal Throttling)의 방식으로 전압이나 주파수의 레벨을 스케일링하는 복수의 전압-주파수 모드(DVFS modes)들이 사용될 수 있다. 이러한 복수의 전압-주파수 모드들을 구현하기 위한 방식을 다이나믹 전압-주파수 스케일(Dynamic Voltage Frequency Scale: 이하, DVFS)이라 한다. DVFS 모드는 예를 들면, 3개의 모드들로 구분될 수 있다. 제 1 모드(1st Mode)는 2.0V의 구동 전압(VDD)과 3.0GHz의 구동 클록 주파수(f)에 대응한다. 제 2 모드(2nd Mode)는 1.5V의 구동 전압(VDD)과 2.0GHz의 구동 클록 주파수(f)에 대응한다. 그리고 제 3 모드(3rd Mode)는 1.3V의 구동 전압(VDD)과 1.5GHz의 구동 클록 주파수(f)에 대응한다. DVFS 모드는 구동 전압(VDD) 또는 구동 클록의 주파수(f)가 제 1 내지 제 3 모드보다 낮은 모드들을 더 포함할 수 있다. 각 모드들은 회로에 대한 성능 요구나 온도 제어 방식에 따라 변경될 수 있다.
상술한 전압-주파수 모드에 따라 본 발명의 바디 바이어스 조정 레벨이 선택적으로 적용될 수 있다. 예를 들면, 열 피드백(Thermal feedback)에 의해서 온도 상승과 성능 저하의 문제가 심각해지는 제 1 및 제 2 모드(1st Mode, 2nd Mode)의 DVFS 모드에서 바디 바이어스 조정(RBB)이 활성화된다. 게다가, 구동 전압(VDD)과 구동 클록의 주파수(f)가 가장 높은 제 1 모드(1st Mode)에서 고레벨(High level)의 바디 바이어스 조정이 선택 및 활성화될 수 있다. 반면, 구동 전압(VDD)과 구동 클록의 주파수(f)가 각각 두 번째로 높은 제 2 모드(2nd Mode)에서 중간 레벨(Middle level)의 바디 바이어스 조정이 선택 및 활성화될 수 있다. 그리고 나머지 전압-주파수 모드들에서는 바디 바이어스 조정(RBB)은 비활성화되도록 설정될 수 있다.
이상의 전압-주파수 모드에 따라 서로 다른 레벨의 바디 바이어스 레벨을 적용하는 경우, 바디 바이어스의 활성화에 따른 성능 저하를 최소화할 수 있다. 바디 바이어스를 활성화하는 경우, 트랜지스터의 누설 전류는 감소하고 그에 따른 온도 상승은 억제되지만, 문턱 전압(Threshold voltage)의 상승은 불가피하다. 따라서, 바디 바이어스가 활성화되는 전압-주파수 모드에서는 이러한 속도 저하를 보상할 수 있을 정도로 높은 구동 전압과 구동 클록의 주파수가 전제되어야 한다.
다양한 모드의 전압-주파수 설정에 대해 선택적인 바디 바이어스 조정을 통해서 반도체 장치(100)는 내부 온도의 상승을 억제하면서도 최적의 성능을 유지할 수 있을 것이다.
도 7은 도 6의 전압-주파수 모드에 따라 다양한 레벨로 바디 바이어스가 선택될 수 있는 온도 제어 방법을 보여주는 순서도이다. 도 7을 참조하면, 전압-주파수 모드에 따라 바디 바이어스 조정의 활성화 여부, 그리고 활성화되는 바디 바이어스의 레벨이 선택될 수 있다.
단계 S210에서, 제어 유닛(120)은 현재의 전압-주파수 모드(DVFS mode)를 검출한다. 기능 블록(150)에 제공되는 구동 전압(VDD)의 레벨과, 구동 클록(CLK)의 주파수에 따라 다양한 전압-주파수 모드가 설정될 수 있다. 하지만, 설명의 편의를 위해서 도 6에 개시된 전압-주파수 모드(DVFS mode)들로 한정하여 설명하기로 한다.
단계 S220에서, 제어 유닛(120)에 의해서 검출된 현재의 전압-주파수 모드(DVFS mode)가 제 1 모드(VDD=2.0V, f=3.0GHz)에 대응하는 경우, 절차는 단계 S230으로 이동한다. 현재의 전압-주파수 모드(DVFS mode)가 제 2 모드(VDD=1.5V, f=2.0GHz)에 대응하는 경우, 절차는 단계 S240으로 이동한다. 하지만, 제어 유닛(120)에 의해서 검출된 현재의 전압-주파수 모드(DVFS mode)가 제 3 모드(VDD=1.3V, f=1.5GHz) 또는 나머지 전압-주파수 모드들에 대응하는 경우, 절차는 단계 S250으로 이동한다.
단계 S230에서, 제어 유닛(120)은 고레벨(High level)의 바디 바이어스 조정(RBB)을 선택하고 활성화한다. 즉, 제어 유닛(120)은 기능 블록(150)에 포함되는 트랜지스터들의 바디 전압(Vrbb)의 절대치를 설정된 값들 중 최고치로 제공하도록 바디 바이어스 발생기(160)를 제어할 것이다. 고레벨의 바디 바이어스 조정(RBB)이 활성화되면, 기능 블록(150)의 트랜지스터들에 흐르는 소스-드레인간의 누설 전류치는 최소가 될 것이다.
단계 S240에서, 제어 유닛(120)은 중간 레벨(Middle level)의 바디 바이어스 조정(RBB)이 선택하고 활성화한다. 즉, 제어 유닛(120)은 기능 블록(150)에 포함되는 트랜지스터들의 바디 전압(Vrbb)의 절대치를 설정된 값들 중 중간치에 대응하도록 바디 바이어스 발생기(160)를 제어할 것이다.
단계 S250에서, 제어 유닛(120)은 바디 바이어스 조정(RBB)을 비활성화시킨다. 즉, 제어 유닛(120)은 기능 블록(150)에 포함되는 트랜지스터들의 바디 전압(Vrbb)으로 최초에 설정된 디폴트 값(Default value)이 제공되도록 바디 바이어스 발생기(160)를 제어할 수 있을 것이다.
이상의 도 7에 설명된 전압-주파수 모드에 따른 다양한 레벨의 바디 바이어스 조정을 적용하면, 온도 상승과 성능 저하를 최소화할 수 있는 최적 동작 환경을 제공할 수 있다.
도 8은 도 6의 테이블에 따른 온도 제어 방법의 다른 실시 예를 보여주는 순서도이다. 도 6의 테이블에 도시된 모드들이 요구 성능에 따라 선택될 수도 있지만, 온도 제어를 위해서도 선택될 수 있다. 도 8을 참조하면, 현재 반도체 장치(100)의 내부 온도(C_Temp)에 따라 다양한 레벨의 전압-주파수 모드 및 바디 바이어스 조정(RBB) 레벨이 선택될 수 있다.
단계 S310에서, 제어 유닛(120)은 반도체 장치(100)의 내부 온도(C_Temp)를 검출한다. 제어 유닛(120)은 온도 센서(110)로부터 제공되는 실시간 온도 데이터를 참조하여 내부 온도(C_Temp)의 레벨을 검출할 것이다.
단계 S320에서, 제어 유닛(120)은 온도 센서(110)로부터 제공되는 내부 온도(C_Temp)가 어떤 온도 범위에 포함되는지 결정하게 될 것이다. 내부 온도(C_Temp)가 제 1 기준치(T1)보다 낮은 경우, 절차는 단계 S330으로 이동한다. 내부 온도(C_Temp)가 제 1 기준치(T1) 이상이고, 제 2 기준치(T2)보다 낮은 경우, 절차는 단계 S340으로 이동한다. 하지만, 내부 온도(C_Temp)가 제 2 기준치(T2) 이상으로 높아진 경우, 절차는 단계 S350으로 이동한다.
단계 S330에서, 제어 유닛(120)은 반도체 장치(100)의 내부 온도(C_Temp)가 제 1 기준치(T1)보다 낮기 때문에 열 조절을 위한 전압-주파수 모드로 제 1 모드(VDD=2.0V, f=3.0GHz)를 선택할 것이다. 더불어, 제어 유닛(120)은 바디 바이어스 조정(RBB)을 비활성화시킨다. 제어 유닛(120)은 기능 블록(150)에 제공되는 바디 전압(Vrbb)이 초기값으로 제공되도록 바디 바이어스 발생기(160)를 제어할 것이다.
단계 S340에서, 제어 유닛(120)은 열 조절을 위한 전압-주파수 모드로 제 2 모드(VDD=1.5V, f=2.0GHz)를 선택할 것이다. 더불어, 제어 유닛(120)은 중간 레벨(Middle level)의 바디 바이어스 조정(RBB)을 활성화시킨다.
단계 S350에서, 제어 유닛(120)은 열 조절을 위한 전압-주파수 모드로 제 3 모드(VDD=1.3V, f=1.5GHz)를 선택한다. 더불어, 제어 유닛(120)은 고레벨(High level)의 바디 바이어스 조정(RBB)을 활성화할 것이다.
이상의 실시 예에 따르면, 반도체 장치(100)의 현재의 구동 온도에 따라 전압-주파수 모드 및 바디 바이어스 조정(RBB)의 레벨이 선택하도록 설정된다. 따라서, 반도체 장치의 내부 온도가 상승하면, 더 높은 레벨의 바디 바이어스 조정(RBB)이 선택될 수 있고, 더 낮은 구동 속도의 전압-주파수 모드가 선택될 수 있다. 따라서, 상술한 온도 제어 방법에 따르면 온도에 의존적인 반도체 장치의 성능 저하를 효과적으로 보상할 수 있을 것이다.
도 9는 도 6의 테이블에 따른 온도 제어 방법의 또 다른 실시 예를 보여주는 순서도이다. 도 9를 참조하면, 반도체 장치(100)에서 열 조절(Thermal Throttling)이 적용되는 동안에 성능 저하의 수준이나 소모 전력의 변화에 따라 다양한 레벨의 바디 바이어스 조정(RBB)이 적용될 수 있다.
단계 S410에서, 제어 유닛(120)은 반도체 장치(100)의 열 조절을 활성화한다. 이 단계에서 활성화되는 열 조절은 앞서 설명된 다양한 모드의 전압-주파수 모드들 중 어느 하나일 수 있을 것이다.
단계 S420에서, 제어 유닛(120)은 성능 모니터(170)로부터 제공되는 소모 전력 또는 동작 성능의 레벨을 검출한다. 여기에서, 모니터링되는 소모 전력의 레벨을 참조로 본 발명의 특징을 예시적으로 설명하기로 한다.
단계 S430에서, 제어 유닛(120)은 소모 전력의 양을 고레벨(High), 중간 레벨(Middle), 그리고 저레벨(Low) 중 어느 하나로 결정하게 될 것이다. 결정된 소모 전력의 레벨에 따라 제어 유닛(120)은 바디 바이어스 조정(RBB) 모드를 활성화하거나 선택하게 될 것이다. 소모 전력의 양이 고레벨(High)인 경우에 절차는 단계 S440으로 이동한다. 소모 전력의 양이 중간 레벨(Middle)인 경우, 절차는 단계 S450으로 이동한다. 그리고 소모 전력의 양이 저레벨(Low)인 경우, 절차는 단계 S460으로 이동한다.
단계 S440에서, 제어 유닛(120)은 고레벨(High level)의 바디 바이어스 조정(RBB)을 활성화할 것이다. 이 경우, 트랜지스터들의 바디에 인가되는 바이어스 전압(Vrbbp, Vrbbn)의 절대값들이 미리 결정된 값들 중 최고치들로 인가될 수 있다. 고레벨(High level)의 바디 바이어스 조정(RBB)의 활성화에 따라 트랜지스터들의 문턱 전압의 레벨은 최대치가 될 것이다. 더불어 드레인-소스 간의 누설 전류의 양은 최소가 될 것이다.
단계 S450에서, 제어 유닛(120)은 중간 레벨(Middle level)의 바디 바이어스 조정(RBB)을 활성화할 것이다. 이 경우, 트랜지스터들의 바디에 인가되는 바이어스 전압(Vrbbp, Vrbbn)의 절대값들이 미리 결정된 값들 중 중간치로 인가될 수 있다.
단계 S460에서, 제어 유닛(120)은 바디 바이어스 조정(RBB)을 비활성화할 것이다. 이 경우, 트랜지스터들의 바디에 인가되는 바이어스 전압(Vrbbp, Vrbbn)의 절대값들이 미리 결정된 디폴트 값들로 인가될 것이다.
이상의 실시 예에 따르면, 반도체 장치(100, 도 1 참조)의 소모 전력이나 현재의 구동 성능에 따라 바디 바이어스 조정이 활성화되거나 비활성화될 수 있다.
도 10은 도 9의 온도 제어 방법을 예시적으로 보여주는 파형도이다. 도 10을 참조하면, 반도체 장치(100)의 소모 전력(Power dissipation)에 따라 바디 바이어스 조정(RBB)의 레벨이 선택될 수 있다.
C1 곡선은 반도체 장치(100)에서 소모되는 전력의 변화를 보여준다. t1 시점까지는 반도체 장치(100)가 소모하는 전력은 제 1 기준치(P1)보다 낮다. 따라서, t1 시점 이전에는 바디 바이어스 조정(RBB)은 비활성화될 것이다
하지만, t1 시점에서 반도체 장치(100)에서 소모되는 전력이 증가하여 제 1 기준치(P1)를 초과하게 된다. 이러한 소모 전력의 변화는 성능 모니터(170, 도 1 참조)에 의해서 감지될 수 있다. 그리고 감지된 소모 전력의 레벨은 제어 유닛(120, 도 1 참조)에 제공된다. 제어 유닛(120)은 소모 전력의 제 1 기준치(P1) 초과에 응답하여 바디 바이어스 조정(RBB)을 활성화하게 될 것이다. 좀더 구체적으로는 소모 전력이 제 1 기준치(P1)와 제 2 기준치(P2) 사이에 대응하는 경우, 제어 유닛(120)은 중간 레벨(Middle level)의 바디 바이어스 조정(RBB)을 활성화할 것이다.
그리고 소모 전력이 제 2 기준치(P2)를 초과하는 t2 시점에서, 제어 유닛(120)은 바디 바이어스 조정(RBB)의 레벨을 상향하도록 바디 바이어스 발생기(160)를 제어할 것이다. 이러한 바디 바이어스 조정(RBB)의 레벨 변화는 C2 곡선에 나타나 있다. 소모 전력의 크기가 다시 제 2 기준치(P2)보다 낮아지는 t3 시점에서 제어 유닛(120)은 중간 레벨(Middle level)로 바디 바이어스 조정(RBB)을 전환할 것이다. 이러한 바디 바이어스 조정(RBB)의 레벨 전환은 시점들(t4, t5)에서도 동일한 기준에 따라 수행된다.
이상에서 살펴본 바와 같이 본 발명의 실시 예에 따르면, 모니터링되는 성능 변화나 소모 전력의 변화에 따라 바디 바이어스 조정(RBB)이 활성화될 수 있다. 더불어 활성화되는 바디 바이어스 조정(RBB)은 다양한 수준으로 제어될 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다. 도 11을 참조하면, 본 발명의 반도체 장치(200)는 각각 개별적으로 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 제어할 수 있는 복수의 회로 단위들로 구분되는 기능 블록(250)을 포함한다. 여기서, 온도 센서(210), 클록 발생기(230), 파워 매니저(240) 등의 구성은 앞서 설명된 도 1의 그것들과 유사하므로 설명은 생략하기로 한다.
제어 유닛(220)은 반도체 장치(200)의 내부 온도를 참조하여 구동 전압(VDD)의 레벨이나 구동 클록(CLK)의 주파수(f)를 제어할 수 있다. 구동 전압(VDD)의 레벨 또는 구동 클록(CLK)의 주파수(f) 제어를 통해서 제어 유닛(200)은 다양한 모드의 열 조절(Thermal Throttling)을 수행할 수 있다.
예를 들면, 제어 유닛(220)은 반도체 장치(100)의 내부 온도가 기준 레벨 이상으로 상승하면, 구동 전압(VDD)의 레벨을 낮추도록 파워 매니저(240)를 제어할 수 있다. 또는, 제어 유닛(220)은 반도체 장치(200)의 내부 온도가 기준 레벨 이상으로 상승하면, 구동 클록(CLK)의 주파수를 낮추도록 클록 발생기(230)를 제어할 수 있다. 더불어, 제어 유닛(220)은 반도체 장치(200)의 내부 온도를 참조하여 기능 블록(250)의 구동 전압(VDD)을 차단하는 스위칭 신호(PSW)를 제공할 수 있다.
더불어, 본 발명의 실시 예에 따른 제어 유닛(220)은 열 조절(Thermal Throttling) 동작과 함께 바디 바이어스(Body bias)를 제어하여 누설 전류의 레벨을 조정할 수 있다. 예를 들면, 본 발명의 제어 유닛(220)은 반도체 장치(200)의 내부 온도, 열 조절 동작의 레벨, 반도체 장치(200)의 현재 성능, 소모 전력, 그리고 공정 변화 들 중에서 적어도 하나를 고려하여 바디 바이어스(Body bias) 조건을 변경할 수 있다. 기능 블록(150)의 바디 바이어스를 변경하기 위해서 제어 유닛(120)은 바디 바이어스 발생기(160)를 제어할 수 있다.
제어 유닛(220)의 제어에 따라 클록 발생기(230) 및 파워 매니저(240)는 기능 블록(250)을 구성하는 복수의 서브 블록들(SB0~SB3)에 서로 다른 레벨의 열 조절을 적용하기 위한 구동 클록(CLK) 및 구동 전압(VDD)을 제공할 수 있다.
본 발명의 기능 블록(250)은 각각 개별적으로 열 조절 및 바디 바이어스 조정(RBB)이 가능한 복수의 서브 블록들(SB0~SB3)을 포함한다. 복수의 서브 블록들(SB0~SB3) 중에는 속도와 성능의 보장이 요구되는 회로들이 포함될 수 있다. 반면, 속도와 성능보다는 동작 신뢰성이 더 요구되는 회로들이 있을 수 있다. 어떤 서브 블록은 온도에 따라 민감하게 누설 전류가 변하는가 하면, 어떤 서브 블록은 온도에 따른 누설 전류의 변화가 무시할 정도인 회로들이 있을 것이다. 이러한 요구 특성에 따라 서브 블록들 각각은 열 조절(Thermal Throttling)이나 바디 바이어스 조정(RBB)이 가변적으로 또는 고정적으로 적용되도록 설정될 수 있다.
바디 바이어스 발생기(260)는 기능 블록(250)의 서브 블록들 각각에 대응하는 바디 바이어스 전압(Vrbb)을 제공할 수 있다. 예를 들면, 서브 블록(SB0)에는 제 1 바디 전압(Vrbb1)을 제공하고, 서브 블록(SB1)에는 제 1 바디 전압보다 높은 제 2 바디 전압(Vrbb2)을 제공할 수 있다. 그리고 바디 바이어스 발생기(260)는 동일한 서브 블록의 PMOS 트랜지스터와 NMOS 트랜지스터에 제공되는 바디 전압의 수준을 달리 제공할 수 있다.
이상에서는 반도체 장치(200)에 따르면, 서로 다른 동작 특성을 가지는 회로들에 대해서 서로 다른 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 동시에 적용할 수 있다. 따라서, 회로의 동작 특성에 따른 다양한 레벨의 열 조절 및 바디 바이어스 조정을 통해서 최적화된 온도 제어를 구현할 수 있다. 여기서, 반도체 장치(200)는 시스템 온 칩(SoC)으로 제공될 수 있다. 이때, 복수의 서브 블록들(SB0~SB3)은 IP(Intellectual Property) 단위로 구분될 수 있을 것이다. 또는, 복수의 서브 블록들(SB0~SB3)은 시스템 온 칩(SoC)의 IP보다 넓은 범위의 기능 블록으로 또는 IP보다 좁은 범위의 기능 블록으로 형성될 수 있을 것이다.
도 12는 본 발명의 또 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다. 도 12를 참조하면, 반도체 장치(300)는 트랜지스터의 공정 특성에 따라서 바디 바이어스 조정과 열 조절이 적용될 수 있다. 이러한 특징을 구비하기 위하여 반도체 장치(300)는 공정 정보 제공부(370)를 포함할 수 있다.
반도체 장치(300)에 포함되는 온도 센서(310), 클록 발생기(330), 파워 매니저(340), 기능 블록(350), 그리고 바디 바이어스 발생기(360)는 도 1의 반도체 장치(100)의 그것들과 동일한 구성일 수 있다. 따라서, 이것들에 대한 구체적인 설명은 생략하기로 한다.
공정 정보 제공부(370)는 반도체 장치(300)의 공정 특성에 관련된 정보를 제공한다. 반도체 제조 공정에서 양산된 칩들은 공정 오차 등에 따라 다양한 동작 특성을 가진다. 양산되는 칩들은 제조 공정의 특성에 따라 양품(Good die)으로 선택될 수도 있고 불량품(Bad die)으로 폐기될 수 있다. 양품으로 선택된 칩들 사이에서도 동일한 회로 구조를 갖는다 해도 이들 회로를 구성하는 트랜지스터의 동작 특성은 공정 오차에 따라 달라진다. 공정 정보 제공부(370)는 이러한 트랜지스터의 동작 특성(예를 들면, 누설 전류의 크기 정보)을 제어 유닛(320)에 제공할 수 있다. 공정 정보 제공부(370)는 PMOS 트랜지스터와 NMOS 트랜지스터의 누설 전류를 모니터링하고, 측정된 누설 전류의 크기 정보를 제어 유닛(320)으로 제공할 수 있다. 또는, 공정 정보 제공부(320)는 반도체 장치(300)의 테스트 공정에서 측정된 트랜지스터의 누설 전류의 크기가 프로그램된 퓨즈 옵션(Fuse option)으로 제공될 수 있다. 이뿐 아니라, 공정 정보 제공부(320)는 바디 바이어스 조정을 활성화할지 또는 비활성화할지에 대한 결정 정보를 제공할 수도 있음은 잘 이해될 것이다.
제어 유닛(320)은 공정 정보 제공부(370)로부터 제공되는 누설 전류의 크기 정보나 바디 바이어스 조정(RBB)의 활성화 여부를 참조하여 바디 바이어스 발생기(360)를 제어한다. 제어 유닛(320)은 온도 센서(310)와 공정 정보 제공부(370)로부터의 정보를 참조하여 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 선택적으로 수행할 수 있다. 제어 유닛(320)에 의해서 수행되는 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)의 다양한 조합은 앞서 설명된 실시 예들 중 어느 하나일 수 있다.
도 13a 및 도 13b는 반도체 장치의 공정 정보에 대한 예시를 각각 보여준다. 도 13a에는 양품으로 결정된 모든 반도체 칩들이 열 조절과 바디 바이어스 조정을 수행하도록 설정되는 반도체 칩들의 누설 전류 분포를 보여준다. 도 13b는 양품으로 선택된 반도체 칩들 중에서 누설 전류의 크기가 문제되는 칩들에만 열 조절과 바디 바이어스 조정을 동시에 적용하도록 설정되는 누설 전류에 따른 칩들의 분포를 보여준다.
도 13a를 참조하면, 반도체 칩들은 트랜지스터의 누설 전류의 크기에 따라 예시적으로 5개 그룹으로 분류될 수 있다. PMOS 트랜지스터(352)의 누설 전류와 NMOS 트랜지스터(354)의 누설 전류를 연속된 알파벳으로 표시하면, 반도체 칩들은 트랜지스터들의 누설 전류의 양에 따라 SS, SF, NN, FS, FF 그룹들 중 어느 하나에 속하는 것으로 분류될 수 있다. SS 그룹은 PMOS 트랜지스터(352)와 NMOS 트랜지스터(354)의 누설 전류가 모두 최소 레벨인 경우를 나타낸다. SF 그룹은 PMOS 트랜지스터(352)의 누설 전류는 최대이지만, NMOS 트랜지스터(354)의 누설 전류는 최소 레벨인 경우를 나타낸다. NN 그룹은 PMOS 트랜지스터(352)와 NMOS 트랜지스터(354)의 누설 전류가 각각 중간 레벨인 경우를 나타낸다. FS 그룹은 PMOS 트랜지스터(352)의 누설 전류는 최소, NMOS 트랜지스터(354)의 누설 전류는 최대 레벨인 경우를 나타낸다. FF 그룹은 PMOS 트랜지스터(352)와 NMOS 트랜지스터(354)의 누설 전류가 모두 최대 레벨인 경우를 나타낸다.
이러한 누설 전류(Idle current)의 크기에 따라 반도체 칩들을 분류했을 때, SS 그룹과 FF 그룹 사이의 특성을 가지는 반도체 칩들은 양품으로 결정될 수 있다. 그리고 양품으로 선택된 모든 반도체 칩들은 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 병행하여 수행하도록 설정될 수 있다. 하지만, 모든 양품들에 대해서 바디 바이어스 조정(RBB)을 적용하는 경우, 상대적으로 누설 전류가 적은 칩들의 구동 속도는 떨어지게 될 것이다. 이를 보상하기 위해서, 누설 전류의 크기가 적은 반도체 칩에 대해서 열 조절의 동작시 구동 전압(VDD)의 레벨을 높이도록 설정할 수 있을 것이다.
도 13b를 참조하면, 반도체 칩들 중에서 누설 전류의 양이 상대적으로 많은 칩들에 대해서만 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 병행하도록 설정할 수 있다. 예를 들면, PMOS 트랜지스터(352)와 NMOS 트랜지스터(354)의 누설 전류가 모두 기준(Ref, 예를 들면 SF 그룹) 미만에 속하는 반도체 칩들에 대해서는 열 조절(Thermal Throttling)만을 수행하도록 설정할 수 있다. 반면, 상대적으로 누설 전류의 양이 많은 그룹에 속하는 반도체 칩들에 대해서는 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 병행하도록 설정할 수 있을 것이다. 결국, 트랜지스터의 구동 속도가 높은 칩들에 대해서만 바디 바이어스 조정 기술을 적용하면, 바디 바이어스의 조정에 따른 속도는 크게 문제되지 않을 수 있다. 이 경우, 바디 바이어스의 조정에 따른 구동 전압(VDD)의 조정은 적용하지 않을 수 있다.
반면, 누설 전류의 양에 따라 최적화된 구동 전압(VDD)의 레벨이 결정되는 경우, 바디 바이어스 조정(RBB)이 활성화되면 속도 저하를 보상하기 위한 최적의 구동 전압(VDD) 레벨이 새롭게 정의되어야 할 것이다.
도 14는 도 13b에 설명된 공정 정보를 참조하여 수행되는 온도 제어 방법을 보여주는 순서도이다. 도 12 내지 도 14를 참조하면, 열 조절(Thermal Throttling)의 적용과 함께 반도체 장치(300)의 공정 정보에 따라 바디 바이어스 조정(RBB)의 적용 여부가 결정될 수 있다.
단계 S510에서, 반도체 장치(300)의 공정 정보가 공정 정보 제공부(370)에 의해서 제어 유닛(320)에 전달된다. 공정 정보 제공부(370)는 퓨즈 옵션(Fuse Option)이나, 누설 전류의 크기를 측정하는 모니터링 회로를 통해서 구현될 수 있음이 이미 설명되었다. 여기서, 공정 정보는 반도체 장치(300)를 구성하는 PMOS 트랜지스터(352)와 NMOS 트랜지스터(354)의 누설 전류의 양을 각각 나타내는 도 13b에 도시된 정보라 가정하기로 한다.
단계 S520에서, 제어 유닛(320)은 반도체 장치(300)의 공정 정보에 따라 동작 분기를 수행한다. 즉, 제어 유닛(320)은 반도체 장치(320)의 누설 전류의 레벨이 기준치(Ref)보다 큰지를 판단한다. 만일, 누설 전류(Idle current)가 기준치(Ref) 이하인 경우(Yes 방향), 절차는 바디 바이어스 조정(RBB)을 비활성화시키는 단계 S530으로 이동한다. 반면, 누설 전류(Idle current)가 기준치(Ref)보다 큰 경우(No 방향), 절차는 바디 바이어스 조정(RBB)을 활성화시키는 단계 S540으로 이동한다.
단계 S530에서, 제어 유닛(320)은 바디 바이어스 조정(RBB)을 사용하지 않고 온도 제어를 위해서 열 조절(Thermal Throttling) 만을 적용한다. 따라서, 온도의 상승에 따라 구동 클록의 주파수 및 구동 전압의 레벨을 조정하게 될 것이다.
단계 S540에서, 제어 유닛(320)은 반도체 장치(300)의 온도 제어를 위해서 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 병행할 것이다. 이러한 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 병행하는 방법은 앞서 설명된 실시 예들에서 설명되었으므로, 상세한 설명은 생략하기로 한다.
도 15는 본 발명의 또 다른 실시 예에 따른 반도체 장치를 보여주는 블록도이다. 도 15를 참조하면, 반도체 장치(400)는 실시간으로 반도체 소자(예를 들면, 트랜지스터)의 누설 전류(Idle current)를 모니터링하여 바디 바이어스 조정을 수행할 수 있다. 이러한 특징을 구비하기 위하여 반도체 장치(400)는 실시간 누설 전류 모니터(470)를 포함할 수 있다.
반도체 장치(400)에 포함되는 온도 센서(410), 클록 발생기(430), 파워 매니저(440), 기능 블록(450), 그리고 바디 바이어스 발생기(460)는 도 1의 반도체 장치(100)의 그것들과 동일한 구성일 수 있다. 따라서, 이것들에 대한 구체적인 설명은 생략하기로 한다.
실시간 누설 전류 모니터(470)는 반도체 장치(400)에 포함되는 소자들(특히, 트랜지스터)의 누설 전류를 모니터링한다. 누설 전류(Idle current)는 반도체 장치(400)의 공정(Process), 온도(Temperature), 구동 전압(VDD), 그리고 다양한 구동 조건들에 따라 변화할 수 있다. 특히, 열 조절(Thermal Throttling)을 통해서 온도에 따른 누설 전류(Idle current)의 변화는 간접적으로 제어될 수 있다. 또한, 구동 전압(VDD)이나 클록 주파수(f)에 따라 변화하는 누설 전류의 제어는 도 1의 실시 예에서 해결이 가능하다. 그리고 공정(Process)의 차이에 의한 누설 전류의 편차는 도 12에서 설명된 실시 예를 통해서 보상이 가능하다. 하지만, 원인을 명확히 알 수 없는 누설 전류의 변화는 누설 전류의 크기를 실시간으로 측정하여 검출할 수 있다.
실시간 누설 전류 모니터(470)는 반도체 장치(400)의 소자들에 흐르는 누설 전류를 직접 측정하여 제어 유닛(420)에 제공한다. 실시간 누설 전류 모니터(470)는 반도체 장치(400)의 내부에 누설 전류를 측정하기 위한 모니터링 소자를 별도로 포함할 수 있다. 이 경우, 실시간 누설 전류 모니터(470)는 모니터링 소자의 단자들(드레인, 소스, 바디)에 흐르는 전류를 측정하여 누설 전류를 측정할 수 있다. 이때, 측정된 누설 전류의 크기는 정량화된 값으로 제어 유닛(420)에 제공될 것이다.
제어 유닛(420)은 실시간 누설 전류 모니터(470)로부터 제공되는 누설 전류의 크기 정보를 참조하여 바디 바이어스의 정도를 결정한다. 누설 전류의 크기가 기준치 이하일 때에는, 제어 유닛(420)은 바디 바이어스를 비활성화하도록 바디 바이어스 발생기(460)를 제어한다. 하지만, 제어 유닛(420)은 누설 전류의 크기가 증가할수록 큰 바디 바이어스를 제공하도록 바디 바이어스 발생기(460)를 제어할 것이다.
제어 유닛(420)은 실시간 누설 전류 모니터(470)로부터 제공되는 실시간 누설 전류의 크기 정보를 참조하여 바디 바이어스 발생기(460)를 제어한다. 제어 유닛(420)은 온도 센서(410)로부터 제공되는 실시간 온도와 실시간 누설 전류 모니터(470)로부터의 실시간 누설 전류 정보를 참조하여 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 수행할 수 있다.
이상에서는 바디 바이어스의 조정(RBB)이 실시간으로 측정되는 누설 전류의 크기를 참조하여 수행된다. 따라서, 온도와 공정 오차, 구동 전압과 같은 파라미터가 아니라 누설 전류에 따라 직접적으로 바디 바이어스가 조정될 수 있다.
도 16은 도 15의 반도체 장치의 온도 제어 방법을 보여주는 순서도이다. 도 16을 참조하면, 반도체 장치(400)에서 열 조절(Thermal Throttling)이 적용되는 동안에 실시간으로 측정되는 누설 전류(Idle current)에 근거하여 다양한 레벨의 바디 바이어스 조정(RBB)이 적용될 수 있다.
단계 S610에서, 제어 유닛(420)은 반도체 장치(400)의 열 조절을 활성화한다. 이 단계에서 활성화되는 열 조절은 앞서 설명된 다양한 모드의 전압-주파수 모드들 중 어느 하나일 수 있을 것이다.
단계 S620에서, 제어 유닛(420)은 실시간 누설 전류 모니터(470)로부터 실시간으로 제공되는 누설 전류의 레벨을 검출한다. 여기서, 누설 전류의 레벨은 다양하게 구분할 수 있으나, 설명의 편의를 위하여 고레벨(High), 중간 레벨(Middle), 그리고 저레벨(Low)로 구분하기로 한다.
단계 S630에서, 제어 유닛(420)은 누설 전류의 크기를 고레벨(High), 중간 레벨(Middle), 그리고 저레벨(Low) 중 어느 하나로 결정하게 될 것이다. 결정된 누설 전류의 크기에 따라 제어 유닛(420)은 바디 바이어스 조정(RBB) 모드를 활성화하거나 선택하게 될 것이다. 누설 전류의 크기가 고레벨(High)인 경우에 절차는 단계 S640으로 이동한다. 누설 전류의 크기가 중간 레벨(Middle)인 경우, 절차는 단계 S650으로 이동한다. 그리고 누설 전류의 크기가 저레벨(Low)인 경우, 절차는 단계 S660으로 이동한다.
단계 S640에서, 제어 유닛(420)은 고레벨(High level)의 바디 바이어스 조정(RBB)을 활성화할 것이다. 이 경우, 트랜지스터들의 바디에 인가되는 바이어스 전압(Vrbbp, Vrbbn)의 절대값들이 미리 결정된 값들 중 최고치들로 인가될 수 있다. 고레벨(High level)의 바디 바이어스 조정(RBB)의 활성화에 따라 트랜지스터들의 문턱 전압의 레벨은 최대치가 될 것이다. 더불어 드레인-소스 간의 누설 전류의 양은 감소될 것이다.
단계 S650에서, 제어 유닛(420)은 중간 레벨(Middle level)의 바디 바이어스 조정(RBB)을 활성화할 것이다. 이 경우, 트랜지스터들의 바디에 인가되는 바이어스 전압(Vrbbp, Vrbbn)의 절대값들이 미리 결정된 값들 중 중간치로 인가될 수 있다.
단계 S660에서, 제어 유닛(420)은 바디 바이어스 조정(RBB)을 비활성화할 것이다. 이 경우, 트랜지스터들의 바디에 인가되는 바이어스 전압(Vrbbp, Vrbbn)의 절대값들이 미리 결정된 디폴트 값들로 인가될 것이다.
단계 S670에서, 제어 유닛(420)은 전원 상태를 참조하여 누설 전류에 따른 바디 바이어스 조정(RBB)의 지속 여부를 판단할 수 있다. 예를 들면, 제어 유닛(420)은 반도체 장치(400)의 전원이 차단(Power-off) 상태인지를 검출하여 바디 바이어스 조정(RBB)을 계속할지 판단할 수 있다. 전원이 차단(Power-off) 상태인 경우(Yes 방향), 절차는 열 조절(Thermal Throttling)과 바디 바이어스 조정(RBB)을 종료하게 될 것이다. 하지만, 전원이 차단(Power-off) 상태가 아닌 경우(No 방향), 절차는 열 조절(Thermal Throttling)과 누설 전류에 의한 바디 바이어스 조정(RBB)을 계속하기 위한 단계 S620으로 이동한다.
도 17은 본 발명의 실시 예가 적용되는 반도체 장치를 포함하는 휴대용 단말기를 나타내는 블록도이다. 도 17을 참조하면, 본 발명의 실시 예에 따른 휴대용 단말기(1000)는 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 메모리(1500), 유저 인터페이스(1600), 그리고 컨트롤러(1700)를 포함한다.
이미지 처리부(1100)는 렌즈(1110), 이미지 센서(1120), 이미지 프로세서(1130), 그리고 디스플레이부(1140)를 포함한다. 무선 송수신부(1200)는 안테나(1210), 트랜시버(1220), 모뎀(1230)을 포함한다. 오디오 처리부(1300)는 오디오 프로세서(1310), 마이크(1320), 그리고 스피커(1330)를 포함한다.
휴대용 단말기(1000)에는 다양한 종류의 반도체 장치들이 포함될 수 있다. 특히, 컨트롤러(1700)의 기능을 수행하는 응용 프로세서(Application processor)의 경우 저전력, 고성능이 요구된다. 이러한 요구에 따라 컨트롤러(1700)는 미세화 공정에 따라 멀티 코어 형태로 제공되기도 한다. 본 발명의 바디 바이어스 조정(RBB)과 열 조절(Thermal Throttling)을 적용하는 온도 제어 방법을 사용하면, 저전력의 고성능의 컨트롤러(1700)를 구성할 수 있을 것이다.
여기서, 컨트롤러(1700)에 본 발명의 바디 바이어스 조정과 열 조절(Thermal Throttling)을 병행하는 방식이 적용되는 것으로 설명되었으나, 본 발명은 여기에 국한되지 않는다. 즉, 본 발명의 온도 제어 방식은 컨트롤러(1700)뿐 아니라 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 이미지 파일 생성부(1400), 메모리(1500) 등에 포함되는 칩들에도 적용될 수 있을 것이다. 또한, 이러한 칩들은 시스템 온 칩(System On Chip) 형태로 구현될 수 있을 것이다.
도 18에는 본 발명의 실시 예에 따른 온도 제어 동작을 수행하는 컴퓨터 시스템(2000)이 개략적으로 도시되어 있다. 도 18을 참조하면, 컴퓨터 시스템(2000)은 시스템 버스(2060)에 전기적으로 연결되는 비휘발성 메모리 장치(2010), 중앙처리장치(2020), 램(2030)을 포함할 수 있다. 그리고 컴퓨팅 시스템(2000)은 시스템 버스(2060)에 전기적으로 연결된 사용자 인터페이스(2040), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(2050)을 포함한다.
본 발명에 따른 컴퓨팅 시스템(2000)이 모바일 장치인 경우, 컴퓨팅 시스템(2000)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(2000)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
여기서, 본 발명의 바디 바이어스 조정(RBB)과 열 조절(Thermal Throttling)을 병행하는 온도 제어 방법은 비휘발성 메모리 장치(2010), 중앙처리장치(2020), 램(2030), 사용자 인터페이스(2040), 모뎀(2050)과 같은 구성들에 적용될 수 있다.
본 발명에 따른 반도체 장치는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 반도체 그리고/또는 컨트롤러는 PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flatpack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline), TQFP(Thin Quad Flatpack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 200, 300, 400 : 반도체 장치
110, 210, 310, 410 : 온도 센서
120, 220, 320, 420 : 제어 유닛
130, 230, 330, 430 : 클록 발생기
140, 240, 340, 440 : 파워 매니저
150, 250, 350, 450 : 기능 블록
152, 352, 452 : PMOS 트랜지스터
154, 354, 454 : NMOS 트랜지스터
160, 260, 360 : 바디 바이어스 발생기
170 : 성능 모니터 370 : 공정 정보 제공부
470 : 실시간 누설 전류 모니터
1110 : 렌즈 1120 : 이미지 센서
1130 : 이미지 프로세서 1140 : 디스플레이 유닛
1210 : 안테나 1220 : 송수신기
1230 : 모뎀 1310 : 오디오 처리기
1400 : 이미지 파일 생성 유닛 1500 : 비휘발성 메모리
1600 : 유저 인터페이스 1700 : 컨트롤러
2010 : 비휘발성 메모리 장치 2020 : 중앙처리장치
2030 : 램 2040 : 유저 인터페이스
2050 : 모뎀 2060 : 시스템 버스

Claims (10)

  1. 반도체 장치의 온도 제어 방법에 있어서:
    반도체 장치의 구동 온도를 감지하는 단계;
    상기 구동 온도가 제 1 조건을 만족하는 경우, 상기 반도체 장치의 적어도 하나의 기능 블록에 대한 바디 바이어스 레벨을 조정하는 단계; 그리고
    상기 구동 온도가 제 2 조건을 만족하는 경우, 상기 바디 바이어스 레벨을 조정하는 동시에 열 조절(Thermal Throttling) 동작을 활성화하는 단계를 포함하고,
    상기 열 조절 동작은 상기 반도체 장치의 적어도 하나의 기능 블록의 구동 전압 및 클록 주파수 중 적어도 하나를 조정하여, 상기 바디 바이어스 레벨의 조정에 따른 성능 저하가 상기 구동 전압 또는 상기 클록 주파수의 조정에 따라 보상되는 온도 제어 방법.
  2. 제 1 항에 있어서,
    상기 바디 바이어스 레벨은 상기 기능 블록에 포함되는 트랜지스터들의 바디에 인가되는 역전압에 대응하는 온도 제어 방법.
  3. 제 1 항에 있어서,
    상기 제 1 조건은 상기 구동 온도가 제 1 기준 온도보다 높아지는 경우를 포함하고, 상기 제 2 조건은 상기 반도체 장치의 구동 온도가 제 2 기준 온도보다 높아지는 경우를 포함하는 온도 제어 방법.
  4. 제 1 항에 있어서,
    상기 열 조절 동작은 상기 구동 전압 및 상기 클록 주파수 중 적어도 하나의 레벨에 따라 복수의 모드로 구별되는 온도 제어 방법.
  5. 제 4 항에 있어서,
    상기 바디 바이어스 레벨은 상기 복수의 모드 각각에 응답하여 서로 다른 레벨로 변경되는 온도 제어 방법.
  6. 제 1 항에 있어서,
    상기 반도체 장치의 구동 속도 및 소모 전력 중 적어도 하나를 감지하는 단계를 더 포함하고,
    상기 구동 속도 및 상기 소모 전력 중 적어도 하나에 따라 상기 바디 바이어스 레벨이 조정되는 온도 제어 방법.
  7. 제 1 항에 있어서,
    상기 기능 블록은 동작 특성에 따라 복수의 서브 블록들로 구분되며, 상기 복수의 서브 블록들 중 적어도 하나는 나머지 서브 블록들과는 다른 레벨의 바디 바이어스를 제공받는 온도 제어 방법.
  8. 제 1 항에 있어서,
    상기 반도체 장치의 기능 블록에 포함되는 트랜지스터의 누설 전류 및 구동 속도 중 적어도 하나에 대한 정보를 획득하는 단계를 포함하고,
    상기 정보에 따라 상기 바디 바이어스 레벨이 조정되는 온도 제어 방법.
  9. 시스템 온 칩(System on Chip)으로서,
    복수의 트랜지스터들;
    상기 복수의 트랜지스터들에 바디 바이어스 전압을 제공하는 바디 바이어스 발생기; 그리고
    상기 복수의 트랜지스터들에 대한 열 조절 (Thermal Throttling) 동작 및 상기 바디 바이어스 발생기의 바디 바이어스 동작을 제어하는 제어 유닛을 포함하고,
    상기 제어 유닛은 상기 시스템 온 칩의 내부 온도에 따라 상기 열 조절 동작 및 상기 바디 바이어스 동작 중 적어도 하나를 선택적으로 활성화하고,
    상기 열 조절 동작은 상기 복수의 트랜지스터들을 구동하기 위한 구동 전압 및 구동 클록의 주파수를 변경하는 것을 포함하되,
    상기 바디 바이어스 레벨의 조정에 따른 상기 복수의 트랜지스터들의 성능 저하가 상기 구동 전압 또는 상기 구동 클록의 주파수 조정에 따라 보상되는 시스템 온 칩.
  10. 제 9 항에 있어서,
    상기 제어 유닛은, 상기 시스템 온 칩의 내부 온도, 열 조절 동작의 레벨, 현재 성능, 소모 전력 및 공정 변화들 중 적어도 하나에 따라 상기 복수의 트랜지스터들에 대한 상기 바디 바이어스 전압의 레벨이 조정되도록 상기 바디 바이어스 발생기를 제어하는 시스템 온 칩.
KR1020120081855A 2012-07-26 2012-07-26 시스템 온 칩 및 그것의 온도 제어 방법 KR101975409B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120081855A KR101975409B1 (ko) 2012-07-26 2012-07-26 시스템 온 칩 및 그것의 온도 제어 방법
US13/948,691 US9459680B2 (en) 2012-07-26 2013-07-23 System on chip and temperature control method thereof
CN201310316370.1A CN103576717B (zh) 2012-07-26 2013-07-25 芯片上系统及其温度控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081855A KR101975409B1 (ko) 2012-07-26 2012-07-26 시스템 온 칩 및 그것의 온도 제어 방법

Publications (2)

Publication Number Publication Date
KR20140015880A KR20140015880A (ko) 2014-02-07
KR101975409B1 true KR101975409B1 (ko) 2019-05-08

Family

ID=49996144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081855A KR101975409B1 (ko) 2012-07-26 2012-07-26 시스템 온 칩 및 그것의 온도 제어 방법

Country Status (3)

Country Link
US (1) US9459680B2 (ko)
KR (1) KR101975409B1 (ko)
CN (1) CN103576717B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203271A1 (ko) * 2021-03-25 2022-09-29 삼성전자 주식회사 전자 장치 및 커스터마이즈된 온도 보상 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130173944A1 (en) * 2011-12-28 2013-07-04 Lsi Corporation Reducing power consumption of memory
US9088280B2 (en) * 2013-10-30 2015-07-21 Freescale Semiconductor, Inc. Body bias control circuit
US9557786B2 (en) * 2013-11-11 2017-01-31 Mediatek Inc. Power thermal policy using micro-throttle
KR102101836B1 (ko) 2014-07-24 2020-04-17 삼성전자 주식회사 딜레이 셀 및 이를 적용하는 지연 동기 루프 회로와 위상 동기 루프 회로
KR102421372B1 (ko) 2014-12-19 2022-07-15 삼성전자 주식회사 전자장치의 발열에 따라 전류소모를 개선하는 방법 및 장치
CN104808717B (zh) * 2015-02-12 2017-01-04 广东欧珀移动通信有限公司 一种温度控制方法及装置
US10698459B2 (en) * 2015-02-17 2020-06-30 Apple Inc. Electronic devices and method of controlling an electronic device
KR102239356B1 (ko) 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
KR102316441B1 (ko) 2015-04-14 2021-10-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
CN104777854A (zh) * 2015-04-16 2015-07-15 福州瑞芯微电子有限公司 一种半导体器件的温度控制方法
CN104914893B (zh) * 2015-04-16 2017-03-01 福州瑞芯微电子股份有限公司 一种半导体器件的温度控制方法及系统
US9659933B2 (en) * 2015-04-27 2017-05-23 Stmicroelectronics International N.V. Body bias multiplexer for stress-free transmission of positive and negative supplies
US9811625B2 (en) * 2015-04-28 2017-11-07 Arm Limited Computer-implemented method and computer program for generating a layout of a circuit block of an integrated circuit
KR102311916B1 (ko) 2015-08-17 2021-10-15 삼성전자주식회사 스토리지 장치
CN105204602B (zh) * 2015-09-02 2018-06-22 上海兆芯集成电路有限公司 电源控制装置
CN105867586A (zh) * 2016-03-24 2016-08-17 联想(北京)有限公司 一种控制方法及电子设备
CN106020170B (zh) 2016-07-07 2019-03-15 工业和信息化部电子第五研究所 SoC健康监测的方法、装置及系统
CN106445756A (zh) * 2016-09-27 2017-02-22 乐视控股（北京）有限公司 一种终端的测试方法及装置
KR102244848B1 (ko) * 2016-10-13 2021-04-27 한국전자통신연구원 온도-효과-역전 현상을 사용하는 네트워크-온-칩 및 그것의 동작 방법
KR102088765B1 (ko) * 2016-11-24 2020-03-16 한국전자통신연구원 반도체 장치 및 그것의 동작 방법
KR20180090495A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템
US10115471B1 (en) * 2017-05-01 2018-10-30 Western Digital Technologies, Inc. Storage system and method for handling overheating of the storage system
US11133075B2 (en) 2017-07-07 2021-09-28 Micron Technology, Inc. Managed NAND power management
JP7055084B2 (ja) * 2018-09-20 2022-04-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の制御方法
CN109904129A (zh) * 2019-01-04 2019-06-18 上海亿算科技有限公司 一种芯片散热系统及其制备方法
KR20210062364A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
US11740944B2 (en) * 2019-12-12 2023-08-29 Advanced Micro Devices, Inc. Method and apparatus for managing processor functionality
KR20220030487A (ko) 2020-09-02 2022-03-11 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
TWI760854B (zh) * 2020-09-22 2022-04-11 瑞昱半導體股份有限公司 晶片、佈局設計系統與佈局設計方法
KR20230034524A (ko) * 2021-09-03 2023-03-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230038973A (ko) * 2021-09-13 2023-03-21 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN117369559B (zh) * 2023-12-07 2024-04-23 深圳市亿联无限科技股份有限公司 芯片温控方法、系统及通信设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020029352A1 (en) * 1998-12-30 2002-03-07 Shekhar Y. Borkar Software control of transistor body bias in controlling chip parameters
US20040111231A1 (en) 2002-04-24 2004-06-10 Yoshiyuki Ando Integrated circuits having post-silicon adjustment control
US20080175068A1 (en) 2007-01-18 2008-07-24 Texas Instruments Incorporated Temperature dependent back-bias for a memory array
US20120110352A1 (en) * 2010-10-29 2012-05-03 Alexander Branover Method and apparatus for thermal control of processing nodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955793A (en) * 1998-02-11 1999-09-21 Therm-O-Disc, Incorporated High sensitivity diode temperature sensor with adjustable current source
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6717530B1 (en) * 1999-08-30 2004-04-06 Texas Instruments Incorporated Multiple temperature threshold sensing having a single sense element
JP3264272B2 (ja) 1999-09-16 2002-03-11 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ及びコンピュータの電源制御方法
JP2002189602A (ja) 2000-12-22 2002-07-05 Toshiba Corp プロセッサ及びプロセッサの発熱予測制御プログラムを記録した記録媒体
KR100608709B1 (ko) 2001-07-19 2006-08-04 엘지전자 주식회사 휴대폰의 배터리 보호회로
JP4733877B2 (ja) 2001-08-15 2011-07-27 富士通セミコンダクター株式会社 半導体装置
US7334198B2 (en) 2002-12-31 2008-02-19 Transmeta Corporation Software controlled transistor body bias
US7248988B2 (en) 2004-03-01 2007-07-24 Transmeta Corporation System and method for reducing temperature variation during burn in
KR20060002574A (ko) 2004-07-02 2006-01-09 엘지전자 주식회사 개인 휴대 단말기폰의 전원 회로부
JP4553307B2 (ja) 2004-11-19 2010-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、及びプログラム
KR101149644B1 (ko) 2005-04-19 2012-05-25 삼성전자주식회사 듀얼밴드 듀얼모드 이동통신 단말기에서 개선된 자동 리셋방법 및 장치
KR20060118715A (ko) 2005-05-17 2006-11-24 엘지전자 주식회사 연산처리장치와 메모리 인터페이스 장치 및 방법
US7721128B2 (en) 2005-11-29 2010-05-18 International Business Machines Corporation Implementation of thermal throttling logic
US8304698B1 (en) * 2005-12-09 2012-11-06 Globalfoundries Inc. Thermal throttling of peripheral components in a processing device
KR101145992B1 (ko) 2005-12-27 2012-05-15 엘지전자 주식회사 휴대용 단말기
JP2007206909A (ja) 2006-02-01 2007-08-16 Matsushita Electric Ind Co Ltd データ処理装置およびデータ処理方法
US7603249B1 (en) * 2006-04-19 2009-10-13 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
KR101264207B1 (ko) 2006-12-18 2013-05-14 엘지전자 주식회사 전원 온／오프시 리셋 단말기 및 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020029352A1 (en) * 1998-12-30 2002-03-07 Shekhar Y. Borkar Software control of transistor body bias in controlling chip parameters
US20040111231A1 (en) 2002-04-24 2004-06-10 Yoshiyuki Ando Integrated circuits having post-silicon adjustment control
US20080175068A1 (en) 2007-01-18 2008-07-24 Texas Instruments Incorporated Temperature dependent back-bias for a memory array
US20120110352A1 (en) * 2010-10-29 2012-05-03 Alexander Branover Method and apparatus for thermal control of processing nodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203271A1 (ko) * 2021-03-25 2022-09-29 삼성전자 주식회사 전자 장치 및 커스터마이즈된 온도 보상 방법

Also Published As

Publication number Publication date
CN103576717A (zh) 2014-02-12
US9459680B2 (en) 2016-10-04
KR20140015880A (ko) 2014-02-07
US20140032949A1 (en) 2014-01-30
CN103576717B (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
KR101975409B1 (ko) 시스템 온 칩 및 그것의 온도 제어 방법
US8988135B2 (en) Semiconductor device and body bias method thereof
US7612604B2 (en) Semiconductor integrated circuit device
JP3928837B2 (ja) 半導体集積回路装置
JP4638456B2 (ja) ラッチアップ防止を有する調整可能なボディバイアス生成回路網
US7940577B2 (en) Semiconductor integrated circuit device minimizing leakage current
US7876135B2 (en) Power-on reset circuit
JP2021518061A (ja) 低静止電流負荷スイッチ
JP4978950B2 (ja) 半導体集積回路装置及び基板バイアス制御方法
US20110181315A1 (en) Adaptive Device Aging Monitoring and Compensation
US20090322409A1 (en) Power reduction apparatus and method
JP2008506260A (ja) リーク管理システム及びシステム、方法、適応型リーク制御装置、負電圧調整器、チャージポンプ
US20180005685A1 (en) Semiconductor device comprising charge pump circuit for generating substrate bias voltage
JP2008034667A (ja) 半導体集積回路装置
TW201725369A (zh) 包括脈波寬度調變輸出的熱感測器
JP2009049872A (ja) 電圧制御発振器
US9159378B2 (en) Performance monitor with memory ring oscillator
TW202105912A (zh) 具有內建分散式過熱偵測之功率傳輸系統、於局部區域具有整合分散式過熱保護之開關、以及具有過熱保護之功率分配方法
US9571104B1 (en) Programmable body bias power supply
JP6026270B2 (ja) 半導体装置
JP2004047810A (ja) 半導体集積回路
US20090085652A1 (en) Compensation of operating time related degradation of operating speed by adapting the supply voltage
JP4507121B2 (ja) 半導体集積回路装置
JP4574734B2 (ja) 半導体集積回路装置
US12032396B2 (en) Voltage generating circuit and semiconductor device for suppressing leakage current

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant