JP2008506260A - リーク管理システム及びシステム、方法、適応型リーク制御装置、負電圧調整器、チャージポンプ - Google Patents

Abstract

集積回路の静的リークを最小化するため、チャージポンプは、前記集積回路の論理ゲートと縦続接続された「スリープ」トランジスターに印加されるべき負電圧を生成する。適応型リーク制御部は、負電圧を調整し静的リークを最小化するかどうかを連続的又は周期的に決定する。負電圧調整器は、負電圧を当該決定に従い調整する。いくつかの実施例は、前記スリープトランジスターの１つ以上のパラメーターを監視することにより、負電圧を調整するかどうかを決定する。いくつかの実施例は、エミュレートされたスリープトランジスターの１つ以上のパラメーターを監視することにより、負電圧を調整するかどうかを決定する。

Description

本発明は、一般に集積回路、及びより詳細には、集積回路内で負電圧を印加するシステム及び方法に関連する。

本願明細書は、発明の名称が「システム・アンド・メソッズ・フォー・アイ／オー・アンド・パワー・マネジメント・アンド・リーケージ・コントロール・オン・インテグレーティッド・サーキッツ（Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ Ｉ／Ｏ ａｎｄ Ｐｏｗｅｒ Ｉｓｌａｎｄ Ｍａｎａｇｅｍｅｎｔ ａｎｄ Ｌｅａｋａｇｅ Ｃｏｎｔｒｏｌ ｏｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）」である、２００４年７月９日に出願された特許文献１を参照することにより本願明細書に組み込み、その利益を請求する。本出願はまた、発明の名称が「マネジング・パワー・オン・インテグレーティッド・サーキッツ・ユージング・パワー・アイランズ（Ｍａｎａｇｉｎｇ Ｐｏｗｅｒ ｏｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｕｓｉｎｇ Ｐｏｗｅｒ Ｉｓｌａｎｄｓ）」である、２００４年５月７日に出願された特許文献２にも関連する。特許文献２は、参照することにより本願明細書に組み込まれる。

集積回路の１つの設計目標は、電力消費を低減することである。携帯電話やラップトップのようなバッテリーを備えた装置は、特に、集積回路内の電力消費を低減し、バッテリー寿命を延長する必要がある。更に、電力消費の低減は、過熱を防ぎ及び集積回路の放熱を低下させ、場合によっては集積回路を冷却するために必要な放熱板及び／又はファンを除去又は簡素化する。同様に、集積回路内の電力消費の低減は、集積回路を有する装置のために引き出されるＡＣ電力を低減する。

集積回路の競争力のある設計目標は、性能を向上させる。性能を向上するある方法は、回路の最大動作周波数を増大させることによる。回路の最大動作周波数を増大させるため、又はより少ない領域により多くの機能を統合するため、集積回路製造技術は、集積回路の個々の構成要素（例えばトランジスター）の装置の大きさを縮小する。

しかしながら、構成要素装置の大きさは、２５０ナノメーター乃至１３０ナノメーター又はそれ以下の大きさなので、静的リークとして参照されるスタンバイモードにおける装置の電流引き込みは、次第に集積回路の電力量の大きな部分を占めるようになっている。例えば、シミュレーションが示すように、１３０ナノメーター装置を用い５０ワットを浪費する集積回路では、浪費される電力の２０パーセントより多くは、静的リークによる。更に小さい装置では、シミュレーションが示すように、５０ナノメーター形状を用いた集積回路の静的リークは、全電力量の約５０パーセントを構成する。

静的リークを低減するある解決法は、集積回路の論理ゲートと結合された１つ以上のスリープトランジスターの使用を含む。制御信号をスリープトランジスターに印加することは、論理ゲートの静的リークを低減し得る。
米国特許出願第６０／５８６５６５号明細書 米国特許出願第１０／８４０８９３号明細書

本発明は、集積回路の静的リークを最小化するシステム及び方法を提供する。

集積回路の静的リークを最小化するシステムは、チャージポンプ、適応型リーク制御部、及び負電圧調整器を有する。チャージポンプは、負電圧をスリープトランジスターに印加する。スリープトランジスターは、集積回路の論理ゲートの静的リークを制御するよう構成される。いくつかの実施例では、論理ゲートは、集積回路の電力アイランドに位置付けられて良い。適応型リーク制御部は、負電圧を調整し、静的リークを最小化するかどうかを決定する。適応型リーク制御部は、負電圧を調整するかどうかを連続的に又は周期的に決定して良い。負電圧調整器は、負電圧を当該決定に従い調整する。

集積回路の静的リークを最小化する方法は、負電圧を生成する段階、負電圧をスリープトランジスターに印加する段階、負電圧を調整し静的リークを最小化するかどうかを決定する段階、及び当該決定に従い負電圧を調整する段階、を有する。方法は、スリープトランジスターを備えた集積回路の論理ゲートの静的リークを制御する段階を有して良い。方法は、１つ以上のスリープトランジスターを監視する段階を有して良い。

本発明の１つの利点は、適応型リーク制御部が負電圧を調整するかどうかを決定するので、静的リークが集積回路の動作温度内の変化を伴い、又は電力変動又は製造のばらつきを伴い、最小化されることである。固定負電圧よりむしろ、スリープトランジスターに印加された負電圧は、静的リークを最小化するため調整される。更なる利点は、単一閾値トランジスター回路が集積回路内で利用されて良く、集積回路の製造過程の複雑さを低減することである。更に別の利点は、負電圧が集積回路内で生成されて良く、集積回路外部の負電圧を生成する構成要素を取り除くことである。

説明図に示されるように、同様の参照番号は、複数の図に亘り同様の又は対応する要素を示す。本発明によるシステム及び方法の例である実施例は、以下に詳細に説明される。理解されるべき点は、しかしながら、本発明が種々の形式で実施されて良いことである。例えば、本願明細書には集積回路の静的リークの最小化に関し記載されているが、本発明の態様は、集積回路内に実施されない回路で実施されて良い。従って、本願明細書に開示された具体的詳細は、制限と解釈されるべきではないが、請求項の根拠として及び当業者に本発明を実質的に任意の適切な具体的システム、構造、方法、処理又は方式で実施するための教示の代表的根拠として、解釈されるべきである。

図１は、本発明のある実施例による、静的リークを最小化するシステムを実施する集積回路１００のブロック図である。集積回路１００は、シリコン及び／又は同様の製造材料に実現された電子装置である。集積回路１００のある例は、システムオンチップである。集積回路１００は、特定の機能を実行する回路のブロックである、複数の知的財産（ＩＰ）単位を有する。理解されるべき点は、本願明細書に記載された集積回路１００の機能が、単一の集積回路１００により実施されて良く、又は複数の集積回路１００に分割されて良いことである。図１の例である集積回路１００は、中央演算処理装置（ＣＰＵ）１０５、１つ以上の電力アイランド１１０、１つ以上の電力アイランド管理部１２０、及び１つ以上のリーク管理システム１３０を有する。

図１は、簡単のため１つの電力アイランド１１０及び１つの電力アイランド管理部１２０を示すが、集積回路１００の他の実施例は、如何なる数の電力アイランド１１０、電力アイランド管理部１２０、及びリーク管理システム１３０を有しても良い。このような実施例では、いくつかの電力アイランド１１０は、他の電力アイランド１１０に対し異なる回路を有して良い。電力アイランド１１０及び電力アイランド管理部１２０は、発明の名称が「マネジング・パワー・オン・インテグレーティッド・サーキッツ・ユージング・パワー・アイランズ（Ｍａｎａｇｉｎｇ Ｐｏｗｅｒ ｏｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｕｓｉｎｇ Ｐｏｗｅｒ Ｉｓｌａｎｄｓ）」である、２００４年５月７日に出願された同時係属の特許文献２に更に記載されている。

電力アイランド１１０は、電力消費が制御される、集積回路１００の任意の区分、記述、又は区域である。いくつかの実施例では、複数の電力アイランド１１０は、集積回路１００の地形的要因に基づき記述される。いくつかの実施例では、複数の電力アイランド１１０は、集積回路１００の機能ＩＰユニットに基づき記述される。いくつかの実施例では、電力アイランド１１０は、電力のサブアイランドを有し、集積回路１００内の電力制御に更に特化している。いくつかの実施例では、複数の電力アイランド１１０のそれぞれは、電力制御回路を有し、電力アイランド１１０内で電力を制御する。

電力アイランド制御部１２０は、任意の回路、装置、又はシステムであり、電力アイランド１１０の１つの目標電力レベルを決定し、電力アイランド１１０の１つの消費電力レベルを目標電力レベルに変化する動作を決定し、そして当該動作を実行し電力アイランド１１０の１つの消費電力レベルを目標電力レベルに変化する。電力アイランド管理部１２０は、従って、電力アイランド１１０の電力消費を必要に応じて及び集積回路１００の動作に基づき動的に変化し得る。目標電力レベルは、要求された、計算された、又は特定された、電力アイランド１１０の電力消費である。電力アイランド管理部１２０は、電力アイランド管理部１２０の階層又はグループであって良い。

図１は、簡単のため１つの電力アイランド管理部１２０と結合された１つのリーク管理システム１３０を示すが、いくつかの実施例は、複数のリーク管理システム１３０を有する。複数のリーク管理システム１３０を有するある実施例では、リーク管理システム１３０のそれぞれは、複数の電力アイランド管理部１２０の１つと結合される。いくつかの実施例では、リーク管理システム１３０の機能は分割される。いくつかの実施例では、単一のリーク管理システム１３０は、１つ以上の電力アイランド制御部１２０と結合される。理解されるべき点は、本発明の原理が電力アイランド１１０又は電力アイランド制御部１２０を有さない回路に適用されて良いことである。

電力アイランド１１０は、１つ以上の論理ゲート１１５を有する。電力アイランド１１０を有さない実施例では、論理ゲート１１５は、集積回路１００の如何なる論理ゲートを有しても良い。例である実施例の論理ゲート１１５は、インバーター、ＮＡＮＤ、ＮＯＲ、排他的ＯＲ、及び排他的ＮＯＲゲートのような任意の論理回路、同様にフリップフロップ及びラッチのような記憶セルを有する。論理ゲート１１５は、個々の論理ゲートの組み合わせを含む、高いレベルのブール論理を有して良い。

論理ゲート１１５は、以下に更に詳細に記載されるように、スリープトランジスター（示されない）と連動して、「スリープモード」に電力を落とされて良い。論理ゲート１１５の静的リークを最小化するため、リーク管理システム１３０は、スリープトランジスターに印加されるべき負電圧１５０を生成する。負電圧１５０を、論理ゲート１１５及び接地の間に結合されたＮＭＯＳスリープトランジスターのゲートに印加することは、論理ゲート１１５の静的リークを減少し得る。リーク管理システム１３０は、負電圧イネーブル信号１４０を受信し、及び続いて負電圧１５０を生成し電力アイランド１１０へ送信する。負電圧イネーブル信号１４０は、負電圧イネーブル信号１４０に加え他の信号を有して良い。リーク管理システム１３０は、負電圧１５０を調整するかどうかを決定する。当該決定に基づき、リーク管理システム１３０は、以下に詳細に記載されるように負電圧１５０を調整する。

スリープトランジスターに印加される負電圧１５０を調整することは、論理ゲート１１５の静的リークを最小化する。例えば、静的リークは、動作温度、電圧変動、及び製造のばらつきのようなパラメーターに基づき変化する。従って、固定負電圧をスリープトランジスターに印加することは、論理ゲート１１５の静的リークを最適に最小化しない。更に、負電圧１５０を「オンチップ」で生成することは、集積回路１００の外部の構成要素要件を低減する。

論理ゲート１１５の静的リークを減少するための代案は、１つ以上の高閾値トランジスターが低閾値論理ゲート１１５と直列に挿入される複数閾値電圧ＣＭＯＳを有する。高閾値トランジスターを「オフ」に切り替えることは、論理ゲート１１５の静的リークを減少する。しかしながら、高閾値トランジスターは、集積回路１００の余分な製造過程段階を必要とし、及び通常の閾値トランジスターと比較して論理ゲート１１５の速度を低下させる。負電圧１５０を低閾値ＮＭＯＳスリープトランジスターに提供することは、有利なことに高閾値スリープトランジスターを設ける要件を除去し、従って集積回路１００を製造するために必要な過程段階を低減する。

図２は、本発明のある実施例による、図１の論理ゲート１１５の静的リークを最小化するスリープトランジスター２１０の説明図である。いくつかの実施例では、スリープトランジスター２１０は、論理ゲート（例えばインバーター）１１５と直列に従属接続されたＮＭＯＳトランジスターを有する。論理ゲート１１５の静的リークは、ドレイン−ソース電流（Ｉｄとして図示される）及び／又はドレイン−ゲート電流（Ｉｇとして図示される）としてスリープトランジスターを通過する。論理ゲート１１５の静的リークは、スリープトランジスター２１０を通るＩｄ＋Ｉｇに等しい。スリープトランジスター２１０に印加される負電圧（ＳＬＰＢ）１５０は、スリープトランジスターのドレイン−ソース電流及びドレイン−ゲート電流を調整することにより、論理ゲート１１５の静的リークを制御するために用いられて良い。

図３は、本発明のある実施例による、スリープトランジスター２１０のゲートにおける負電圧の範囲に対する、図２の論理ゲート１１５の静的リークを説明するグラフである。スリープトランジスター２１０のゲートに印加される負電圧（ＳＬＰＢ）１５０が次第に負になるにつれ、スリープトランジスター２１０のドレイン−ソース電流Ｉｄは減少する。しかしながら、負電圧１５０の大きさが最小リーク点Ａを超えて例えば点Ｂへ向けて増大するにつれ、スリープトランジスター２１０のドレイン−ゲート電流Ｉｇは、ドレイン−ソース電流Ｉｄより大きくなる。結果として、論理ゲート１１５の静的リークは増大する。従って、負電圧１５０を約Ｖ（Ａ）に調整することは、ドレイン−ソース電流Ｉｄ及びドレイン−ゲート電流Ｉｇの間の最小リーク点Ａにおける実質的な同一性に対応し、論理ゲート１１５の静的リークを最小化する。

図４は、本発明のある実施例による、図２のスリープトランジスター２１０に負電圧を印加することにより、論理ゲート１１５の静的リークを最小化するリーク管理システム１３０のブロック図である。リーク管理システム１３０は、適応型リーク制御部（ＡＬＣ）４１０、負電圧調整器４２０、及びチャージポンプ４３０を有する。チャージポンプ４３０は、負電圧１５０（ＳＬＰＢ）を生成する。ＡＬＣ４１０は、負電圧１５０を調整するかどうかを決定する。ＡＬＣ４１０は、当該決定に従い信号（ＣＴＲＬとして図示される）を生成する。負電圧調整器４２０は、ＣＴＲＬ信号に従い負電圧１５０を調整する。

本願明細書に更に記載されるように、ある実施例の負電圧調整器４２０は、チャージポンプ４３０へのイネーブル（ＥＮ）信号を生成し、チャージポンプ４３０をイネーブルさせ、負電圧１５０の大きさを増大させる（つまり、負電圧１５０を更に負にする）。ＥＮ信号がＬｏｗの場合、発振器４２５からチャージポンプ４３０への交番信号は、ディスエーブルされ、チャージポンプ４３０が負電圧１５０の大きさを増大するのを防ぐ。反対に、ＥＮ信号がＨｉｇｈの場合、発振器４２５からの交番信号は、イネーブルされ、チャージポンプ４３０が負電圧１５０の大きさを増大する。負電圧調整器４２０は、ＡＬＣ４１０が負電圧１５０を調整すると決定するかどうかに従いＥＮ信号をオン又はオフに切り替えるので、リーク制御システム１３０は、負電圧１５０を特定の負電圧に維持し、論理ゲート１１５の静的リークを最小化する。

図５は、本発明のある実施例による、図２の論理ゲート１１５の静的リークを最小化する方法の説明図である。段階５００において、ＣＰＵ１０５（図１）はスリープモードに入る。段階５１０において、チャージポンプ４３０（図４）は、負電圧１５０を生成する。段階５１５において、チャージポンプ４３０は、負電圧１５０をスリープトランジスター２１０（図２）に印加する。段階５２０において、ＡＬＣ４１０（図４）は、論理ゲート１１５の静的リークに対応する、スリープトランジスター２１０の１つ以上のパラメーターを監視して良い。ＡＬＣ４１０は、スリープトランジスター２１０を直接監視して良く、又は図６乃至図８を参照して更に記載されるように、１つ以上のエミュレートされたスリープトランジスターを監視して良い。

段階５３０において、ＡＬＣ４１０は、負電圧１５０を調整し静的リークを最小化するかどうかを決定する。ＡＬＣ４１０が負電圧１５０を調整すると決定した場合、ＡＬＣ４１０は、負電圧調整器４２０（図４）へのＣＴＲＬ信号を生成する。段階５４０において、負電圧調整器４２０は、ＣＴＲＬ信号に基づき負電圧１５０を調整する。

ある実施例では、負電圧調整器４２０は、負電圧１５０を連続的に調整する。別の実施例では、負電圧調整器４２０は、負電圧１５０を周期的に調整する。

リーク管理システム１３０は、静的リークが温度変動、電圧変動、又は製造過程のばらつきのような影響により変化する場合でさえ、負電圧１５０を調整し論理ゲート１１５の静的リークを最小化する。リーク管理システム１３０は、有利なことに、集積回路１００に全て統合されて良く、負電圧１５０を生成する集積回路１００の外部構成要素を除去する。更に、リーク管理システム１３０は、有利なことに、単一閾値トランジスターロジックを有する集積回路１００内で利用されて良く、従って集積回路１００の製造が簡素化される。

図６乃至図１０は、図４のリーク管理システム１３０の実施例の更に詳細を説明する。

図６は、本発明のある実施例による、図４の適応型リーク制御部（ＡＬＣ）４１０の説明図である。この実施例のＡＬＣ４１０は、第１のエミュレートされたスリープトランジスター６１０、第２のエミュレートされたスリープトランジスター６２０、差動（演算）増幅器６３０、バイアストランジスター６４０、及び電圧オフセットトランジスター６５０を有する。理解されるべき点は、この実施例のＡＬＣ４１０がアナログ回路を有し、図４の負電圧１５０を調整するかどうかを連続的に決定することである。

更に理解されるべき点は、図６はバイアストランジスター６４０を、ドレインと結合されたゲートを備え、バイアストランジスター６４０の両端で抵抗性電圧降下を提供するＰＭＯＳトランジスターとして図示するが、バイアストランジスター６４０は抵抗を有して良いということである。ＰＭＯＳバイアストランジスター６４０を備えた例である実施例では、複数のバイアストランジスター６４０の間の一致は、バイアストランジスター６４０の実質的に同一の動作を保証する。例である実施例のオフセットトランジスター６５０の電圧オフセットは、同様に、ドレインと接続されたゲートを備え、電圧オフセットトランジスター６５０の両端に抵抗性電圧降下を提供するＰＭＯＳトランジスターを有する。代案として、電圧オフセットトランジスター６５０は、抵抗を有して良い。

図６では、負電圧１５０（ＳＬＰＢ）は、第１のエミュレートされたスリープトランジスター６１０のゲートに印加される。負電圧１５０は、従って、第１のエミュレートされたスリープトランジスター６１０を通る第１の電流を生成する。第１の電流は、ドレイン−ゲート電流及び／又はドレイン−ソース電流を有して良い。第１のエミュレートされたスリープトランジスター６１０を通る第１の電流は、論理ゲート１１５の静的リークに比例する。第１の電流は、第１のエミュレートされたスリープトランジスター６１０のドレインにおいて、バイアストランジスター（抵抗）６４０の両端の第１の電圧降下を生成する。第１の電圧降下は、差動増幅器６３０の負入力において検知される。

第２のエミュレートされたスリープトランジスター６２０に関し、電圧オフセットトランジスター６５０の抵抗は、負電圧１５０（ＳＬＰＢ）の大きさを電圧オフセット分だけ減少する。第２のエミュレートされたスリープトランジスター６２０のゲートは、負電圧１５０と電圧オフセットの和を受信する。負電圧１５０と電圧オフセットの和は、従って、第２のエミュレートされたスリープトランジスター６２０を通る第２の電流を生成する。第２の電流は、ドレイン−ゲート電流及び／又はドレイン−ソース電流を有して良い。第２の電流は、第２のエミュレートされたスリープトランジスター６２０のドレインにおいて、バイアストランジスター（抵抗）６４０の両端の第２の電圧降下を生成する。第２の電圧降下は、差動増幅器６３０の正入力において検知される。

動作中、第２のエミュレートされたスリープトランジスター６２０のゲートは、電圧オフセットトランジスター６５０により、第１のエミュレートされたスリープトランジスター６１０のゲートと比較して、僅かな電圧オフセットで動作する。図３を参照すると、電圧オフセットは、点Ａ及びＢの間の電圧オフセット、又はＶ（Ｂ）−Ｖ（Ａ）により表されて良い。電圧オフセットの結果として、最小リーク点Ａは、Ｉ（Ｂ）が実質的にＩ（Ａ）に等しくなるよう、負電圧１５０を調整することにより検出されて良い。理解されるべき点は、電圧オフセットトランジスター６５０の動作パラメーターが、電圧オフセットの大きさに影響を及ぼすことである。動作パラメーターは、例えば負電圧１５０のノイズのような条件に基づいて良い。

図３に関する動作原理では、負電圧１５０の大きさが、第１のエミュレートされたスリープトランジスター６１０内に点Ｂに対応する第１の電流Ｉ（Ｂ）を生成し、及び負電圧１５０と電圧オフセットの和が、第２のエミュレートされたスリープトランジスター６２０内に点Ａに対応する第２の電流Ｉ（Ａ）を生成する場合、差動増幅器６３０は、ＣＴＲＬ信号を生成し、Ｉ（Ａ）が実質的にＩ（Ｂ）に等しくなるまで負電圧１５０の大きさを調整する。代案として、負電圧１５０が、第１のエミュレートされたスリープトランジスター６１０及び第２のエミュレートされたスリープトランジスター６２０が実質的に等しい電流を生成するような場合、つまりＩ（Ａ）＝Ｉ（Ｂ）の場合、差動増幅器６３０は、ＣＴＲＬ信号の現在の値を維持する。結果として生じる動作点は、理想動作点から電圧オフセットトランジスター６５０を通る電流により生成された電圧オフセットの２分の１に等しい値だけオフセットされた負電圧である。ゲートリークが無視できる場合、図３のリークに対するゲート電圧の曲線に何ら影響はない。この場合、ＣＴＲＬ信号は、最小値まで減少し、チャージポンプ４３０（図４）を最大負電圧で動作させる。

図９の負電圧調整器４２０と連動して、この実施例のＡＬＣ４１０は、有利なことに、負電圧１５０を図３の最小リーク点Ａの近くに連続的に制御することにより、論理ゲート１１５の静的リークを最小化する。

図７は、本発明の別の実施例による、図４のＡＬＣ４１０の説明図である。この実施例のＡＬＣ４１０は、充電トランジスター７１０、キャパシター７１５、エミュレートされたスリープトランジスター７２０、比較器７３０、カウンター７４０、及びレジスタ７５０を有する。充電トランジスター７１０は、制御部（示されない）により切り替えられ、キャパシター７１５を正の供給電圧（例えばＶＤＤ）に充電する。制御部はまた、充電トランジスター７１０を切り替え、一度充電されたキャパシター７１５がエミュレートされたスリープトランジスター７２０を通じて放電されるようにして良い。比較器７３０、カウンター７４０、及びレジスタ７５０は、制御回路を有し、キャパシター７１５が所定値ＶＲＥＦまで放電するために必要な時間を測定する。レジスタ７５０と結合された状態論理機械（示されない）は、レジスタ７５０内に格納された値を図８を参照して説明されたように比較する。

ＡＬＣ４１０のこの実施例では、静的リークの最低値に対応するキャパシター７１５の最大放電時間は、負電圧調整器４２０（図４）へのＣＴＲＬ信号のデジタル値を生成するために用いられる。ＡＬＣ４１０が負電圧１５０を調整すると決定した場合、ＡＬＣ４１０はＣＴＲＬ信号を周期的に更新する。この実施例のＡＬＣ４１０の動作は、図８を参照して説明される。

図８は、図７のＡＬＣ４１０の実施例による、図２の論理ゲート１１５の静的リークを最小化する方法の説明図である。要約すると、方法は、キャパシター７１５を正の供給電圧ＶＤＤまで充電する段階、キャパシターを論理ゲート１１５の静的リークに比例するレートでエミュレートされたスリープトランジスター７２０を介して放電する段階、及び負電圧１５０を調整しキャパシター７１５の放電レートを最小化する段階、を有する。負電圧１５０は、エミュレートされたスリープトランジスター７２０を通る最小電流（つまり最小静的リーク）に対応し、キャパシター７１５の放電レートを最小化し、及びキャパシター７１５を放電する時間を最大化する。

段階８０５において、ＣＴＲＬ信号は、最小値に初期化される。ＣＴＲＬ信号を最小値に設定することは、負電圧調整器４２０にスリープ信号ＳＬＰＢ１５０の大きさを最小値に駆動するよう指示する。段階８１０において、制御部は、充電トランジスター７１０を切り替える。従ってキャパシター７１５はＶＤＤに充電される。段階８１５において、充電トランジスター７１０はオフに切り替えられる。従って、キャパシター７１５はエミュレートされたスリープトランジスター７２０を通じて放電する。段階８２０において、基準電圧ＶＲＥＦは、ＶＤＤ（例えばＶＤＤ／２）より小さい一定電圧に設定される。段階８２５において、比較器７３０は、キャパシター７１５がＶＲＥＦに放電した後、カウンター７４０への出力を生成する。カウンター７４０は、キャパシター７１５をＶＲＥＦに放電するために必要な時間を決定する。レジスタ７５０は、カウンター７４０のカウント（つまり時間）を格納する。

段階８２７において、ＣＴＲＬ信号は、１ビットだけインクリメントされる。段階８３０において、制御部は、充電トランジスター７１０を切り替える。従ってキャパシター７１５は再びＶＤＤに充電される。段階８４０において、充電トランジスター７１０はオフに切り替えられる。段階８６０において、比較器７３０は、キャパシター７１５がＶＲＥＦに放電した後、カウンター７４０への出力を生成する。カウンター７４０は、ＣＴＲＬ信号の新しい値及び対応するＳＬＰＢ信号で、キャパシター７１５を放電するために必要な時間を決定する。

段階８７０において、状態論理機械は、段階８３０−８６０を通過した時の電流を（つまり、キャパシター７１５を、ＣＴＲＬ信号の新しい値及びＳＬＰＢ信号のＶＲＥＦに放電するために必要な時間）、段階８３０−８６０を前に通過した時のレジスタ７５０の値と比較する。現在のパスのレジスタ７５０の値が、前のパスのレジスタ７５０の値に対して減少していない場合、ＣＴＲＬ信号の新しい値は、エミュレートされたスリープトランジスター７２０を通じた静的リークの最低値に対応する。この場合、方法は、段階８２７に戻り、ＣＴＲＬ信号を更にインクリメントし、そしてキャパシター７１５を放電するために必要な時間を測定する。代案として、段階８７０において、キャパシター７１５を放電するために必要な時間が、エミュレートされたスリープトランジスター７２０を通る静的リークのより高い値に対応して、減少した場合、前に格納されたレジスタ７５０の値は、エミュレートされたスリープトランジスター７２０を通じた静的リークの最低値に対応する。最小静的リークに対応するＣＴＲＬ信号の値は、負電圧調整器４２０を制御するために用いられ、負電圧１５０の適切な設定を生成する。

図７乃至図８のデジタルＡＬＣ４１０の実施例のある利点は、ＣＴＲＬ信号がデジタル信号を比較することである。デジタルＣＴＲＬ信号は、制御信号１４０を介し、図１の複数のリーク管理部１３０へ転送されて良い。例えば、シリコンは優れた熱伝導体であるので、リーク管理部１３０及び電力アイランド管理部１２０を備えた単一のデジタルＡＬＣ４１０を利用することは有利であり得る。この実施例の複数の電力アイランド管理部１２０のそれぞれは、負電圧調整器４２０及びチャージポンプ４３０を有する。従ってリーク制御システム１３０の機能は、集積回路１００の全域に必要に応じて分配される。

図９は、本発明のある実施例による、論理ゲート１１５の静的リークを最小化する図４の負電圧調整器４２０の説明図である。負電圧調整器４２０は、負電圧１５０を受信するインターフェース、第１の分圧器９０５、第２の分圧器９１５、及び比較器９２０を有する。ある実施例では、第１の分圧器９０５は、ソースに結合されたバルクを備えたスタックドＰＭＯＳトランジスター（示されない）の直列を有する。理解されるべき点は、例えば、ソースに結合されたバルクを備えた３個の等価なスタックドＰＭＯＳトランジスターの直列が、３分割の分圧器を第１の分圧器９０５内に設けることである。更に理解されるべき点は、第１の分圧器９０５が如何なる分割比を有しても良いことである。第１の分圧器９０５は、正の電圧源（例えば、ＶＤＤ）に対し固定電圧基準（例えば、点Ｃ）を供給する。この実施例の固定電圧基準は、比較器９２０の負の端子と結合される。

同様に、ソースに結合されたバルクを備えた３個の等価なスタックドＰＭＯＳトランジスターの直列は、３分割の分圧器を第２の分圧器９１５の固定抵抗に設ける。更に理解されるべき点は、第２の分圧器９１５が如何なる分割比を有しても良いことである。この実施例の第２の分圧器９１５は、比較器９２０の正の端子と結合される。

図６のＡＬＣ４１０により生成されるアナログＣＴＲＬ信号と関連する実施例では、第２の分圧器９１５の可変抵抗９１０は、負電圧１５０及びＡＬＣ４１０により生成された受信信号（ＣＴＲＬ）に従い、第２の分圧器９１５に可変電圧基準（例えば、点Ｄ）を生成させる。可変抵抗９１０は、トランジスター回路を有して良い。ＣＴＲＬ信号に従い、可変抵抗９１０は、高インピーダンスと低インピーダンスの間で変化する。

図７乃至図８のデジタルＡＬＣ４１０と関連して、第２の分圧器９１５の可変抵抗９１０は、デジタルＣＴＲＬ信号により制御される切り替え抵抗網を有する。この実施例の可変抵抗９１０は、２つ以上の切り替え抵抗を有して良い。可変抵抗９１０はまた、ソースと結合されたバルクを備えた２つ以上のＰＭＯＳトランジスターを有する。

動作中、負の電圧調整器４２０は、負電圧１５０を、比較に基づき固定電圧基準（点Ｃ）及び可変電圧基準（点Ｄ）の間で調整する。比較器９２０は、イネーブル（ＥＮ）信号を生成し、チャージポンプ４３０（図４）をイネーブルし、負電圧１５０の大きさを増大する。ＥＮ信号がＬｏｗの場合、発振器４２５（図４）からチャージポンプ４３０への交番信号は、ディスエーブルされ、チャージポンプ４３０が負電圧１５０の大きさを増大するのを防ぐ。ＥＮ信号がＨｉｇｈの場合、発振器４２５からの交番信号は、イネーブルされ、チャージポンプ４３０が負電圧１５０の大きさを増大する。従って、ＡＬＣ４１０からのＣＴＲＬ信号に従い、比較器９２０は、チャージポンプ４３０を制御し、負電圧１５０の大きさを増大するか又は減少させる。

図１０は、本発明のある実施例による、静的リークを最小化する図４のチャージポンプ４３０の説明図である。チャージポンプ４３０は、正電圧（例えばＶＤＤ）を受信するインターフェース、ポンプキャパシター１０１０、正の交差して結合されたパスゲート１０２０、及び負の交差して結合されたパスゲート１０３０を有する。ポンプキャパシター１０１０は、ポンプキャパシター１０１０の第１の端子において正電圧ＶＤＤと結合される。

この実施例の正の交差して結合されたパスゲート１０２０は、発振器４２５（図４）からの交番信号と容量性結合される。正の交差して結合されたパスゲート１０２０は、ポンプキャパシター１０１０の第２の端子を仮想接地１０４０と、第１のＰＭＯＳスイッチ１０５０を介し結合し、交番信号に基づきポンプキャパシター１０１０を充電する。負の交差して結合されたパスゲート１０３０は、発振器４２５からの交番信号の相補部と容量性結合される。負の交差して結合されたパスゲート１０３０は、交番信号の相補部に基づき、ポンプキャパシター１０１０の第２の端子を第２のＰＭＯＳスイッチ１０５０を介して負の出力端子（例えば、負電圧１５０）と結合することにより、ポンプキャパシター１０１０を放電する。負の出力端子は、負電圧１５０をスリープトランジスター２１０に供給し、図２の論理ゲート１１５の静的リークを制御する。

理解されるべき点は、交差して結合されたパスゲート１０２０及び１０３０が、ＰＭＯＳトランジスターの井戸と結合する抵抗接点を備えたＰＭＯＳトランジスターを有することである。ＳＬＰ信号へのインターフェースは、基板を正の基準（例えばＶＤＤ）と仮想接地１０４０の間で切り替えるよう構成される。ＳＬＰ信号は、標準的にスリープモードを出るときにアクティベートされ、ＶＤＤを生成する電力供給がＰＭＯＳトランジスタースイッチ１０５０を介して接地に短絡されるのを防ぎ、及び井戸内のＰＮ接合が順バイアスされるのを保証する。基板は常にＰＭＯＳトランジスターのソース及びドレインと等しい又はより高い電位にあるので、トランジスターから基板へ如何なる電流も流れない。ＳＬＰ信号はまた、チャージポンプ４３０をディスエーブルする。

リーク管理システム１３０は、適応型リーク制御部４１０、負電圧調整器４２０、及び図４乃至図１０のチャージポンプ４３０を有し、静的リークが温度変動、電圧変動、又は製造過程のばらつきのような影響により変化する場合でさえ、論理ゲート１１５の静的リークを最小化する。リーク管理システム１３０は、集積回路１００に全て統合されて良く、集積回路１００の外部構成要素を除去する。更に、リーク管理システム１３０は、有利なことに、単一閾値トランジスターロジックを有する集積回路１００内で利用されて良く、集積回路１００の製造を簡素化する。

以上の記載は、説明であり限定ではない。本発明の種々の変形は、本開示を読んだ後、当業者には明らかである。本発明の範囲は、従って、以上の説明を参照して決定されるよりむしろ、以上の説明の等価物を全ての範囲を包含する特許請求の範囲を参照して決定されるべきである。

本発明のある実施例による、静的リークを最小化するシステムを実施する集積回路のブロック図である。 本発明のある実施例による、図１の論理ゲートの静的リークを最小化するスリープトランジスターの説明図である。 本発明のある実施例による、スリープトランジスターのゲートにおける負電圧の範囲に対する、図２の論理ゲートの静的リークを説明するグラフである。 本発明のある実施例による、図２のスリープトランジスターに負電圧を印加することにより、論理ゲートの静的リークを最小化するリーク管理システムのブロック図である。 本発明のある実施例による、図２の論理ゲートの静的リークを最小化する方法の説明図である。 本発明のある実施例による、図４の適応型リーク制御部（ＡＬＣ）の説明図である。 本発明の別の実施例による、図４のＡＬＣの説明図である。 図７のＡＬＣの実施例による、図２の論理ゲートの静的リークを最小化する方法の説明図である。 本発明のある実施例による、論理ゲートの静的リークを最小化する図４の負電圧調整器の説明図である。 本発明のある実施例による、静的リークを最小化する図４のチャージポンプの説明図である。

Claims (44)

1. リーク管理システムであって、集積回路の静的リークを最小化し、前記リーク制御システムは、
   スリープトランジスターに印加されるべき制御信号を生成するよう構成された生成器、
   前記制御信号を調整し前記静的リークを最小化するかどうかを決定するよう構成された監視装置、及び
   前記決定に従い前記制御信号を調整するよう構成された調整器、
   を有するリーク管理システム。
2. 前記制御信号は、負電圧を有する、請求項１記載のリーク管理システム。
3. 前記監視装置は、前記負電圧を調整するかどうかを連続的に決定するよう構成される、請求項１記載のリーク管理システム。
4. 前記監視装置は、前記負電圧を調整するかどうかを周期的に決定するよう構成される、請求項１記載のリーク管理システム。
5. 前記スリープトランジスターは、前記集積回路の論理ゲートの静的リークを制御するよう構成される、請求項１記載のリーク管理システム。
6. 前記論理ゲートは、前記集積回路の電力アイランドに位置付けられる、請求項５記載のリーク管理システム。
7. システムであって、集積回路の静的リークを最小化し、前記システムは、
   スリープトランジスターに印加されるべき負電圧を生成するよう構成されたチャージポンプ、
   前記負電圧を調整し前記静的リークを最小化するかどうかを決定するよう構成されたリーク制御装置、及び
   前記決定に従い前記負電圧を調整するよう構成された負電圧調整器、
   を有するシステム。
8. 前記リーク制御装置は、エミュレートされたスリープトランジスターを有する、請求項７記載のシステム。
9. 前記リーク制御装置は、エミュレートされたスリープトランジスターを通る電流に従い前記負電圧を調整するかどうかを決定するよう構成され、前記電流は、前記集積回路の論理ゲートの前記静的リークに比例する、請求項７記載のシステム。
10. 前記リーク制御装置は、前記負電圧を調整するかどうかを連続的に決定するよう更に構成される、請求項７記載のシステム。
11. 前記リーク制御装置は、前記負電圧を調整するかどうかを周期的に決定するよう更に構成される、請求項７記載のシステム。
12. 前記リーク制御装置は、エミュレートされたスリープトランジスターのドレイン−ソース電流及びドレイン−ゲート電流を比較することにより、前記負電圧を調整するかどうかを周期的に決定するよう更に構成される、請求項７記載のシステム。
13. 前記ドレイン−ソース電流は、前記ドレイン−ゲート電流と実質的に等しい、請求項１２記載のシステム。
14. 前記リーク制御装置は、第１のエミュレートされたスリープトランジスターを通る第１の電流及び第２のエミュレートされたスリープトランジスターを通る第２の電流の間の比較、前記第１のエミュレートされたスリープトランジスターのゲートに印加される前記負電圧、前記負電圧と前記第２のエミュレートされたスリープトランジスターのゲートに印加されるオフセット電圧の和に基づき、前記負電圧を調整するかどうかを決定するよう更に構成される、請求項７記載のシステム。
15. 前記第１のエミュレートされたスリープトランジスターを通る前記第１の電流は、前記第２のエミュレートされたスリープトランジスターを通る前記第２の電流と実質的に等しい、請求項１４記載のシステム。
16. 前記スリープトランジスターは、前記集積回路の論理ゲートの静的リークを制御するよう構成される、請求項７記載のシステム。
17. 前記論理ゲートは、前記集積回路の電力アイランドに位置付けられる、請求項１６記載のシステム。
18. 方法であって、集積回路の静的リークを最小化し、前記方法は、
    スリープトランジスターに印加されるべき負電圧を生成する段階、
    前記負電圧を調整し前記静的リークを最小化するかどうかを決定する段階、及び
    前記決定に従い負電圧を調整する段階、
    を有する方法。
19. 前記負電圧を調整するかどうかを決定する段階及び前記負電圧を調整する段階は、連続的に生じる、請求項１８記載の方法。
20. 前記負電圧を調整するかどうかを決定する段階及び前記負電圧を調整する段階は、周期的に生じる、請求項１８記載の方法。
21. 前記スリープトランジスターの１つ以上のパラメーターを監視する段階を更に有する、請求項１８記載の方法。
22. 前記１つ以上のパラメーターは、ドレイン−ソース電流を有する、請求項２１記載の方法。
23. 前記負電圧を調整するかどうか決定する段階は、スリープトランジスターのドレイン−ソース電流及びドレイン−ゲート電流を比較する段階を有する、請求項１８記載の方法。
24. 前記負電圧を調整するかどうか決定する段階は、
    前記負電圧をエミュレートされたスリープトランジスターに印加する段階、
    前記エミュレートされたスリープトランジスターを通る電流を前記静的リークに比例して引き起こす段階、及び
    前記電流の量に従い前記負電圧を調整するかどうかを決定する段階、
    を有する、請求項１８記載の方法。
25. 前記負電圧を調整するかどうかを決定する段階は、
    前記負電圧を第１のエミュレートされたスリープトランジスターに印加し結果として第１の電流を生じる段階、
    前記負電圧とオフセット電圧の和を第２のエミュレートされたスリープトランジスターに印加し結果として第２の電流を生じる段階、及び
    前記第１の電流を前記第２の電流と比較する段階、
    を有する、請求項１８記載の方法。
26. 適応型リーク制御装置であって、集積回路の静的リークを最小化し、前記適応型リーク制御装置は、
    正の供給電圧に充電されるよう構成されたキャパシター、
    前記キャパシターを前記静的リークに比例するレートで放電するよう構成されたトランジスター、及び
    前記キャパシターの最小レートに基づき前記静的リークを制御するよう構成されたスリープトランジスターに印加される負電圧を調整するかどうか決定するよう構成された制御回路、
    を有する適応型リーク制御装置。
27. 前記制御信号は、
    可変基準電圧、及び
    前記キャパシターを前記可変基準電圧と実質的に等しいレベルに放電するために必要な時間を測定するよう構成された測定回路、
    を有する、請求項２６記載の適応型リーク制御装置。
28. 前記制御回路は、カウンターを有する、請求項２６記載の適応型リーク制御装置。
29. 方法であって、集積回路の静的リークを最小化し、前記方法は、
    キャパシターを正の供給電圧に充電する段階、
    前記キャパシターを前記静的リークに比例するレートで放電する段階、及び
    スリープトランジスターのゲートに印加される負電圧を調整し前記キャパシターの前記放電レートを最小化する段階、
    を有する方法。
30. 前記キャパシターを所定の値に放電するために必要な時間を測定する段階を更に有する、請求項２９記載の方法。
31. 前記キャパシターを第１の所定の値に放電するために必要な第１の時間を測定する段階、
    前記キャパシターを第２の所定の値に放電するために必要な第２の時間を測定する段階、及び
    前記第１の時間及び前記第２の時間の間の比較に従い前記負電圧を調整する段階、
    を更に有する、請求項２９記載の方法。
32. 適応型リーク制御装置であって、集積回路の静的リークを最小化し、前記適応型リーク制御装置は、
    負電圧を受信し及び前記静的リークに比例する第１の電圧を生成する第１のエミュレートされたスリープトランジスター、
    前記負電圧からのオフセットを受信し及び前記静的リークからの差に比例する第２の電圧を生成する第２のエミュレートされたスリープトランジスター、及び
    前記第１の電圧及び前記第２の電圧の間の比較に基づき前記静的リークを制御するよう構成されたスリープトランジスターへの前記負電圧を調整するかどうかを決定するよう構成される制御回路、
    を有する適応型リーク制御装置。
33. 前記制御回路は、前記第１の電圧及び前記第２の電圧の間で実質的な同一性に基づき、前記スリープトランジスターへの前記負電圧を調整するかどうかを決定するよう更に構成される、請求項３２記載の適応型リーク制御装置。
34. 前記第１のエミュレートされたスリープトランジスターは、前記第１のエミュレートされたスリープトランジスターのゲートにおいて前記負電圧を受信するよう構成されたＮＭＯＳトランジスターを有し、前記第２のエミュレートされたスリープトランジスターは、前記前記第２のエミュレートされたスリープトランジスターのゲートにおいて前記負電圧からの前記オフセットを受信するよう構成されたＮＭＯＳトランジスターを有し、及び前記制御回路は、前記エミュレートされたスリープトランジスターのドレイン及び前記第２のエミュレートされたスリープトランジスターのドレインと結合された差動演算増幅器を有する、請求項３２記載の適応型リーク制御装置。
35. 負電圧調整器であって、集積回路の静的リークを最小化し、前記負電圧調整器は、
    前記静的リークを制御するよう構成されたスリープトランジスターへの負電圧を受信するよう構成されたインターフェース、
    正電圧に対し固定電圧基準を供給するよう構成された第１の分圧器、
    前記負電圧及び受信した信号に従い可変電圧基準を生成するよう構成された第２の分圧器、及び
    前記固定電圧基準及び前記可変電圧基準の間の比較に従い前記負電圧を調整するよう構成された比較器、
    を有する負電圧調整器。
36. 第１の分圧器９０５は、ドレインと結合されたバルク端子を備えたスタックドＰＭＯＳトランジスターの直列を有する、請求項３５記載の負電圧調整器。
37. 第２の分圧器は、ドレインと結合されたバルク端子を備えたスタックドＰＭＯＳトランジスターの直列を有する、請求項３５記載の負電圧調整器。
38. 第２の分圧器は切り替え抵抗網を有し、及び前記受信した信号はデジタル信号を有する、請求項３５記載の負電圧調整器。
39. 第２の分圧器は可変抵抗を有し、及び前記受信した信号はアナログ信号を有する、請求項３５記載の負電圧調整器。
40. 第２の分圧器は、ドレインと結合されたバルク端子を備えたスタックドＰＭＯＳトランジスターの直列を有する、請求項３５記載の負電圧調整器。
41. チャージポンプであって、論理ゲートの静的リークを最小化し、前記チャージポンプは、
    正電圧を受信するよう構成されたインターフェース、
    ポンプキャパシターの第１の端子において前記正電圧と結合されたポンプキャパシター、
    交番信号に基づき前記ポンプキャパシターの第２の端子を仮想接地と結合し前記ポンプキャパシターを充電するよう構成された、前記交番信号と容量的に結合された、正の交差して結合されたパスゲート、及び
    前記交番信号の相補部に基づき前記第２の端子を、前記論理ゲートの前記静的リークを制御するよう構成されたスリープトランジスター負の出力端子と結合することにより前記ポンプキャパシターを放電するよう構成された、前記交番信号の相補部と容量的に結合された、負の交差して結合されたパスゲート、
    を有するチャージポンプ。
42. 前記正の交差して結合されたパスゲート及び前記負の交差して結合されたパスゲートは、ＰＭＯＳトランジスターを有する、請求項４１記載のチャージポンプ。
43. 前記仮想接地と結合されたインバーターを更に有し、前記インバーターは、前記正電圧を前記仮想接地に印加し前記チャージポンプを抑制するよう構成される、請求項４１記載のチャージポンプ。
44. 前記仮想接地は、集積回路の基板を有し、前記正の交差して結合されたパスゲート及び前記負の交差して結合されたパスゲートは、ＰＭＯＳトランジスターを有し、及び前記基板は、前記正電圧及び前記実質的に接地電位の間で切り替えられる、請求項４１記載のチャージポンプ。
    

Images