JP6265723B2 - 半導体装置、基板バイアス方法、システムオンチップ、及び機能ブロック - Google Patents

Description

本発明は、半導体装置に関し、より具体的には、温度によって基板バイアスを調整する半導体装置、基板バイアス方法、システムオンチップ、及び機能ブロックに関するものである。

最近、スマートフォン、タブレットＰＣ、デジタルカメラ、ＭＰ３プレーヤー、ＰＤＡなどのようなモバイル機器の利用が爆発的に増加している。これらのモバイル機器でもマルチメディアの駆動及び各種のデータの処理量が増加することによって、高速プロセッサの採用が拡大している。モバイル機器では、様々なアプリケーションプログラム（Ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｇｒａｍ）が実行される。様々なアプリケーションプログラムを実行するために、モバイル機器では、ワーキングメモリ（例えば、ＤＲＡＭ）、不揮発性メモリ、及びアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ：以下、ＡＰ）のような半導体装置が使用されている。そして、モバイル環境での高性能化の要求により、上述の半導体装置の集積度と駆動周波数はますます高くなっている。

モバイル機器における半導体装置のリーク電流の制御は、消費電力の低減と温度制御の側面において非常に重要な部分である。半導体装置の高集積化、高性能化を達成するための小型化工程は徐々に一般化している。小型化工程によって、半導体装置のリーク電流は徐々に増加している傾向にある。したがって、半導体装置のリーク電流の制御を効率的に実現するための技術が切実に求められている。

米国特許公開第２０１０／０３３３０５７号公報

本発明の目的は、リアルタイムで検出される温度に応じてトランジスタの基板バイアスを調整して、安定した性能と信頼性を提供する半導体装置、基板バイアス方法、システムオンチップ、及び機能ブロックを提供することにある。

前記目的を解決するために、本発明の実施形態に係る半導体装置は、複数のトランジスタを含む機能ブロックと、前記機能ブロックの駆動温度をリアルタイムで検出して、アナログ形式の温度信号により提供する温度検出器と、前記検出された駆動温度に応じて前記複数のトランジスタのリーク電流を調整するための基板バイアス電圧を生成する適応型基板バイアス発生器とを含み、前記適応型基板バイアス発生器は、前記温度信号に対して連続関数の形態の基板バイアス電圧を生成する関数発生器を含み、前記駆動温度においてリーク電流が最小となる基板バイアス電圧を生成する。

前記目的を解決するために、本発明の実施形態に係る半導体装置の基板バイアス方法は、前記半導体装置の駆動温度を検出してアナログ形式の温度信号により提供する段階と、前記駆動温度で前記半導体装置に含まれるトランジスタのリーク電流を調整するための基板バイアス電圧を生成する段階と、前記基板バイアス電圧を前記半導体装置のトランジスタに提供する段階と、を含み、前記基板バイアス電圧を生成する段階において、前記温度信号に対する線形関数に提供される前記基板バイアス電圧が生成される。

前記目的を解決するために、本発明の実施形態に係るシステムオンチップは、複数の機能ブロックと、前記複数の機能ブロックの駆動温度をリアルタイムで検出して、アナログ形式の温度信号により提供する温度検出器と、前記駆動温度に応じて前記複数の機能ブロックの各々のリーク電流を調整するために基板バイアス電圧を生成する基板バイアス発生器と、を含み、前記基板バイアス発生器は、前記検出された駆動温度を基板バイアス電圧に変換する関数発生器を含み、前記複数の機能ブロックの各々の駆動温度に応じて予め決められたレベルの基板バイアス電圧を生成する。

発明の実施形態によれば、温度変化に対してリーク電流の大きさの変化が少ない安定した性能を有する半導体装置を提供することができる。

本発明の実施形態に係る半導体装置を示すブロック図である。 図１の機能ブロックに含まれるトランジスタを簡略的に示す回路図である。 図２に示したＰＭＯＳトランジスタの形態を例示的に示す断面図である。 図２に示したＮＭＯＳトランジスタの形態を例示的に示す断面図である。 本発明の実施形態において生成される基板バイアス電圧の特性を示すグラフである。 本発明の実施形態に係る温度検出器を簡略的に示すブロック図である。 本発明の実施形態に係る適応型基板バイアス発生器を概略的に示すブロック図である。 本発明の他の実施形態に係る適応型基板バイアス発生器を概略的に示すブロック図である。 図７の関数発生器の入出力特性を示す図である。 本発明の実施形態に係る関数発生器の定数を設定する方法について概略的に示したテーブルである。 駆動温度及び基板バイアス電圧に基づくリーク電流の大きさとリーク割合を概略的に示したテーブルである。 本発明の実施形態に係る基板バイアス電圧を提供することによる効果を示すグラフである。 本発明の実施形態に係る半導体装置の温度変化に応じた基板バイアス方法を説明するためのフローチャートである。 本発明の他の実施形態に係る半導体装置を示すブロック図である。 本発明のさらに他の実施形態に係る半導体装置を示すブロック図である。 本発明の実施形態に係る半導体装置を含む携帯端末を示すブロック図である。 本発明の実施形態に係る基板バイアス方法を実行するコンピュータシステムを概略的に示す図である。

以下、添付した図面を参照して本発明の実施形態を説明する。

なお、下記の実施形態は、本発明の要旨を例示することを意図し、本発明を限定するものではない。多くの代替物、修正、変形例は当業者にとって明らかである。

また、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。

以下では、半導体装置又は半導体チップを、本発明の特徴及び機能を説明するための単位の例として説明している。しかし、この技術分野に精通した者は、ここに記載された内容に基づいて、本発明の他の利点及び性能を容易に理解できる。。

図１は、本発明の実施形態に係る半導体装置を示すブロック図である。図１を参照すれば、本発明の半導体装置１００は、機能ブロック１１０と、温度検出器１２０と、適応型基板バイアス発生器（ＡＢＢＧ）１３０とを含んでいる。半導体装置１００は、適応型基板バイアス発生器１３０を用いて、半導体装置１００の内部の温度に従って基板バイアスを調整し、機能ブロック１１０のトランジスタのリーク電流を調整できる。

機能ブロック１１０は、半導体装置１００に提供されるデータや制御信号によって、様々な演算を実行する回路の集合体である。機能ブロック１１０は、半導体装置１００のすべての機能を実行する様々な回路を含むことができる。機能ブロック１１０を構成する最小のロジック単位のうちの一つがトランジスタである。機能ブロック１１０に含まれるトランジスタには、例えば、ＰＭＯＳトランジスタやＮＭＯＳトランジスタがある。

さらに、適応型基板バイアス発生器１３０は、基板バイアス電圧Ｖｂｂを機能ブロック１１０に提供する。より具体的には、適応型基板バイアス発生器１３０は、半導体装置１００の内部の温度に従って調整可能な基板バイアス電圧Ｖｂｂを機能ブロック１１０のＰＭＯＳトランジスタ又はＮＭＯＳトランジスタに提供する。したがって、温度変化に敏感なＰＭＯＳトランジスタ又はＮＭＯＳトランジスタのリーク電流を効果的に制御できる。

温度検出器１２０は、半導体装置１００の内部の温度を感知する。温度検出器１２０は、感知された温度情報Ｔを適応型基板バイアス発生器１３０に提供する。温度検出器１２０には、例えば、温度に従って変化する起電力を検知する熱起電力型（又は、熱電対）センサや、温度に従って変化する抵抗の大きさを検知する熱導電型センサなどを用いることができる。温度検出器１２０は、カレントミラー型の半導体センサとダイオードを基本構成とするバンドギャップリファレンス型の半導体センサで形成することも可能である。しかし、温度検出器１２０の温度測定方式は、これらの方式に限定されず、多様に変更可能である。

適応型基板バイアス発生器１３０は、機能ブロック１１０の基板バイアス電圧Ｖｂｂを提供する。適応型基板バイアス発生器１３０は、温度検出器１２０から提供される実時間温度Ｔを参照して、基板バイアス電圧Ｖｂｂを生成する。半導体において形成されるトランジスタのリーク電流は、温度変化に非常に敏感である。しかし、一般的に、テスト工程では、基板バイアス電圧は所定値に固定される。したがって、半導体装置１００が駆動される実装環境での温度を考慮しない基板バイアス電圧を提供することになる。

本発明の適応型基板バイアス発生器１３０は、半導体装置１００が駆動される実装環境での温度に適した基板バイアス電圧を生成する。そのため、本発明の適応型基板バイアス発生器１３０は、検出された温度下においてリーク電流が最小となる基板バイアス電圧を生成することができる。また、その代わりに、本発明の適応型基板バイアス発生器１３０は、検出された温度下においてリーク電流が最小となることを保障するための基板バイアス電圧Ｖｂｂの近似値を提供してもよい。本発明の実施形態に係る基板バイアス電圧Ｖｂｂの提供により、機能ブロック１１０を構成するトランジスタのリーク電流は、駆動温度の急激な変化にも安定的に制御可能である。

以上では、本実施形態に係る半導体装置１００の基本構成について説明された。しかし、半導体装置１００は、上述の構成に様々な構成をさらに組み合わせてもよい。ここで、半導体装置１００は、複数の機能ブロック（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ：以下、ＩＰ）を含むシステムオンチップ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ：以下、ＳｏＣ）により形成されてもよい。そして、半導体装置１００は、システムオンチップ（ＳｏＣ）の一部であってもよいし、複数の機能ブロックＩＰのうちのいずれか一つに対応するものであってもよい。

本実施形態に係る半導体装置１００は、駆動温度の変化に応じて、リーク電流の量を最適化するために基板バイアス電圧Ｖｂｂを生成できる。現在の駆動温度Ｔで最適化された基板バイアス電圧Ｖｂｂを提供することにより、トランジスタに流れるリーク電流の量を最小化できる。半導体装置１００が小型化されると、半導体装置１００のリーク電流の大きさは増加する傾向にある。半導体装置１００のリーク電流は、温度変化に非常に敏感である。したがって、温度の上昇とリーク電流の増加が相互に相乗作用を起こす現象（例えば、Ｔｈｅｒｍａｌ ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ）は、半導体装置の性能を顕著に低下させるおそれがある。本発明の実施形態によれば、温度上昇によりリーク電流が増加しないように、連鎖反応を抑制または防止できる。

図２は、図１の機能ブロックに含まれるトランジスタを簡略的に示す回路図である。図２に示すように、機能ブロック１１０は、複数のＰＭＯＳトランジスタ１１２と、複数のＮＭＯＳトランジスタ１１４とを含んでいる。図示しないが、機能ブロック１１０は、トランジスタのほか、様々な素子を含んでいてもよい。

複数のＰＭＯＳトランジスタ１１２は、機能ブロック１１０に含まれる一部又はすべてのＰＭＯＳトランジスタを含むことができる。複数のＰＭＯＳトランジスタ１１２のうちで一部のソース（Ｓｏｕｒｃｅ）には駆動電圧ＶＤＤが提供される。複数のＰＭＯＳトランジスタ１１２の他の一部のソースは、機能ブロック１１０の内部に含まれるＰＭＯＳトランジスタやＮＭＯＳトランジスタのドレインやソースに接続することもできる。複数のＰＭＯＳトランジスタ１１２のドレイン（Ｄｒａｉｎ）は、接地端（Ｇｒｏｕｎｄ）に接続されるか、又は機能ブロック１１０の内部に含まれるＰＭＯＳトランジスタやＮＭＯＳトランジスタのドレインやソースに接続することができる。しかし、機能ブロック１１０に含まれる複数のＰＭＯＳトランジスタ１１２の基板（Ｂｏｄｙ）には、適応型基板バイアス発生器１３０から提供されるＰＭＯＳ基板バイアス電圧Ｖｂｂｐが提供される。

複数のＮＭＯＳトランジスタ１１４は、機能ブロック１１０に含まれる一部又はすべてのＮＭＯＳトランジスタを含むことができる。複数のＮＭＯＳトランジスタ１１４のうちの一部のドレイン（Ｄｒａｉｎ）は、機能ブロック１１０の内部に含まれるＰＭＯＳトランジスタやＮＭＯＳトランジスタのドレインやソースに接続することもできる。複数のＮＭＯＳトランジスタ１１４のソースは接地端（Ｇｒｏｕｎｄ）に接続するか、又は機能ブロック１１０の内部に含まれるＰＭＯＳトランジスタやＮＭＯＳトランジスタのドレインやソースに接続することができる。機能ブロック１１０に含まれる複数のＮＭＯＳトランジスタ１１４の基板（Ｂｏｄｙ）には、適応型基板バイアス発生器１３０から提供されるＮＭＯＳ基板バイアス電圧Ｖｂｂｎが提供される。

以上では、機能ブロックを構成する基本的なトランジスタ素子について説明された。しかし、本実施形態に係る基板バイアス電圧が提供される素子は、示したトランジスタに限定されない。温度の変化に応じて可変する様々な動作特性を安定的に制御するために、本実施形態に係るの基板バイアス電圧Ｖｂｂｐ、Ｖｂｂｎを提供できる。

図３Ａ及び図３Ｂは、図２に示したＰＭＯＳトランジスタとＮＭＯＳトランジスタの形態を示す断面図である。図３Ａは、ＰＭＯＳトランジスタ１１２’の断面を、図３Ｂは、ＮＭＯＳトランジスタ１１４’の断面を示す。

図３Ａに示すように、ＰＭＯＳトランジスタ１１２’を形成するために、Ｐ型基板Ｐ−ＳｕｂにＮウェル１１２ａが形成される。Ｎウェル１１２ａは、Ｐ型基板Ｐ−ＳｕｂにＮ型のドーパントが注入されて形成される。続いて、Ｎウェル１１２ａの上部には、ＰＭＯＳトランジスタのドレインやソースを構成するＰ＋ドーピング領域１１２ｂ、１１２ｃが形成される。また、ＰＭＯＳ基板バイアス電圧Ｖｂｂｐを提供するために、Ｎ＋ドーピング領域１１２ｄがＮウェル１１２ａの内部に形成される。続いて、ゲート絶縁膜１１２ｅとゲート電極１１２ｆが順に積層される。ゲート絶縁膜１１２ｅは、酸化膜、窒化膜、又はこれらが積層された積層膜で形成可能である。また、高誘電率を有する金属酸化物又は、これらがラミネート構造で積層された積層膜、又はこれらの混合膜で形成可能である。ゲート電極１１２ｆは、不純物イオン（Ｐ、Ａｓ、Ｂなど）がドーピングされたポリシリコン膜又は金属膜で形成可能である。

このような構造において、ＰＭＯＳトランジスタ１１２’のゲート電極１１２ｆには、ゲート電圧Ｖｇが、ドレインソース端子を構成するＰ＋ドーピング領域１１２ｂ、１１２ｃの各々には、ドレイン電圧Ｖｄとソース電圧Ｖｓが印加される。さらにＰＭＯＳトランジスタ１１２’のボディ電極を構成するＮ＋ドーピング領域１１２ｄには、ＰＭＯＳ基板バイアス電圧Ｖｂｂｐが印加される。ここで、ゲート電極に印加されるゲート電圧Ｖｇは、ＰＭＯＳトランジスタ１１２’をターンオフ（Ｔｕｒｎ−ｏｆｆ）させるのに十分なレベルの電圧（例えば、ＶＤＤ）であるとよい。そして、ソース電極に印加される電源電圧Ｖｓは駆動電圧ＶＤＤになり、ドレイン電極に印加されるドレイン電圧Ｖｄは接地電圧ＶＳＳになる。

この時、各々の電極に印加される電圧Ｖｇ、Ｖｄ、Ｖｓ、Ｖｂｂｐが固定値を有する場合、ドレイン端子に流れる電流をリーク電流（ＩＤＳ）という。リーク電流は、ＰＭＯＳトランジスタ１１２’のバイアス状態の影響を受ける。特に、リーク電流ＩＤＳは、温度変化に敏感である。半導体装置１００の駆動周波数が増加する場合、半導体装置１００の駆動温度も上昇する。この時、温度上昇に対するリーク電流ＩＤＳの相対的な増加は、急激となる。

図３Ｂに示すように、ＮＭＯＳトランジスタ１１４’を形成するために、Ｐ型基板Ｐ−Ｓｕｂの上部にはドレイン端やソース端として作用するＮ＋ドーピング領域１１４ｂ、１１４ｃが形成される。また、基板バイアス電圧Ｖｂｂｎを提供するためのＰ＋ドーピング領域１１４ｄがＰ型基板Ｐ−Ｓｕｂの上部に形成される。続いて、ゲート絶縁膜１１４ｅとゲート電極１１４ｆが順に積層される。このような構造において、負電圧（Ｎｅｇａｔｉｖｅ ｖｏｌｔａｇｅ）として提供される基板バイアス電圧Ｖｂｂｎが印加されれば、Ｎ＋ドーピング領域１１４ｂ、１１４ｃとＰ型基板Ｐ−Ｓｕｂとの間に逆方向バイアスが形成される。この場合、Ｎ＋ドーピング領域１１４ｂ、１１４ｃで形成されるＮＭＯＳトランジスタ１１４’のソースドレイン（Ｓｏｕｒｃｅ−Ｄｒａｉｎ）の間に流れるリーク電流は減少することになる。

図４は、本発明の実施形態において生成する基板バイアス電圧の特性を示すグラフである。図４に示すように、本発明の適応型基板バイアス発生器１３０（図１参照）は、駆動温度に応じて基板バイアス電圧を可変させることができる。このように、本実施形態に係る適応型基板バイアス発生器１３０は、駆動温度に基づき基板バイアス電圧を調整することによって、様々な温度で駆動される半導体装置のリーク電流を最小化することができる。

点線により表示されたＣ１曲線は、２５℃でのＰＭＯＳトランジスタのリーク電流特性を示すグラフである。２５℃の温度では、ＰＭＯＳトランジスタのリーク電流ＩＤＳの大きさは、ＰＭＯＳ基板バイアス電圧Ｖｂｂｐに応じて、指数関数的に変化する。したがって、２５℃でリーク電流Ｉ１が最小となる電圧Ｖ１を、基本の基板バイアス電圧として使用する。

しかし、半導体装置１００は、実際には、より高い温度で駆動される場合が多い。半導体装置１００の温度は、高速で駆動される場合、８０℃以上に上昇することがある。実線により表示した曲線Ｃ２は、８５℃でのＰＭＯＳトランジスタの基板バイアス電圧のリーク電流特性を示すグラフである。８５℃の温度では、ＰＭＯＳトランジスタのリーク電流ＩＤＳの大きさは、２５℃のときとは異なる。同じ基板バイアス電圧Ｖ１の下では、８５℃のとき、相対的に大きいリーク電流Ｉ３が流れる。点Ｐ１は、この特徴を示している。これに対して、、２５℃のときは、最小のリーク電流Ｉ１しか流れない。点Ｐ３は、この特徴を示している。もし、基板バイアス電圧Ｖ１を、温度変化によらず固定化すると、温度の増加に伴い大きいリーク電流が流れることになる。

一方、８５℃のときは、最小のリーク電流Ｉ２となる基板バイアス電圧Ｖ２を提供すれば、リーク電流の増加を抑えられる。本発明の実施形態によれば、半導体装置１００が駆動される様々な温度に応じて、最小のリーク電流となる基板バイアス電圧Ｖｂｂｐを提供できる。そして、温度検出器１２０（図１参照）から提供されるリアルタイムの温度情報Ｔによって、機能ブロック１１０のトランジスタの基板バイアス電圧を変更できる。したがって、本発明の実施形態によれば、温度変化に伴って増加するリーク電流を抑えられ、その結果、リーク電流に起因する半導体装置１００のエラー及び電力の消耗を防止できる。

半導体装置１００のテスト工程段階では、約２５℃の温度でリーク電流の大きさの測定が行われる。この時に設定される基板バイアス電圧Ｖ１は、２５℃で最小のリーク電流となる値である。しかし、実装環境では、半導体装置１００が駆動されれば、２５℃より高い温度に上昇する。本発明の半導体装置１００は、実装環境での駆動温度を検出し、検出された駆動温度において最小のリーク電流が流れる基板バイアス電圧を、適応的に調整できる。

図５は、本発明の実施形態に係る温度検出器を簡略的に示すブロック図である。図５に示すように、温度検出器１２０は、温度センサ１２２と、温度コード発生器１２４とを含む。

温度センサ１２２は、現在の温度（Ｃｕｒｒｅｎｔ Ｔｅｍｐｅｒａｔｕｒｅ）を検知する。一般的に半導体ベースの温度センサ１２２は、抵抗の温度依存性や、接合電圧（Ｊｕｎｃｔｉｏｎ ｖｏｌｔａｇｅ）の温度依存性を利用する。温度センサ１２２は、現在の温度に対応するレベルを持つ電気信号の一種である温度信号Ｔ（ｔ）を出力する。

温度コード発生器１２４は、検知された現在の温度に対応するアナログ信号Ｔ（ｔ）を、デジタル情報に符号化する。デジタル演算を実行する半導体装置１００は、バイナリデータにより温度を認識できる。バイナリデータの一種である温度コードＴｎは、温度情報を比較したり、処理したりするための様々な演算を実行するために必要である。したがって、温度コード発生器１２４は、アナログ信号であるＴ（ｔ）を、バイナリデータの温度コードＴｎに符号化できる。

温度検出器１２０は、適応型基板バイアス発生器１３０の実装方式に応じて、温度信号Ｔ（ｔ）または温度コードＴｎを提供できる。適応型基板バイアス発生器１３０が、アナログ方式により基板バイアス電圧Ｖｂｂを生成する場合には、温度検出器１２０は、温度信号Ｔ（ｔ）を提供する。一方、適応型基板バイアス発生器１３０が、デジタル方式により基板バイアス電圧Ｖｂｂを生成する場合には、温度検出器１２０は、温度コードＴｎを提供する。

図６は、本発明の実施形態に係る適応型基板バイアス発生器を概略的に示すブロック図である。図６に示すように、適応型基板バイアス発生器１３０ａは、ルックアップテーブル１３２と、電圧発生器１３４とを含んでいる。

ルックアップテーブル１３２は、温度コードＴｎに対応する基板バイアス電圧の大きさを提供するために用いられる。例えば、ルックアップテーブル１３２には、温度検出器１２０から提供された温度コードがＴ２に該当する場合に、Ｔ２の温度において最適の基板バイアス電圧Ｖ２についてのマッピング情報が格納されている。特定の温度に対応する温度コードＴｎが入力されたとき、ルックアップテーブル１３２をスキャンすることにより、入力された温度コードＴｎに対応する電圧コードＶｎを、電圧発生器１３４に伝達できる。

電圧発生器１３４は、ルックアップテーブル１３２から提供された電源コードＶｎに対応する基板バイアス電圧Ｖｂｂを生成する。電圧発生器１３４は、電圧コードＶｎに応答して様々なレベルの基板バイアス電圧Ｖｂｂを選択的に生成できる。例えば、電圧発生器１３４は、電圧コードＶｎによって制御される電圧分配器（Ｖｏｌｔａｇｅ ｄｉｖｉｄｅｒ）から構成される。

以上で説明したように、温度コードＴｎに応じて提供される基板バイアス電圧Ｖｂｂは、図４に示すように、最小のリーク電流しか流れないように調整された電圧である。したがって、適応型基板バイアス発生器１３０ａによって、本実施形態に係る半導体装置１００は、温度の変化に適応的に基板バイアスを提供できる。そして、適応的な基板バイアスの提供を通じて半導体装置１００の素子に流れるリーク電流の量を最小の状態に維持できる。

図７は、本発明の他の実施形態に係る適応型基板バイアス発生器を概略的に示す図である。図７に示すように、適応型基板バイアス発生器１３０ｂは、アナログ方式の温度信号Ｔ（ｔ）を受信すると、アナログ方式の基板バイアス電圧Ｖｂｂ（ｔ）を生成する。適応型基板バイアス発生器１３０ｂは、このような動作を実行するための関数発生器１３６を含む。

関数発生器１３６は、入力された温度信号Ｔ（ｔ）に対応する基板バイアス電圧Ｖｂｂを生成するための関数回路で構成することができる。例えば、関数発生器１３６は、基板バイアス電圧Ｖｂｂを、入力される温度信号Ｔ（ｔ）に対して一定の傾きと切片を持つ線形関数により実現される。図４のグラフに示したように、最適な基板バイアス電圧Ｖｂｂは、温度に対して近似的に線形性を有する。例えば、線形関数型の入出力特性を有する受動素子により関数発生器１３６を容易に実現できる。

そして、関数発生器１３６は、温度に応じて最適な基板バイアス電圧Ｖｂｂ（ｔ）の関数を実現するために、定数ａ、ｂを格納するレジスタＲｅｇ１、Ｒｅｇ２を含む。現在入力された温度信号Ｔ（ｔ）は、時間の経過に従って変化する変数であるが、傾きと切片に対応する定数ａ、ｂは、半導体装置の工程誤差に応じた固有の値を有する。これらの定数ａ、ｂは、テスト段階で測定して決定され、初期化データとして与えられる。または、テスト工程を通じて最適な値として選択された数値に決定されてもよい。

温度信号Ｔ（ｔ）に対して単純な線形関数型で出力される基板バイアス電圧Ｖｂｂ（ｔ）を実現すれば、高速の応答特性を有する基板バイアス発生器を簡単な構造によって実現することができる。さらに、アナログ信号である温度信号Ｔ（ｔ）に対する離散的なコーディングによる量子化誤差を減らすことができるので、高精度の基板バイアス発生器１３０ｂを提供できる。

図８は、図７の関数発生器の入出力特性を示す図である。図８に示すように、関数発生器１３６（図７参照）は、互いに異なる工程変数を有するＰＭＯＳトランジスタの基板電圧特性を示す。

曲線Ｃ３に示される線形関数は、定数ａ２、ｂ２に設定された関数発生器１３６の入出力特性を示す。定数ａ２、ｂ２に設定された関数発生器１３６は、ａ２の傾きとｂ２の切片を有する線形関数によって、温度の増加に伴って線形的に増加する基板バイアス電圧Ｖｂｂ（ｔ）を生成することができる。曲線Ｃ３に示されるように、温度が０℃の時点でＰＭＯＳトランジスタの基板には、基板バイアス電圧ｂ２を提供できる。そして、関数発生器１３６は、温度が増加するにつれて、一定の傾きａ２で増加する基板バイアス電圧Ｖｂｂ（ｔ）を生成する。

点線で示された曲線Ｃ４は、定数ａ１、ｂ１に設定された関数発生器１３６の入出力特性を示す。定数ａ１、ｂ１に設定された関数発生器１３６は、ａ１の傾きとｂ１の切片を有する線形関数によって、温度の増加に伴って線形的に増加する基板バイアス電圧Ｖｂｂ（ｔ）を生成することができる。曲線Ｃ４に示されるように、温度が０℃の時点でＰＭＯＳトランジスタの基板には、基板バイアス電圧ｂ１を提供できる。ｂ１はｂ２より相対的に低い電圧である。このような特性は、ＰＭＯＳトランジスタの工程誤差に応じて様々に生成されるリーク電流の差を意味する。そして、関数発生器１３６は、温度が増加するにつれて、一定の傾きａ１で増加する基板バイアス電圧Ｖｂｂ（ｔ）を生成する。相対的に傾きの大きさがＣ３より小さい曲線Ｃ４は、温度の変化に対するリーク電流の変化が、Ｃ３曲線に対応する半導体装置に比べて少ないことを意味する。

以上、工程誤差のような差異を考慮して関数発生器１３６の基板バイアス電圧が生成される例について説明した。例示的にＰＭＯＳトランジスタの温度に対して変化させる基板バイアス電圧について説明したが、ＮＭＯＳトランジスタにも同様に適用できる。ただし、ＮＭＯＳトランジスタの場合には、温度の増加に伴って、絶対値が大きい負の電圧になる基板バイアス電圧Ｖｂｂ（ｔ）が出力される。

図９は、本発明の実施形態に係る関数発生器の定数を設定する方法について概略的に示したテーブルである。図９に示すように、半導体装置１００は、トランジスタのリーク電流の大きさによって例示的に５つのグループに分類することができる。ＮＭＯＳトランジスタのリーク電流とＰＭＯＳトランジスタのリーク電流を連続したアルファベットで表示すれば、半導体チップは、トランジスタのリーク電流の量に応じてＳＳ、ＳＦ、ＮＮ、ＦＳ、ＦＦのグループのうちのいずれか一つに属するものとして分類される。ＳＳグループは、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのリーク電流の両方が最小レベルである場合を示す。ＳＦグループは、ＮＭＯＳトランジスタのリーク電流は最小レベルであり、ＰＭＯＳトランジスタのリーク電流は最大レベルである場合を示す。ＮＮグループは、ＮＭＯＳトランジスタとＰＭＯＳトランジスタのリーク電流が各々中間レベルである場合を示す。ＦＳグループは、ＮＭＯＳトランジスタのリーク電流は最大レベルであり、ＰＭＯＳトランジスタのリーク電流は最小レベルである場合を示す。ＦＦグループは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのリーク電流の両方が最大レベルである場合を示す。

これらのリーク電流ＩＤＳの大きさに応じて半導体チップを分類する場合、温度に応じて基板バイアス電圧を適応制御すれば、生産歩留まりを向上させることができる。すなわち、良品でないチップに対して、温度に応じた基板バイアス電圧の適応制御技術を適用すれば、正常な動作が可能である。したがって、工程変数の差異に基づく不良率を大幅に減らすことができる。

また、基板バイアス電圧を適応的に調整するために、ＮＭＯＳトランジスタとＰＭＯＳトランジスタには互いに異なる定数が割り当てられる。例えば、ＳＳグループのＰＭＯＳトランジスタの基板バイアス電圧Ｖｂｂ（ｔ）を生成するための定数には、ａ１、ｂ１が割り当てられると仮定する。この場合、ＳＳグループのＮＭＯＳトランジスタの基板バイアス電圧を生成する関数発生器１３６に格納される定数には、−ａ１、−ｂ１が提供される。結果として、同じグループのＮＭＯＳトランジスタに提供される基板バイアス電圧Ｖｂｂｎ（ｔ）は、ＰＭＯＳトランジスタの基板バイアス電圧Ｖｂｂｐ（ｔ）の温度軸Ｔ（ｔ）に対する対称関数として実現できる。これらの関数の設定は、ＳＳ、ＳＦ、ＮＮ、ＦＳ、ＦＦグループの各々に対して適用できる。しかし、基板バイアス電圧を生成するための定数の設定は、上述の例に限定されない。様々なオフセットおよび近似を通じて、各々の半導体装置に対して最適化された関数を実現することができる。

図１０は、駆動温度及び基板バイアス電圧に基づくリーク電流の大きさとリーク割合を概略的に示すテーブルである。図１０に示すように、２５℃の駆動温度において１．１Ｖの基板バイアス電圧が提供されると、リーク割合は最大となる（１００％）。また、８５℃の駆動温度において１．１Ｖの基板バイアス電圧が提供される場合にも、リーク割合は最大となる（１００％）。これに対し、８５℃の駆動温度において最適の基板バイアス電圧１．６Ｖが提供される場合、約１．１１ｎＡのリーク電流ＩＤＳが流れることが観察される。１．１１ｎＡは、基板バイアス電圧が１．１Ｖの時に流れるリーク電流ＩＤＳの約４４％に該当する大きさである。

温度変化に応じて最適の基板バイアス電圧を提供する場合、リーク電流の増加幅を最小化することができる。さらに、リーク電流の増加によるチップ温度の連鎖的な増加現象（Ｔｈｅｒｍａｌ ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ）も防げる。

図１１は、本発明の実施形態に係る基板バイアス電圧を提供することによる効果を示すグラフである。図１１に示すように、本発明の実施形態に係る基板バイアス電圧の提供により、リーク電流ＩＤＳの変化は、わずかに減少する。

曲線Ｃ５は、本発明の実施形態に係る基板バイアス電圧が半導体装置に提供されたときのリーク電流ＩＤＳの大きさの変化を示している。温度上昇により、リーク電流の増加は避けられないが、本発明の実施形態では、温度変化に応じた最適な基板バイアス電圧を提供するため、リーク電流ＩＤＳの増加幅が大幅に減少する。これに対し、曲線Ｃ６は、温度変化の有無に関わらず、一定のレベルの基板バイアス電圧が半導体装置に提供されたときのリーク電流ＩＤＳの大きさの変化を示している。この場合には、温度の上昇によって急激にリーク電流ＩＤＳが増加することが分かる。

本発明の実施形態に係る基板バイアス電圧の制御によれば、半導体装置の駆動時に温度変化が生じても、その時の温度に応じて最適の基板バイアス電圧をトランジスタの基板に提供できる。したがって、駆動温度の変化に起因したリーク電流ＩＤＳの増加を最小化できる。さらに、リーク電流ＩＤＳが減少することにより、半導体装置の消費電力を節減することができ、リーク電流ＩＤＳに起因する回路の誤動作も防止できる。

図１２は、本発明の実施形態に係る半導体装置の温度変化に応じた基板バイアス方法を説明するためのフローチャートである。図１２に示すように、適応型基板バイアス発生器１３０（図１参照）は、現在の半導体装置１００の温度においてリーク電流を最小化するために基板バイアス電圧を提供できる。

Ｓ１１０において、温度検出器１２０は、半導体装置１００の駆動温度を検出し、温度情報Ｔとして出力する。適応型基板バイアス発生器１３０は、温度検出器１２０から提供されるリアルタイムの温度情報Ｔを参照して半導体装置１００の内部の温度を把握できる。ここで、温度情報Ｔは、バイナリデータである温度コードＴｎやアナログ信号であるの温度信号Ｔ（ｔ）によって提供できる。

Ｓ１２０において、適応型基板バイアス発生器１３０は、温度検出器１２０から提供される温度情報Ｔを参照して現在の温度における最適の基板バイアス電圧Ｖｂｂを決める。この時、適応型基板バイアス発生器１３０は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの工程変数、現在の駆動温度でリーク電流が最小となるように設定するための基板バイアス電圧を決めることになる。

適応型基板バイアス発生器１３０による基板バイアス電圧の生成方法は、前述した図６又は図７の方法を使用することができる。バイナリデータである温度コードＴｎが温度情報Ｔとして提供される場合、適応型基板バイアス発生器１３０は、ルックアップテーブル方式などのようなスキャン動作により、現在の温度において最適の基板バイアス電圧を生成できる。一方、アナログ形式の温度信号Ｔ（ｔ）が温度情報Ｔとして提供される場合、連続関数の形態によって、温度に対応する基板バイアス電圧Ｖｂｂを提供できる。連続関数の形態は、多様に構成することができるが、実現が簡単な線形関数にモデリングしてもよい。

Ｓ１３０において、適応型基板バイアス発生器１３０は、決められた基板バイアス電圧Ｖｂｂを生成して、機能ブロック１１０に提供する。機能ブロック１１０のＰＭＯＳトランジスタとＮＭＯＳトランジスタの基板には、リーク電流を最小化することができる最適の基板バイアス電圧が印加される。

Ｓ１４０において、適応型基板バイアス発生器１３０は、リアルタイムで温度を検出する処理（温度センシング）を継続するか否か、又は基板バイアス電圧の制御を中断するか否かについて判断する。もし、半導体装置１００の電源を遮断するための終了モードである場合には、適応型基板バイアス発生器１３０は、すべての動作を終了する。一方、電源が継続的に供給され、半導体装置１００が正常に動作している場合には、Ｓ１１０に処理を戻して温度センシングを継続する。

図１３は、本発明の他の実施形態に係る半導体装置を示すブロック図である。図１３に示すように、半導体装置２００は、機能ブロックグループ２１０と、温度センサ２２０と、適応型基板バイアス発生器（ＡＢＢＧ）２３０とを含んでいる。ここで、機能ブロックグループ２１０は、それぞれ独立して基板バイアス電圧Ｖｂｂ１、Ｖｂｂ２、Ｖｂｂ３、Ｖｂｂ４が供給される複数の機能ブロック２１２、２１４、２１６、２１８を含んでいる。

本実施形態に係る機能ブロックグループ２１０は、複数の機能ブロック２１２、２１４、２１６、２１８を含む。複数の機能ブロック２１２、２１４、２１６、２１８の各々は、例えば、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）ユニットに対応するようにしてもよい。又は、複数の機能ブロック２１２、２１４、２１６、２１８の各々は、システムオンチップ（ＳｏＣ）のＩＰユニットより広い範囲の機能ブロック、又はＩＰユニットより狭い範囲の機能ブロックにより形成してもよい。複数の機能ブロックを含む半導体装置では、機能ブロックの各々の機能が異なり、実際に駆動周波数、駆動速度、及び駆動電圧が異なる場合がある。この場合、各機能ブロック２１２、２１４、２１６、２１８へ異なる基板バイアス電圧を提供することにより、リーク電流の制御を行うことができる。

温度センサ２２０は、機能ブロックグループ２１０の特定の位置に実装され、その特定の位置に対応する温度を検出（センシング）する。温度センサ２２０は、検出された温度に相当する温度情報Ｔｃを、適応型基板バイアス発生器２３０に伝達する。

適応型基板バイアス発生器２３０は、温度センサ２２０から伝達された温度情報Ｔｃを参照し、各々の機能ブロック２１２、２１４、２１６、２１８にとって最適となる基板バイアス電圧を生成する。生成された基板バイアス電圧Ｖｂｂ１、Ｖｂｂ２、Ｖｂｂ３、Ｖｂｂ４は、対応する機能ブロックに伝達される。

一般的に、同一チップ内に含まれ、同一温度で動作する機能ブロックであっても、駆動周波数、駆動電圧、及び駆動クロックの周波数に応じてリーク電流の量は異なる。本実施形態に係る適応型基板バイアス発生器２３０は、これらの駆動特性を考慮して、異なる基板バイアス電圧を各々の機能ブロック２１２、２１４、２１６、２１８に提供できる。

上述したように、半導体装置２００は、互いに異なる駆動特性を有する複数の機能ブロックに対して、それぞれ異なる基板バイアス電圧を提供できる。もちろん、機能ブロックの駆動特性に応じて基板バイアス電圧Ｖｂｂ１、Ｖｂｂ２、Ｖｂｂ３、Ｖｂｂ４のうちの少なくとも２つは同レベルであってもよい。

図１４は、本発明のさらに他の実施形態に係る半導体装置を示すブロック図である。図１４に示すように、半導体装置３００は、機能ブロックグループ３１０と、複数の温度センサ３２２、３２４、３２６、３２８と、適応型基板バイアス発生器（ＡＢＢＧ）３３０とを含んでいる。ここで、機能ブロックグループ３１０は、それぞれ独立して基板バイアス電圧Ｖｂｂ１、Ｖｂｂ２、Ｖｂｂ３、Ｖｂｂ４が供給される複数の機能ブロック３１２、３１４、３１６、３１８を含んでいる。

本実施形態に係る機能ブロックグループ３１０は、複数の機能ブロック３１２、３１４、３１６、３１８を含む。複数の機能ブロック３１２、３１４、３１６、３１８の各々は、例えば、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）ユニットに対応するようにしてもよい。又は、複数の機能ブロック３１２、３１４、３１６、３１８の各々は、システムオンチップ（ＳｏＣ）のＩＰユニットより広い範囲の機能ブロック、又はＩＰユニットより狭い範囲の機能ブロックにより形成してもよい。複数の機能ブロックを含む半導体装置３００では、機能ブロック３１２、３１４、３１６、３１８の各々の機能が異なり、実際に駆動周波数、駆動速度、及び駆動電圧が異なる場合がある。この場合、各機能ブロック３１２、３１４、３１６、３１８へ異なる基板バイアス電圧を提供することにより、リーク電流の制御を行うことができる。

温度センサ３２２、３２４、３２６、３２８は、それぞれ、機能ブロックグループ３１０の各機能ブロック３１２、３１４、３１６、３１８に含まれる。第１温度センサ３２２は、第１機能ブロック３１２に含まれ、第２温度センサ３２４は、第２機能ブロック３１４に含まれ、第３温度センサ３２６は、第３機能ブロック３１６に含まれ、第４温度センサ３２８は、第４機能ブロック３１８に含まれている。各々の温度センサ３２２、３２４、３２６、３２８は、対応する機能ブロックの現在の温度Ｔｃ１、Ｔｃ２、Ｔｃ３、Ｔｃ４を検出（センシング）して、適応型基板バイアス発生器３００にリアルタイムで提供する。

適応型基板バイアス発生器３３０は、温度センサ３２２、３２４、３２６、３２８から伝達される温度情報Ｔｃ１、Ｔｃ２、Ｔｃ３、Ｔｃ４を参照して、各々の機能ブロック３１２、３１４、３１６、３１８に最適化された基板バイアス電圧を生成する。生成された基板バイアス電圧Ｖｂｂ１、Ｖｂｂ２、Ｖｂｂ３、Ｖｂｂ４を、対応する機能ブロックの各々に伝達する。

機能ブロックの各々の駆動温度は、提供される電源電圧のレベル、駆動クロックの周波数などによって異なる場合がある。例えば、半導体装置３００がマルチコア型のアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ）である場合、メイン演算を実行するコアと補助演算を実行するコアの温度は異なる。そして、各々のコアの温度に応じて異なる基板バイアス電圧を独立して提供する場合、リーク電流は効果的に抑制され、消費電力の節減が可能になる。

図１５は、本発明の実施形態に係る半導体装置を含む携帯端末を示すブロック図である。図１５に示すように、本発明の実施形態に係る携帯端末１０００は、イメージ処理部１１００と、無線送受信部１２００と、オーディオ処理部１３００と、イメージファイル生成部１４００と、メモリ１５００と、ユーザインターフェース１６００と、コントローラ１７００とを含んでいる。

イメージ処理部１１００は、レンズ１１１０と、イメージセンサ１１２０と、イメージプロセッサ１１３０と、ディスプレイ部１１４０とを含んでいる。

無線送受信部１２００は、アンテナ１２１０と、トランシーバ１２２０と、モデム１２３０とを含んでいる。

オーディオ処理部１３００は、オーディオプロセッサ１３１０と、マイク１３２０と、スピーカ１３３０とを含んでいる。

携帯端末１０００は、様々な種類の半導体装置を含むことができる。特に、コントローラ１７００の機能を実現するアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）の場合、低電力及び高性能が要求される。そのため、コントローラ１７００は、小型化に伴い、マルチコア構造を有していてもよい。本発明の基板バイアス方法を適用すれば、コントローラ１７００で発生するリーク電流の量を減らすことができる。リーク電流の減少によって、コントローラ１７００の消費電力を節減し、温度上昇を減少させることができる。

ここで、コントローラ１７００に本発明の上記各実施形態に係る基板バイアス方法を適用する例が説明されたが、本発明はこれらに限定されない。すなわち、本発明の基板バイアス方法は、コントローラ１７００だけでなく、イメージ処理部１１００、無線送受信部１２００、オーディオ処理部１３００、イメージファイル生成部１４００、メモリ１５００などに含まれるチップにも適用できる。

図１６は、本発明の上記各実施形態に係る基板バイアス方法を実行するコンピュータシステム２０００を概略的に示す図である。図１６に示すように、コンピュータシステム２０００は、システムバス２０６０に電気的に接続する不揮発性メモリ装置２０１０と、中央処理装置２０２０と、ＲＡＭ２０３０とを含む。そして、コンピュータシステム２０００は、システムバス２０６０に電気的に接続されたユーザインターフェース２０４０と、ベースバンドチップセット（Ｂａｓｅｂａｎｄ ｃｈｉｐｓｅｔ）のようなモデム２０５０とを含んでいる。

本発明の実施形態に係るコンピュータシステム２０００がモバイル装置の場合、コンピュータシステム２０００の動作電圧を供給するためのバッテリー（図示せず）がさらに提供される。図示しないが、本発明の実施形態に係るコンピュータシステム２０００に、アプリケーションチップセット（Ａｐｐｌｉｃａｔｉｏｎ ｃｈｉｐｓｅｔ）、カメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤＲＡＭなどがさらに提供されてもよいことは、この分野の通常の知識を習得した者にとっては自明である。

ここで、本発明の上記各実施形態に係る基板バイアス方法、すなわち、温度に応じて基板バイアス電圧を調整する方法は、不揮発性メモリ装置２０１０と、中央処理装置２０２０と、ＲＡＭ２０３０と、ユーザインターフェース２０４０と、モデム２０５０のような構成にも適用可能である。

本発明の上記各実施形態に係る半導体装置は、多様な形態のパッケージを利用して実装することができる。例えば、半導体装置は、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）、Ｂａｌｌ ｇｒｉｄ ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ ｉｎ Ｗａｆｆｌｅ Ｐａｃｋ、Ｄｉｅ ｉｎ Ｗａｆｅｒ Ｆｏｒｍ、Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ Ｍｅｔｒｉｃ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ Ｆａｂｒｉｃａｔｅｄ Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ Ｐｒｏｃｅｓｓｅｄ Ｓｔａｃｋ Ｐａｃｋａｇｅ（ＷＳＰ）などのようなパッケージを利用して実装することができる。

尚、本発明は、上述の各実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

１００、２００、３００ 半導体装置、
１１０、２１２、２１４、２１６、２１８、３１２、３１４、３１６、３１８ 機能ブロック、
１２０、２２０、３２２、３２４、３２６、３２８ 温度検出器、
１２２ 温度センサ、
１２４ 温度コード発生器、
１３０、２３０、３３０ 適応型基板バイアス発生器、
１３２ ルックアップテーブル、
１３４ 電圧発生器、
１３６ 関数発生器、
１１１０ レンズ、
１１２０ イメージセンサ、
１１３０ イメージプロセッサ、
１１４０ ディスプレイ部、
１２１０ アンテナ、
１２２０ トランシーバ、
１２３０、２０５０ モデム、
１３１０ オーディオプロセッサ、
１４００ イメージファイル生成部、
１５００ 不揮発性メモリ、
１６００、２０４０ ユーザインターフェース、
１７００ コントローラ、
２０１０ 不揮発性メモリ装置、
２０２０ 中央処理装置、
２０３０ ＲＡＭ、
２０６０ システムバス。

Claims (21)

1. 複数のトランジスタを含む機能ブロックと、
   前記機能ブロックの駆動温度をリアルタイムで検出して、アナログ形式の温度信号により提供する温度検出器と、
   前記駆動温度に応じて前記複数のトランジスタのリーク電流を調整するための基板バイアス電圧を提供する適応型基板バイアス発生器と、を含み、
   前記適応型基板バイアス発生器は、前記温度信号に対して連続関数の形態の基板バイアス電圧を生成する関数発生器を含み、前記駆動温度においてリーク電流が最小となる基板バイアス電圧を生成することを特徴とする半導体装置。
2. 前記適応型基板バイアス発生器は、前記リーク電流が最小となるように前記駆動温度に対応する前記基板バイアス電圧のマッピング情報を格納することを特徴とする請求項１に記載の半導体装置。
3. 前記温度検出器は、前記駆動温度を検出して、バイナリデータである温度コードにより出力し、
   前記適応型基板バイアス発生器は、
   前記温度コードに対応する基板バイアス電圧の電圧コードを提供するルックアップテーブルと、
   前記ルックアップテーブルから提供される電圧コードによって、前記基板バイアス電圧を生成する電圧発生器と、を含むことを特徴とする請求項１または２に記載の半導体装置。
4. 前記関数発生器は、前記温度信号によって、前記基板バイアス電圧を生成し、前記基板バイアス電圧は、前記温度信号に対する線形関数に基づいて生成されることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
5. 前記関数発生器は、前記線形関数の傾きと切片を設定するためのレジスタを含むことを特徴とする請求項４に記載の半導体装置。
6. 前記傾き又は切片は、前記複数のトランジスタの工程変数によって設定されることを特徴とする請求項５に記載の半導体装置。
7. 半導体装置の基板バイアス方法において、
   前記半導体装置の駆動温度を検出してアナログ形式の温度信号により提供する段階と、
   前記駆動温度で前記半導体装置に含まれるトランジスタのリーク電流を調整するための基板バイアス電圧を生成する段階と、
   前記基板バイアス電圧を前記半導体装置のトランジスタに提供する段階と、を含み、
   前記基板バイアス電圧を生成する段階において、前記温度信号に対する線形関数に提供される前記基板バイアス電圧が生成されることを特徴とする基板バイアス方法。
8. 前記線形関数の切片及び傾きは、前記半導体装置の工程変数によって決められることを特徴とする請求項７に記載の基板バイアス方法。
9. 前記半導体装置の駆動温度を検出する段階において、前記駆動温度は、デジタルデータである温度コードにより提供されることを特徴とする請求項７に記載の基板バイアス方法。
10. 前記基板バイアス電圧を生成する段階は、
    前記温度コードに対応する電圧コードを生成する段階と、
    前記電圧コードによって、前記基板バイアス電圧を生成する段階とを含むことを特徴とする請求項９に記載の基板バイアス方法。
11. 前記温度コードに対応する電圧コードは、ルックアップテーブルによって提供されることを特徴とする請求項１０に記載の基板バイアス方法。
12. 前記基板バイアス電圧は、前記駆動温度において、前記トランジスタに流れるリーク電流を最小にするためのレベルとして提供されることを特徴とする請求項７〜１１のいずれか一項に記載の基板バイアス方法。
13. 複数の機能ブロックと、
    前記複数の機能ブロックの駆動温度をリアルタイムで検出して、アナログ形式の温度信号により提供する温度検出器と、
    前記駆動温度に応じて前記複数の機能ブロックの各々のリーク電流を調整するために基板バイアス電圧を生成する基板バイアス発生器と、を含み、
    前記基板バイアス発生器は、前記検出された駆動温度を基板バイアス電圧に変換する関数発生器を含み、前記複数の機能ブロックの各々の駆動温度に応じて予め決められたレベルの基板バイアス電圧を生成することを特徴とするシステムオンチップ。
14. 前記温度検出器は、前記複数の機能ブロックの各々の温度を検出するための複数の温度センサを含むことを特徴とする請求項１３に記載のシステムオンチップ。
15. 前記基板バイアス発生器は、前記複数の機能ブロックの各々の駆動温度に応じて、互いに異なるレベルの基板バイアス電圧を生成することを特徴とする請求項１３又は１４のいずれか一項に記載のシステムオンチップ。
16. 前記予め決められたレベルの基板バイアス電圧は、テスト工程を通じて前記駆動温度において最小の前記リーク電流となる値であることを特徴とする請求項１３に記載のシステムオンチップ。
17. 前記リーク電流は、前記複数の機能ブロックの各々に含まれるトランジスタのドレイン端に流入されるリーク電流に該当することを特徴とする請求項１３〜１６のいずれか一項に記載のシステムオンチップ。
18. 前記複数の機能ブロックの駆動温度を測定する温度検出器は、少なくとも一つの温度センサを含むことを特徴とする請求項１３〜１７のいずれか一項に記載のシステムオンチップ。
19. 適応型基板バイアス発生器からＮＭＯＳ基板バイアス電圧が提供される少なくとも一つのＮＭＯＳトランジスタと、
    前記適応型基板バイアス発生器からＰＭＯＳ基板バイアス電圧が提供される少なくとも一つのＰＭＯＳトランジスタと、
    前記少なくとも一つのＮＭＯＳトランジスタ又は前記少なくとも一つのＰＭＯＳトランジスタの駆動温度をリアルタイムで検出して、前記適応型基板バイアス発生器に提供する温度検出器と、を含み、
    前記適応型基板バイアス発生器は、前記検出された駆動温度を基板バイアス電圧に変換する関数発生器を含むことを特徴とする機能ブロック。
20. 前記適応型基板バイアス発生器、前記少なくとも一つのＮＭＯＳトランジスタ、前記少なくとも一つのＰＭＯＳトランジスタに駆動電圧が提供されることを特徴とする請求項１９に記載の機能ブロック。
21. 前記適応型基板バイアス発生器は、前記検出された駆動温度を基板バイアス電圧に変換するためのルックアップテーブルと電圧発生器とを含むことを特徴とする請求項１９または２０に記載の機能ブロック。