JP2016511541A - メモリセルをプログラムするシステムおよび方法 - Google Patents
メモリセルをプログラムするシステムおよび方法 Download PDFInfo
- Publication number
- JP2016511541A JP2016511541A JP2015556162A JP2015556162A JP2016511541A JP 2016511541 A JP2016511541 A JP 2016511541A JP 2015556162 A JP2015556162 A JP 2015556162A JP 2015556162 A JP2015556162 A JP 2015556162A JP 2016511541 A JP2016511541 A JP 2016511541A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor structure
- gate
- semiconductor transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 261
- 230000015556 catabolic process Effects 0.000 claims abstract description 146
- 238000013461 design Methods 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 6
- 230000001066 destructive effect Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/4016—Memory devices with silicon-on-insulator cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本出願は、その内容全体が参照により本明細書に明確に組み込まれる、2013年2月5日に出願された米国非仮特許出願第13/759,310号の優先権を主張する。
105 シャロートレンチアイソレーションエリア
106 ゲート
107 誘電体
108 ソース/ドレイン領域
108a 重複領域
109 スペーサ層
112 ウェル
113 基板
124 破壊状態
130 第1のワードライン
131 電流
200 回路
202 半導体トランジスタ構造
204 アクセストランジスタ
206 ゲート
208 第1のドレイン
208a ドレイン重複領域
210 第1のソース
212 第1のチャネル領域
214 第2のゲート
216 第2のドレイン
218 第2のソース
220 第2のチャネル領域
224 破壊状態
230 第1のワードライン
231 電流
232 第2のワードライン
234 ウェルライン
236 ビットライン
305 シャロートレンチアイソレーションエリア
307 誘電体
309 スペーサ層
313 基板
331 ドレイン接続
400 回路
402 半導体トランジスタ構造
404 アクセストランジスタ
406 第1のゲート
408 第1のドレイン
408a ドレイン重複領域
410 第1のソース
412 第1のチャネル領域
414 第2のゲート
416 第2のドレイン
418 第2のソース
420 第2のチャネル領域
424 破壊状態
430 第1のワードライン
431 電流
432 第2のワードライン
434 ウェルライン
436 ビットライン
505 シャロートレンチアイソレーションエリア
507 誘電体
513 基板
531 ドレイン接続
600 方法
700 方法
800 ワイヤレスデバイス、デバイス
802 ワンタイムプログラマブル(OTP)デバイス、OTPデバイス
810 プロセッサ
826 ディスプレイコントローラ
828 ディスプレイ
830 入力デバイス
832 メモリ
834 コーダ/デコーダ(コーデック)
836 スピーカ
838 マイクロフォン
840 ワイヤレスコントローラ
842 アンテナ
844 電源
856 命令
890 無線周波(RF)インターフェース
900 電子デバイス製造プロセス、製造プロセス
902 物理デバイス情報
904 ユーザインターフェース
906 研究用コンピュータ
908 プロセッサ
910 メモリ
912 ライブラリファイル
914 設計用コンピュータ
916 プロセッサ
918 メモリ
920 電子設計オートメーション(EDA)ツール
922 回路設計情報
924 ユーザインターフェース
926 GDSIIファイル
928 製作プロセス
930 マスク製造業者
932 マスク
934 ウエハ
936 ダイ
938 パッケージングプロセス
940 パッケージ
942 PCB設計情報
944 ユーザインターフェース
946 コンピュータ
948 プロセッサ
950 メモリ
952 GERBERファイル
954 基板組立てプロセス
956 PCB
958 プリント回路アセンブリ(PCA)、PCA
960 製品製造プロセス
962 第1の代表的な電子デバイス
964 第2の代表的な電子デバイス
Claims (43)
- ゲートと重複領域との間の第1の電圧差が半導体トランジスタ構造の破壊電圧を超えるようにするとともに、前記ゲートとチャネル領域との間の第2の電圧差を前記破壊電圧未満に維持することによって、前記重複領域および前記チャネル領域を含む前記半導体トランジスタ構造において破壊状態を作成するステップを含む方法。
- 前記半導体トランジスタ構造がn型金属酸化膜半導体(NMOS)トランジスタを含み、前記重複領域がドレイン重複領域である、請求項1に記載の方法。
- 前記破壊状態が、前記NMOSトランジスタにおけるプログラミング動作に対応し、前記第1の電圧差が前記破壊電圧を超えるようにするステップが、ゲート電圧を前記ゲートに印加するステップおよびプログラム電圧を前記ドレイン重複領域に印加するステップを含む、請求項2に記載の方法。
- 前記プログラム電圧が前記ゲート電圧よりも大きい、請求項3に記載の方法。
- 前記第2の電圧差を維持するステップが、ウェル電圧を前記NMOSトランジスタのボディに印加するステップを含み、前記チャネル領域が前記ボディ内に形成され、前記ゲート電圧が前記ウェル電圧にほぼ等しい、請求項3に記載の方法。
- 前記ゲート電圧がほぼグランドである、請求項5に記載の方法。
- 前記破壊状態が作成された後に、前記NMOSトランジスタにおいて読取り動作を実施するステップをさらに含み、前記読取り動作を実施するステップが、読取り電圧を前記ドレイン重複領域に印加するステップまたは前記読取り電圧を前記ゲートに印加するステップを含む、請求項5に記載の方法。
- 前記読取り電圧が供給電圧よりも小さい、請求項7に記載の方法。
- 前記半導体トランジスタ構造がp型金属酸化膜半導体(PMOS)トランジスタを含み、前記重複領域がドレイン重複領域である、請求項1に記載の方法。
- 前記破壊状態が、前記PMOSトランジスタにおけるプログラミング動作に対応し、前記第1の電圧差が前記破壊電圧を超えるようにするステップが、プログラム電圧を前記ゲートに印加するステップおよびドレイン電圧を前記ドレイン重複領域に印加するステップを含む、請求項9に記載の方法。
- 前記ドレイン電圧が前記ゲートに印加される電圧よりも小さい、請求項10に記載の方法。
- 前記第2の電圧差を維持するステップが、ウェル電圧を前記PMOSトランジスタのボディに印加するステップを含み、前記チャネル領域が前記ボディ内に形成され、前記プログラム電圧と前記ウェル電圧との間の差が前記プログラム電圧と前記ドレイン電圧との間の差よりも小さい、請求項10に記載の方法。
- 前記破壊状態が作成された後に、前記PMOSトランジスタにおいて読取り動作を実施するステップをさらに含み、前記読取り動作を実施するステップが、読取り電圧を前記ゲートに印加するステップまたは前記読取り電圧を前記ドレイン重複領域に印加するステップを含む、請求項12に記載の方法。
- 前記読取り電圧が供給電圧よりも小さい、請求項13に記載の方法。
- 前記破壊状態を作成するステップが、電子デバイスに組み込まれたプロセッサにおいて開始される、請求項1に記載の方法。
- p型ワンタイムプログラマブル(OTP)デバイスを備える装置であって、前記p型OTPデバイスが、
アクセストランジスタと、
ドレイン重複領域およびチャネル領域を含む半導体トランジスタ構造とを含み、前記チャネル領域がn型ドープ特性を有し、前記ドレイン重複領域が前記アクセストランジスタに結合され、前記半導体トランジスタ構造の破壊状態が、記憶されたデータ値を示す、装置。 - 前記アクセストランジスタのウェルが、前記半導体トランジスタ構造のウェルに結合される、請求項16に記載の装置。
- 前記半導体トランジスタ構造のゲートが、プログラミング電圧を受け取るように結合される、請求項16に記載の装置。
- 前記半導体トランジスタ構造のゲートが、p型ドープ特性、p型金属、またはn型金属を含む、請求項16に記載の装置。
- 前記p型OTPデバイスが、少なくとも1つの半導体ダイに組み込まれる、請求項16に記載の装置。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスであって、前記p型OTPデバイスが組み込まれたデバイスをさらに備える、請求項16に記載の装置。
- 半導体トランジスタ構造のゲートと前記半導体トランジスタ構造の重複領域との間の第1の電圧差が前記半導体トランジスタ構造の破壊電圧を超えるようにするための手段と、
前記ゲートと前記半導体トランジスタ構造のチャネル領域との間の第2の電圧差を前記破壊電圧未満に維持するための手段と
を備える装置。 - 前記第1の電圧差を生じさせるための前記手段が、前記ゲートと前記重複領域との間の前記半導体トランジスタ構造において破壊状態を作成する、請求項22に記載の装置。
- 前記破壊状態が作成された後に、前記半導体トランジスタ構造において読取り動作を実施するための手段をさらに備える、請求項23に記載の装置。
- 前記半導体トランジスタ構造がn型金属酸化膜半導体(NMOS)トランジスタを含み、前記重複領域がドレイン重複領域である、請求項22に記載の装置。
- 前記半導体トランジスタ構造がp型金属酸化膜半導体(PMOS)トランジスタを含み、前記重複領域がドレイン重複領域である、請求項22に記載の装置。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスであって、前記第1の電圧差を生じさせるための前記手段および前記第2の電圧差を維持するための前記手段が組み込まれるデバイスをさらに備える、請求項22に記載の装置。
- プロセッサによって実行されると、前記プロセッサに、
プログラミング電圧をアクセストランジスタのドレインに印加することであって、前記アクセストランジスタのソースが半導体トランジスタ構造のドレイン領域に結合される、印加することと、
第1の電圧を前記半導体トランジスタ構造のゲートに印加し、前記半導体トランジスタ構造のチャネル領域をバイアスするために、第2の電圧を前記半導体トランジスタ構造の端子に印加することであって、前記第1の電圧および前記第2の電圧が実質的に等しい、印加することと
を行わせる命令を備える非一時的コンピュータ可読媒体。 - 前記第1の電圧を前記ゲートに印加することにより、前記ゲートとドレイン重複領域との間の第1の電圧差が前記半導体トランジスタ構造の破壊電圧を超えるようにする、請求項28に記載の非一時的コンピュータ可読媒体。
- 前記プロセッサが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項28に記載の非一時的コンピュータ可読媒体。
- プログラミング電圧をアクセストランジスタのドレインに印加するステップであって、前記アクセストランジスタのソースが半導体トランジスタ構造のドレイン領域に結合される、ステップと、
第1の電圧を前記半導体トランジスタ構造のゲートに印加し、前記半導体トランジスタ構造のチャネル領域をバイアスするために、第2の電圧を前記半導体トランジスタ構造の端子に印加するステップであって、前記第1の電圧および前記第2の電圧が実質的に等しい、ステップと
を含む方法。 - 前記第1の電圧を前記ゲートに印加することにより、前記ゲートと前記ドレイン領域との間の第1の電圧差が前記半導体トランジスタ構造の破壊電圧を超えるようにする、請求項31に記載の方法。
- 前記チャネル領域をバイアスするために、前記第2の電圧を前記端子に印加するステップが、前記ゲートと前記チャネル領域との間の第2の電圧差を前記破壊電圧未満に維持する、請求項32に記載の方法。
- 前記第1の電圧および前記第2の電圧がグランド電圧に実質的に等しい、請求項31に記載の方法。
- プログラミング電圧をアクセストランジスタのドレインに印加するためのステップであって、前記アクセストランジスタのソースが半導体トランジスタ構造のドレイン領域に結合される、ステップと、
第1の電圧を前記半導体トランジスタ構造のゲートに印加し、前記半導体トランジスタ構造のチャネル領域をバイアスするために、第2の電圧を前記半導体トランジスタ構造の端子に印加するためのステップであって、前記第1の電圧および前記第2の電圧が実質的に等しい、ステップと
を含む方法。 - 前記プログラミング電圧を印加するための前記ステップが、電子デバイスに組み込まれたプロセッサにおいて実施される、請求項35に記載の方法。
- 半導体デバイスの少なくとも1つの物理的特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、
p型ワンタイムプログラマブル(OTP)デバイスを備え、前記p型OTPデバイスが、
アクセストランジスタと、
ドレイン重複領域およびチャネル領域を含む半導体トランジスタ構造とを含み、前記チャネル領域がn型ドープ特性を有し、前記ドレイン重複領域が前記アクセストランジスタに結合され、前記半導体トランジスタ構造の破壊状態が、記憶されたデータ値を示す、ステップと、
前記設計情報をファイルフォーマットに適合するように変換するステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を含む方法。 - 前記データファイルがGDSIIフォーマットを含む、請求項37に記載の方法。
- 前記データファイルがGERBERフォーマットを含む、請求項37に記載の方法。
- n型ワンタイムプログラマブル(OTP)デバイスを備える装置であって、前記n型OTPデバイスが、
アクセストランジスタと、
ドレイン重複領域およびチャネル領域を含む半導体トランジスタ構造とを含み、前記チャネル領域がp型ドープ特性を有し、前記ドレイン重複領域が前記アクセストランジスタに結合され、前記半導体トランジスタ構造の破壊状態が、記憶されたデータ値を示す、装置。 - 前記半導体トランジスタ構造の前記ゲートが、n型ドープ特性、p型金属、またはn型金属を含む、請求項40に記載の装置。
- 前記n型OTPデバイスが、少なくとも1つの半導体ダイに組み込まれる、請求項40に記載の装置。
- セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスであって、前記n型OTPデバイスが組み込まれたデバイスをさらに備える、請求項40に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/759,310 | 2013-02-05 | ||
US13/759,310 US9105310B2 (en) | 2013-02-05 | 2013-02-05 | System and method of programming a memory cell |
PCT/US2014/014099 WO2014123777A1 (en) | 2013-02-05 | 2014-01-31 | System and method of programming a memory cell |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016206178A Division JP6356761B2 (ja) | 2013-02-05 | 2016-10-20 | メモリセルをプログラムするシステムおよび方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016511541A true JP2016511541A (ja) | 2016-04-14 |
Family
ID=50156908
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015556162A Pending JP2016511541A (ja) | 2013-02-05 | 2014-01-31 | メモリセルをプログラムするシステムおよび方法 |
JP2016206178A Active JP6356761B2 (ja) | 2013-02-05 | 2016-10-20 | メモリセルをプログラムするシステムおよび方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016206178A Active JP6356761B2 (ja) | 2013-02-05 | 2016-10-20 | メモリセルをプログラムするシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9105310B2 (ja) |
EP (1) | EP2954531B1 (ja) |
JP (2) | JP2016511541A (ja) |
KR (2) | KR102134285B1 (ja) |
CN (1) | CN104969298B (ja) |
WO (1) | WO2014123777A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9105310B2 (en) | 2013-02-05 | 2015-08-11 | Qualcomm Incorporated | System and method of programming a memory cell |
US9589967B2 (en) * | 2014-01-21 | 2017-03-07 | Nxp Usa, Inc. | Fast programming antifuse and method of manufacture |
US10290352B2 (en) * | 2015-02-27 | 2019-05-14 | Qualcomm Incorporated | System, apparatus, and method of programming a one-time programmable memory circuit having dual programming regions |
US11120884B2 (en) | 2015-09-30 | 2021-09-14 | Sunrise Memory Corporation | Implementing logic function and generating analog signals using NOR memory strings |
JP6867387B2 (ja) * | 2015-11-25 | 2021-04-28 | サンライズ メモリー コーポレイション | 3次元垂直norフラッシュ薄膜トランジスタストリング |
US10109791B2 (en) * | 2016-08-24 | 2018-10-23 | Euipil Kwon | Nonvolatile memory device and method of fabricating the same |
CN113169041B (zh) | 2018-12-07 | 2024-04-09 | 日升存储公司 | 形成多层垂直nor型存储器串阵列的方法 |
US11393547B2 (en) * | 2019-11-26 | 2022-07-19 | Piecemakers Technology, Inc. | Anti-fuse one-time programmable memory cell and related array structure |
TW202310429A (zh) | 2021-07-16 | 2023-03-01 | 美商日升存儲公司 | 薄膜鐵電電晶體的三維記憶體串陣列 |
KR20240080617A (ko) | 2022-11-30 | 2024-06-07 | 주식회사 메이커런스 | 체험 여가의 활성화를 위한 체험 콘텐츠 스케줄링 플랫폼 서버 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005504434A (ja) * | 2001-09-18 | 2005-02-10 | キロパス テクノロジーズ インコーポレイテッド | 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ |
JP2006059919A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | Mos型電気ヒューズとそのプログラム方法、これを用いた半導体装置 |
US20060054952A1 (en) * | 2004-06-04 | 2006-03-16 | Stmicroelectronics Sa | One-time programmable memory device |
JP2009503901A (ja) * | 2005-08-05 | 2009-01-29 | フリースケール セミコンダクター インコーポレイテッド | 一回限りプログラム可能なメモリ及びそれを動作させる方法 |
US20120008364A1 (en) * | 2010-07-06 | 2012-01-12 | Maxchip Electronics Corp. | One time programmable memory and the manufacturing method and operation method thereof |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798693B2 (en) | 2001-09-18 | 2004-09-28 | Kilopass Technologies, Inc. | Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric |
US8384155B2 (en) * | 2006-07-18 | 2013-02-26 | Ememory Technology Inc. | Semiconductor capacitor |
US7508694B2 (en) * | 2006-09-27 | 2009-03-24 | Novelics, Llc | One-time-programmable memory |
US20080232162A1 (en) * | 2007-03-23 | 2008-09-25 | Hing Poh Kuan | One time programming cell structure and method of fabricating the same |
JP5160142B2 (ja) | 2007-05-17 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | Otpメモリセル及びotpメモリ |
KR100827450B1 (ko) * | 2007-05-18 | 2008-05-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
US7812647B2 (en) * | 2007-05-21 | 2010-10-12 | Advanced Analogic Technologies, Inc. | MOSFET gate drive with reduced power loss |
US20080296701A1 (en) * | 2007-05-29 | 2008-12-04 | Ememory Technology Inc. | One-time programmable read-only memory |
US7903444B2 (en) * | 2008-06-26 | 2011-03-08 | Chrong-Jung Lin | One-time programmable memory and operating method thereof |
US8638589B2 (en) | 2009-07-30 | 2014-01-28 | Ememory Technology Inc. | Operating method for non-volatile memory unit |
US8050076B2 (en) * | 2009-08-07 | 2011-11-01 | Broadcom Corporation | One-time programmable memory cell with shiftable threshold voltage transistor |
JP5423269B2 (ja) * | 2009-09-15 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US9129687B2 (en) | 2009-10-30 | 2015-09-08 | Sidense Corp. | OTP memory cell having low current leakage |
US8471355B2 (en) * | 2009-10-30 | 2013-06-25 | Sidense Corp. | AND-type one time programmable memory cell |
US20110108926A1 (en) * | 2009-11-12 | 2011-05-12 | National Semiconductor Corporation | Gated anti-fuse in CMOS process |
US8547736B2 (en) * | 2010-08-03 | 2013-10-01 | Qualcomm Incorporated | Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction |
US20120047322A1 (en) * | 2010-08-20 | 2012-02-23 | Chung Shine C | Method and System of Using One-Time Programmable Memory as Multi-Time Programmable in Code Memory of Processors |
US8258586B1 (en) * | 2011-03-11 | 2012-09-04 | Texas Instruments Incorporated | Non-volatile anti-fuse with consistent rupture |
US8679929B2 (en) * | 2011-12-06 | 2014-03-25 | Texas Instruments Incorporated | On current in one-time-programmable memory cells |
US20140138777A1 (en) * | 2012-11-21 | 2014-05-22 | Qualcomm Incorporated | Integrated circuit device and method for making same |
US9105310B2 (en) | 2013-02-05 | 2015-08-11 | Qualcomm Incorporated | System and method of programming a memory cell |
-
2013
- 2013-02-05 US US13/759,310 patent/US9105310B2/en active Active
-
2014
- 2014-01-31 KR KR1020167031079A patent/KR102134285B1/ko active IP Right Grant
- 2014-01-31 JP JP2015556162A patent/JP2016511541A/ja active Pending
- 2014-01-31 CN CN201480007063.8A patent/CN104969298B/zh active Active
- 2014-01-31 EP EP14706168.3A patent/EP2954531B1/en active Active
- 2014-01-31 WO PCT/US2014/014099 patent/WO2014123777A1/en active Application Filing
- 2014-01-31 KR KR1020157023492A patent/KR20150115844A/ko not_active Application Discontinuation
-
2015
- 2015-08-06 US US14/820,101 patent/US9543036B2/en active Active
-
2016
- 2016-10-20 JP JP2016206178A patent/JP6356761B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005504434A (ja) * | 2001-09-18 | 2005-02-10 | キロパス テクノロジーズ インコーポレイテッド | 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ |
US20060054952A1 (en) * | 2004-06-04 | 2006-03-16 | Stmicroelectronics Sa | One-time programmable memory device |
JP2006059919A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | Mos型電気ヒューズとそのプログラム方法、これを用いた半導体装置 |
JP2009503901A (ja) * | 2005-08-05 | 2009-01-29 | フリースケール セミコンダクター インコーポレイテッド | 一回限りプログラム可能なメモリ及びそれを動作させる方法 |
US20120008364A1 (en) * | 2010-07-06 | 2012-01-12 | Maxchip Electronics Corp. | One time programmable memory and the manufacturing method and operation method thereof |
Also Published As
Publication number | Publication date |
---|---|
US9543036B2 (en) | 2017-01-10 |
WO2014123777A1 (en) | 2014-08-14 |
KR102134285B1 (ko) | 2020-07-15 |
JP6356761B2 (ja) | 2018-07-11 |
EP2954531A1 (en) | 2015-12-16 |
US20150340101A1 (en) | 2015-11-26 |
JP2017073192A (ja) | 2017-04-13 |
CN104969298B (zh) | 2019-01-29 |
US9105310B2 (en) | 2015-08-11 |
CN104969298A (zh) | 2015-10-07 |
US20140219015A1 (en) | 2014-08-07 |
KR20150115844A (ko) | 2015-10-14 |
EP2954531B1 (en) | 2021-03-17 |
KR20160130875A (ko) | 2016-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356761B2 (ja) | メモリセルをプログラムするシステムおよび方法 | |
US9373412B2 (en) | System and method of programming a memory cell | |
JP6199286B2 (ja) | 検知回路 | |
CN107210297B (zh) | 中心偏离栅极切割 | |
CN102714053A (zh) | 控制施加到磁性隧道结的电流的方向的系统和方法 | |
JP5808858B2 (ja) | 検知回路 | |
JP2018534544A (ja) | トランジスタ温度感知 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160125 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160125 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161020 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161101 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161125 |