JP2018534544A - トランジスタ温度感知 - Google Patents

トランジスタ温度感知 Download PDF

Info

Publication number
JP2018534544A
JP2018534544A JP2018513518A JP2018513518A JP2018534544A JP 2018534544 A JP2018534544 A JP 2018534544A JP 2018513518 A JP2018513518 A JP 2018513518A JP 2018513518 A JP2018513518 A JP 2018513518A JP 2018534544 A JP2018534544 A JP 2018534544A
Authority
JP
Japan
Prior art keywords
contact
finfet
voltage
temperature
body contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018513518A
Other languages
English (en)
Inventor
ヤンシアン・リュウ
ハイニン・ヤン
カーン・リム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018534544A publication Critical patent/JP2018534544A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

デバイスは、ソースコンタクトと、ドレインコンタクトと、ゲートコンタクトと、ボディコンタクトとを含む。ボディコンタクトは温度感知回路に電気結合される。ソースコンタクト、ドレインコンタクト、ゲートコンタクトおよびボディコンタクトは、フィン型電界効果トランジスタ(finFET)の中に含まれる。

Description

優先権の主張
本出願は、2015年9月16日に出願した共同所有米国非仮特許出願第14/856,004号の優先権を主張するものであり、その内容は、参照によりそれらの全体が本明細書に明確に組み込まれている。
本開示は一般にトランジスタ温度感知に関する。
技術の進歩は、より小型で、かつ、より強力な計算デバイスをもたらした。たとえばモバイルフォンおよびスマートフォンなどのワイヤレス電話、タブレットコンピュータおよびラップトップコンピュータを始めとする様々な携帯型パーソナル計算デバイスは、小型で、軽量で、かつ、ユーザによって容易に持ち運ばれる。これらのデバイスは、ワイヤレスネットワークを介して音声パケットおよびデータパケットを通信することができる。さらに、多くのそのようなデバイスは、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤなどの追加機能性を組み込んでいる。また、そのようなデバイスは、インターネットへのアクセスに使用することができるウェブブラウザアプリケーションなどのソフトウェアアプリケーションを含む実行可能命令を処理することも可能である。したがってこれらのデバイスは、著しい計算能力を含むことができる。
フィン型電界効果トランジスタ(finFET)などのトランジスタの性能は温度変化に敏感であり得る。たとえばfinFETは、性能に影響を及ぼす局所化された熱点を有し得る。実例を挙げて説明すると、finFETの接合の温度は、finFETの周囲の領域の温度よりも高くなり得る。基板の温度を検出する温度センサは、finFETの接合の温度を過小評価することがある。この過小評価を考慮するために、最悪例シナリオに基づく誤差マージンを検出された温度に加えることができる。しかしながらこの誤差マージンは、正規の動作状態では不必要に高くなって過剰補償をもたらすことがある。たとえば温度補償デバイスは、検出された温度と誤差マージンの合計に対応する第1の温度に基づいて温度補償動作を実施し得る。実例を挙げて説明すると、温度補償デバイスは、第1の温度が信頼性閾値を満足していないとの決定に応答して、不信頼の印をfinFETに付けることができる。finFETの接合の第2の温度は第1の温度よりも低くすることができ、信頼性閾値を満足し得る。温度補償動作は、高い誤差マージンのために過剰補償になって誤差をもたらし得る。
特定の態様では、デバイスは、ソースコンタクトと、ドレインコンタクトと、ゲートコンタクトと、ボディコンタクトとを含む。ボディコンタクトは温度感知回路に電気結合される。ソースコンタクト、ドレインコンタクト、ゲートコンタクトおよびボディコンタクトは、フィン型電界効果トランジスタ(finFET)の中に含まれる。
別の特定の態様では、方法は、デバイスの第1のフィン型電界効果トランジスタ(finFET)のボディコンタクトから第1の電圧を受け取るステップを含む。また、方法は、デバイスの第2のfinFETの第2のボディコンタクトから第2の電圧を受け取るステップを同じく含む。方法は、第1の電圧および第2の電圧に基づいて、デバイスの温度に対応する出力を生成するステップをさらに含む。
別の特定の態様では、デバイスは、第1のフィン型電界効果トランジスタ(finFET)と、第2のfinFETと、温度感知回路とを含む。第1のfinFETは第1のボディコンタクトを含む。第2のfinFETは第2のボディコンタクトを含む。温度感知回路は、増幅器、第1の電流源および第2の電流源を含む。増幅器は、第1の入力および第2の入力を含む。第1の入力は第1のボディコンタクトに電気結合される。第2の入力は第2のボディコンタクトに電気結合される。第1の電流源は第1のボディコンタクトに電気結合される。第2の電流源は第2のボディコンタクトに電気結合される。
本開示の他の態様、利点および特徴は、以下の節、すなわち図面の簡単な説明、発明を実施するための形態および特許請求の範囲を含む本出願全体を精査すれば明らかになるであろう。
finFET温度感知を実施するように動作することができるデバイスの特定の例証態様のブロック図である。 図1のデバイスの別の態様の図である。 図1のデバイスの別の態様の図である。 図1のデバイスの別の態様の図である。 図1のデバイスの別の態様の図である。 finFET温度感知の方法の特定の例証態様のフローチャートである。 finFET温度感知を実施するように動作することができる携帯型デバイスのブロック図である。
トランジスタ温度感知のシステムおよび方法が開示される。デバイスは、1つまたは複数のトランジスタに結合された温度感知回路を含むことができる。1つまたは複数のトランジスタは、finFET、バイポーラ接合トランジスタ(BJT)または他のトランジスタを含むことができる。たとえば1つまたは複数のトランジスタは、第1のfinFETおよび第2のfinFETを含むことができる。第1のfinFETの第1のボディコンタクトは、温度感知回路の増幅器の第1の入力に結合することができる。第2のfinFETの第2のボディコンタクトは、増幅器の第2の入力に結合することができる。また、温度感知回路は、第1の電流源および第2の電流源を同じく含むことができる。第1の電流源は、第1の電流を生成するように構成することができる。第2の電流源は、第2の電流を生成するように構成することができる。第1の電流は第2の電流とは全く異なっていてもよい。第1の電流源は、増幅器の第1の入力に結合することができる。第2の電流源は、増幅器の第2の入力に結合することができる。
第1のボディコンタクトは、第1の入力に第1の電圧を提供するように構成することができる。第1の電圧は、第1のfinFETの第1の接合の第1の温度に比例し得る。第2のボディコンタクトは、第2の入力に第2の電圧を提供するように構成することができる。第2の電圧は、第1のfinFETの第2の接合の第2の温度に比例し得る。第1のfinFETおよび第2のfinFETは、同様の構造および同様の動作条件を有し得るので、第1の温度は実質的に第2の温度と同じであってもよい。増幅器は、第1の電圧と第2の電圧との間の差(たとえば第1の電圧と第2の電圧の比率)に基づいて出力電圧を生成することができる。
第1のfinFETおよび第2のfinFETは、単一のfinFETとして動作することができる。たとえば第1のfinFETの第1のソースコンタクトおよび第2のfinFETの第2のソースコンタクトは第1の回路構成に結合することができ、第1のfinFETの第1のドレインコンタクトおよび第2のfinFETの第2のドレインコンタクトは第2の回路構成に結合することができ、また、第1のfinFETおよび第2のfinFETは、第1のfinFETの第1のゲートコンタクトおよび第2のfinFETの第2のゲートコンタクトに印加される電圧に応答して、第1の回路構成と第2の回路構成との間に電気経路を提供するように構成することができる。
したがって温度感知回路は、finFETの接合から直接測定された温度に比例する出力電圧を生成することができる。温度補償デバイスによって、検出された温度に加えられる誤差マージンを小さくするか、または除去することができ、それにより過剰補償を小さくするか、あるいは過剰補償をなくすことができる。
図1を参照すると、デバイスが一括して100で示されている。デバイス100は、第1のfinFET166および第2のfinFET178に結合された温度感知回路172を含む。デバイス100の1つまたは複数の構成要素は、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイル電話、セルラー電話、衛星電話、コンピュータ、タブレット、携帯型コンピュータ、デスクトップコンピュータ、セットトップボックス、娯楽ユニット、ナビゲーションデバイス、パーソナルデジタルアシスタント(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、携帯型音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤまたは携帯型デジタルビデオプレーヤのうちの少なくとも1つに統合することができる。
第1のfinFET166は、第1のソースコンタクト122、第1のボディコンタクト124、第1のドレインコンタクト126、第1のゲートコンタクト128またはそれらの組合せを含むことができる。第1のボディコンタクト124は、第1のfinFET166に関連する第1の温度に比例する第1の電圧164を出力するように構成することができる。
第2のfinFET178は、第2のソースコンタクト132、第2のボディコンタクト134、第2のドレインコンタクト136、第2のゲートコンタクト138またはそれらの組合せを含むことができる。第2のボディコンタクト134は、第2のfinFET178に関連する第2の温度に比例する第2の電圧176を出力するように構成することができる。第1のfinFET166および第2のfinFET178は、同様の構造および同様の動作条件を有し得るので、第1の温度は実質的に第2の温度と同じであってもよい。温度感知回路172は、増幅器160、第1の電流源112および第2の電流源114を含むことができる。第1のボディコンタクト124は、増幅器160の第1の入力168および第1の電流源112に電気結合することができる。第2のボディコンタクト134は、増幅器160の第2の入力170および第2の電流源114に電気結合することができる。増幅器160は出力174を含むことができる。
特定の態様では、図2〜図3を参照して説明されるように、第1のfinFET166および第2のfinFET178はp型金属酸化膜半導体(PMOS)トランジスタを含むことができ、かつ、第1の電流源112および第2の電流源114はn型金属酸化膜半導体(NMOS)トランジスタを含むことができる。代替態様では、図4〜図5を参照して説明されるように、第1のfinFET166および第2のfinFET178はNMOSトランジスタを含むことができ、また、第1の電流源112および第2の電流源114はPMOSトランジスタを含むことができる。
第1のfinFET166および第2のfinFET178は、単一のトランジスタとして動作するように構成することができる。たとえば第1のソースコンタクト122は第2のソースコンタクト132に電気結合することができ、第1のドレインコンタクト126は第2のドレインコンタクト136に電気結合することができ、第1のゲートコンタクト128は第2のゲートコンタクト138に電気結合することができ、あるいはそれらの組合せも可能である。第1のソースコンタクト122および第2のソースコンタクト132は第1の回路構成に結合することができる。第1のドレインコンタクト126および第2のドレインコンタクト136は第2の回路構成に結合することができる。第1のfinFET166および第2のfinFET178は、第1のゲートコンタクト128および第2のゲートコンタクト138に印加される電圧に応答して、第1の回路構成と第2の回路構成との間に電気経路を提供するように構成することができる。
第1の電流源112は、第2の電流源114の第2の物理特性(たとえば第2のフィン寸法、第2のチャネル寸法または両方)とは全く異なる(たとえば第2の物理特性よりも大きい、あるいは第2の物理特性よりも低い)第1の物理特性(たとえば第1のフィン寸法、第1のチャネル寸法または両方)を有することができる。たとえば第1の電流源112は、第1の電流源112の第1のソースと第1の電流源112の第1のドレインとの間の第1のチャネル領域を含むことができる。第1のチャネル領域は、第1のチャネルサイズ(たとえば第1の高さ、第1の幅および第1の深さ)を有することができる。第2の電流源114は、第2の電流源114の第2のソースと第2の電流源114の第2のドレインとの間の第2のチャネル領域を含むことができる。第2のチャネル領域は、第2のチャネルサイズ(たとえば第2の高さ、第2の幅および第2の深さ)を有することができる。第1のチャネルサイズは第2のチャネルサイズとは全く異なっていてもよい。たとえば第1の高さは第2の高さとは全く異なっていてもよく、第1の幅は第2の幅とは全く異なっていてもよく、第1の深さは第2の深さとは全く異なっていてもよく、あるいはそれらの組合せであってもよい。
第1の電流源112は、第1のfinFET166に第1の電流を供給するように構成することができる。第2の電流源114は、第2のfinFET178に第2の電流を供給するように構成することができる。第1の電流および第2の電流は、第1の電流源112の第1の物理特性(たとえば第1のチャネルサイズ)、および第2の電流源114の第2の物理特性(たとえば第2のチャネルサイズ)に基づく所定の電流比を有することができる。
動作中、第1の電流源112は、第1のfinFET166の第1の接合に第1の電流を提供することができる。第1の接合は、第1のfinFET166の第1のn型領域と第1のp型領域との間に形成することができる。第1のn型領域および第1のp型領域は第1のダイオードを形成することができる。第1のボディコンタクト124は、第1の電流に応答して、第1の入力168に第1の電圧164を提供することができる。第1のn型領域および第1のp型領域がダイオードを形成するので、第1の電圧164は第1の接合の第1の温度に比例し得る。第2の電流源114は、第2のfinFET178の第2の接合に第2の電流を提供することができる。第2の接合は、第2のfinFET178の第2のn型領域と第2のp型領域との間に形成することができる。第2のn型領域および第2のp型領域は第2のダイオードを形成することができる。第1のfinFET166および第2のfinFET178は実質的に全く同じであってもよい。第1のダイオードは、第2のダイオードと同様に動作することができる。第2のボディコンタクト134は、第2の電流に応答して、第2の入力170に第2の電圧176を提供することができる。第2のn型領域および第2のp型領域がダイオードを形成するので、第2の電圧176は第2の接合の第2の温度に比例し得る。第1の電圧164は、第1のfinFET166に関連する第1の温度に比例し得、また、第2の電圧176は、第2のfinFET178に関連する第2の温度に比例し得る。たとえば第1の温度は、第1のfinFET166の第1の接合の温度に対応し得、また、第2の温度は、第2のfinFET178の第2の接合の温度に対応し得る。第1のfinFET166および第2のfinFET178は、同様の構造および同様の動作条件を有し得るので、第1の温度は実質的に第2の温度と同じであってもよい。
増幅器160は、第1の電圧164と第2の電圧176を比較して出力電圧(Vout)162を生成することができる。Vout162は、第1の電圧164と第2の電圧176との間の差(または第1の電圧164と第2の電圧176の比率)に対応し得る。たとえばVout162は(kT/q)ln(p)に対応し得る。この例では、pは、第1の電流と第2の電流の電流比(たとえば12)に対応し、Tは、第1のfinFET166に関連する第1の温度、第2のfinFET178に関連する第2の温度または両方に対応し、qは電子電荷(たとえば1.602×10-9クーロン)に対応し、また、kは定数(たとえばボルツマン定数=1.38×10-23ジュール/ケルビン)である。Vout162は、デバイス100の温度に対応し得る。たとえばVout162は、第1のfinFET166の第1の接合の第1の温度、第2のfinFET178の第2の接合の第2の温度または両方に対応し得る。第1のfinFET166および第2のfinFET178は、同様の構造および同様の動作条件を有しているので、第1の温度は実質的に第2の温度と同じであってもよい。特定の実施態様では、第1の電圧164と第2の電圧176との間の差(または第1の電圧164と第2の電圧176の比率)は、第1の温度の上昇および第2の温度の上昇に伴って大きくなり得る。たとえば第1の電圧164および第2の電圧176は、第1のfinFET166の第1の接合の第1の温度(たとえば300度ケルビン(K))および第2のfinFET178の第2の接合の第2の温度(たとえば300度K)に対して第1の差(たとえば59.5ミリボルト(mV))を有することができる。第1の電圧164および第2の電圧176は、第1の温度(たとえば383度K)および第2の温度(たとえば383度K)に対して第2の差(たとえば76mV)を有することができる。この実施態様では、Vout162は、第1の温度および第2の温度が高くなると高くなり得る。図1はグラフ192を同じく含む。グラフ192は、第1の温度および第2の温度に対応するVout162の例示的値を図解したものである。たとえばVout162は、第1の温度および第2の温度が約75度セルシウス(C)である場合、約64mVに対応し得る。Vout162は、第1の温度および第2
の温度が約125度Cである場合、約77mVに対応し得る。
したがってデバイス100は、finFETの接合に関連する温度を検出することができる。検出される温度は、finFETの接合から直接測定されるので、検出された温度に加えられる誤差マージンを小さくするか、または除去することができる。
図2を参照すると、デバイスの図が一括して200で示されている。デバイス200は、図1のデバイス100に対応し得る。
デバイス200は、第1のPMOSトランジスタ202および第2のPMOSトランジスタ204を含む。第1のPMOSトランジスタ202は、図1の第1のfinFET166に対応し得る。第2のPMOSトランジスタ204は、図1の第2のfinFET178に対応し得る。第1のPMOSトランジスタ202は、第1のソースコンタクト122、第1のボディコンタクト124、第1のドレインコンタクト126、第1のゲートコンタクト128またはそれらの組合せを含むことができる。第2のPMOSトランジスタ204は、第2のソースコンタクト132、第2のボディコンタクト134、第2のドレインコンタクト136および第2のゲートコンタクト138を含むことができる。
第1のPMOSトランジスタ202および第2のPMOSトランジスタ204は、単一のPMOSトランジスタとして動作するように構成することができる。たとえば入力電圧供給(Vdd)250は、PMOSトランジスタのソースに対応し得る。第1のソースコンタクト122および第2のソースコンタクト132はVdd250に結合することができる。ゲート電圧供給(Vgp)252は、PMOSトランジスタのゲートに対応し得る。第1のゲートコンタクト128および第2のゲートコンタクト138はVgp252に結合することができる。ドレイン電圧供給(Vdp)254は、PMOSトランジスタのドレインに対応し得る。第1のドレインコンタクト126および第2のドレインコンタクト136はVdp254に結合することができる。
デバイス200は、温度感知回路172を同じく含むことができる。温度感知回路172は、第1の電流源、第2の電流源および増幅器160を含むことができる。第1の電流源は第1のn型金属酸化膜半導体(NMOS)トランジスタ212を含むことができ、また、第2の電流源は第2のNMOSトランジスタ214を含むことができる。増幅器160は差動増幅器として動作することができる。たとえば増幅器160は、第1の入力168の第1の電圧164と第2の入力170の第2の電圧176との間の差に比例するVout162を生成するように構成することができる。特定の実施態様では、増幅器160は、第1の電圧164と第2の電圧176との間の差を増幅することができる。
第1のボディコンタクト124は、第1のNMOSトランジスタ212の第1のドレイン、第1のNMOSトランジスタ212の第1のゲート、第2のNMOSトランジスタ214の第2のゲート、増幅器160の第1の入力168またはそれらの組合せに結合することができる。第1のボディコンタクト124は、第1のPMOSトランジスタ202に関連する第1の温度に比例する第1の電圧を出力するように構成することができる。第1の温度は、第1のPMOSトランジスタ202の第1の接合に関連し得る。
第2のボディコンタクト134は、第2のNMOSトランジスタ214の第2のドレイン、増幅器160の第2の入力170または両方に結合することができる。第2のボディコンタクト134は、第2のPMOSトランジスタ204に関連する第2の温度に比例する第2の電圧を出力するように構成することができる。第2の温度は、第2のPMOSトランジスタ204の第2の接合に関連し得る。第1のPMOSトランジスタ202および第2のPMOSトランジスタ204は、同様の構造および同様の動作条件を有しているので、第1の温度は実質的に第2の温度と同じであってもよい。第1のNMOSトランジスタ212の第1のソースコンタクト、第2のNMOSトランジスタ214の第2のソースコンタクト、第1のNMOSトランジスタ212の第1のボディコンタクト、第2のNMOSトランジスタ214の第2のボディコンタクトまたはそれらの組合せは、接地電圧供給(GND)256に結合することができる。
動作中、第1のNMOSトランジスタ212は、第1のPMOSトランジスタ202の第1の接合に第1の電流を提供することができる。第1の接合は、第1のPMOSトランジスタ202の第1のp型領域(たとえば第1のドレインコンタクト126)と第1のn型領域(たとえば第1のチャネル領域)との間に形成することができる。第1のボディコンタクト124は、第1の電流に応答して、第1の入力168に第1の電圧164を提供することができる。第1の電圧164は、第1のPMOSトランジスタ202の第1の接合の第1の温度に基づき得る。第2のNMOSトランジスタ214は、第2のPMOSトランジスタ204の第2の接合に第2の電流を提供することができる。第2の接合は、第2のPMOSトランジスタ204の第2のp型領域(たとえば第2のドレインコンタクト136)と第2のn型領域(たとえば第2のチャネル領域)との間に形成することができる。第1のボディコンタクト124は、第1の電流に応答して、第1の入力168に第1の電圧164を提供することができる。第1の電圧164は、第1のPMOSトランジスタ202の第1の接合(たとえば第1のチャネル領域)の第1の温度に基づき得る。第2のボディコンタクト134は、第2の電流に応答して、第2の入力170に第2の電圧176を提供することができる。第2の電圧176は、第2のPMOSトランジスタ204の第2の接合(たとえば第2のチャネル領域)の第2の温度に基づき得る。第1の温度は第2の温度と同じであってもよい。増幅器160は、図1を参照して説明したように、第1の電圧164と第2の電圧176を比較してVout162を生成することができる。
特定の実施態様では、第1の電圧164と第2の電圧176との間の差(または第1の電圧164と第2の電圧176の比率)は、図1を参照して説明したように、第1のPMOSトランジスタ202の第1の接合の第1の温度および第2のPMOSトランジスタ204の第2の接合の第2の温度が高くなると大きくなり得る。第1のPMOSトランジスタ202(たとえば第1のチャネル領域)、第2のPMOSトランジスタ204(たとえば第2のチャネル領域)または両方は、近傍の領域よりも高い温度を有する局所熱点を含み得る。この実施態様では、Vout162は、第1の温度および第2の温度が高くなると高くなり得る。
図3を参照すると、デバイスの図が一括して300で示されている。デバイス300は、図1のデバイス100、図2のデバイス200または両方に対応し得る。図3の図は、図2のデバイス200に対応する構造を概略的に示したものである。
デバイス300は、第1のn型ウェル(Nウェル)304、p型ウェル(Pウェル)306、第2のNウェル308またはそれらの組合せを含むことができる。特定の実施態様では、第1のNウェル304、Pウェル306、第2のNウェル308またはそれらの組合せは、単一の基板(たとえばp型基板)の上に形成することができる。第1のNウェル304、第2のNウェル308または両方は、基板の1つまたは複数の部分中へのn型ドーパントの打込みまたは拡散によって形成することができる。第1のソースコンタクト122、第1のドレインコンタクト126、第1のボディコンタクト124またはそれらの組合せは、第1のNウェル304の中に打ち込むか、または第1のNウェル304に結合することができる。第2のソースコンタクト132、第2のボディコンタクト134、第2のドレインコンタクト136またはそれらの組合せは、第2のNウェル308の中に打ち込むか、または第2のNウェル308に結合することができる。第1のNMOSトランジスタ212の第1のソースコンタクト、第1のNMOSトランジスタ212の第1のドレインコンタクト、第2のNMOSトランジスタ214の第2のソースコンタクト、第2のNMOSトランジスタ214の第2のドレインコンタクトまたはそれらの組合せは、Pウェル306の中に打ち込むか、またはPウェル306に結合することができる。
第1のソースコンタクト122および第2のソースコンタクト132はVdd250に結合することができる。第1のゲートコンタクト128および第2のゲートコンタクト138はVgp252に結合することができる。第1のドレインコンタクト126および第2のドレインコンタクト136はVdp254に結合することができる。第1のボディコンタクト124は、第1のNMOSトランジスタ212の第1のドレイン、第1のNMOSトランジスタ212のゲート328、第2のNMOSトランジスタ214のゲート338、増幅器160の第1の入力168またはそれらの組合せに結合することができる。第2のボディコンタクト134は、第2のNMOSトランジスタ214の第2のドレイン、増幅器160の第2の入力170または両方に結合することができる。
第1のNMOSトランジスタ212は、第1の物理特性(たとえば第1のチャネル寸法、第1のフィン寸法または両方)を有することができる。第2のNMOSトランジスタ214は、第2の物理特性(たとえば第2のチャネル寸法、第2のフィン寸法または両方)を有することができる。第1の物理特性のうちの少なくとも1つの第1の寸法(D)324(たとえばチャネル幅またはフィン幅)は、第2の物理特性の第2のD334とは異なっていてもよい。全く異なる物理特性を有することにより、第1のNMOSトランジスタ212および第2のNMOSトランジスタ214は全く異なる電流を生成することが可能となり得る。たとえば第1のNMOSトランジスタ212は、第1の大きさを有する第1の電流を生成することができる。第2のNMOSトランジスタ214は、第2の大きさを有する第2の電流を生成することができる。第1の大きさは第2の大きさとは全く異なっていてもよい。第1の電流および第2の電流は、第1のチャネルサイズおよび第2のチャネルサイズに基づいて決定される電流比を有することができる。
第1のNウェル304(たとえば第1のチャネル領域)、第2のNウェル308(たとえば第2のチャネル領域)または両方は、近傍の領域よりも高い温度を有する局所熱点を含み得る。図1の第1の電圧164は、第1のNウェル304の第1の温度に基づき得る。図1の第2の電圧176は、第2のNウェル308の第2の温度に基づき得る。第1の温度は第2の温度と同じであってもよい。第1の電流の第1の大きさは第2の電流の第2の大きさとは異なっているので、第1の電圧164は第2の電圧176と全く異なっていてもよい。Vout162は、図1を参照して説明したように、第1の電圧164および第2の電圧176に基づき得る。したがってVout162は、第1のNウェル304の第1の温度および第2のNウェル308の第2の温度を示すことができる。
デバイス300は、チャネル領域に局所熱点を含み得るトランジスタのチャネル領域の温度を示すことができる。検出される温度は、トランジスタの接合から直接測定されるので、検出された温度に加えられる誤差マージンを小さくするか、または除去することができる。その結果、温度補償デバイスによる過剰補償を小さくするか、または除去することができる。たとえば温度補償デバイスは、高誤差マージンに基づいて決定される予測温度と比較して、トランジスタの接合の検出された温度に基づいて不信頼または信頼の印をトランジスタに付けることができる。
図4を参照すると、デバイスの図が一括して400で示されている。デバイス400は、図1のデバイス100に対応し得る。
デバイス400は、第1のNMOSトランジスタ402および第2のNMOSトランジスタ404を含む。第1のNMOSトランジスタ402は、図1の第1のfinFET166に対応し得る。第2のNMOSトランジスタ404は、図1の第2のfinFET178に対応し得る。第1のNMOSトランジスタ402は、第1のソースコンタクト122、第1のボディコンタクト124、第1のドレインコンタクト126、第1のゲートコンタクト128またはそれらの組合せを含むことができる。第2のNMOSトランジスタ404は、第2のソースコンタクト132、第2のボディコンタクト134、第2のドレインコンタクト136および第2のゲートコンタクト138を含むことができる。
第1のNMOSトランジスタ402および第2のNMOSトランジスタ404は、単一のNMOSトランジスタとして動作するように構成することができる。たとえば接地電圧供給(GND)456は、NMOSトランジスタのソースに対応し得る。第1のソースコンタクト122および第2のソースコンタクト132はGND456に結合することができる。ゲート電圧供給(Vgn)452は、NMOSトランジスタのゲートに対応し得る。第1のゲートコンタクト128および第2のゲートコンタクト138はVgn452に結合することができる。ドレイン電圧供給(Vdn)454は、NMOSトランジスタのドレインに対応し得る。第1のドレインコンタクト126および第2のドレインコンタクト136はVdn454に結合することができる。
デバイス400は温度感知回路172を同じく含むことができる。温度感知回路172は、第1の電流源、第2の電流源および増幅器160を含むことができる。第1の電流源は第1のPMOSトランジスタ412を含むことができ、また、第2の電流源は第2のPMOSトランジスタ414を含むことができる。
第1のボディコンタクト124は、第1のPMOSトランジスタ412の第1のドレイン、第1のPMOSトランジスタ412の第1のゲート、第2のPMOSトランジスタ414の第2のゲート、増幅器160の第1の入力168またはそれらの組合せに結合することができる。第1のボディコンタクト124は、第1のNMOSトランジスタ402に関連する第1の温度に比例する第1の電圧を出力するように構成することができる。第1の温度は、第1のNMOSトランジスタ402の第1の接合に関連し得る。
第2のボディコンタクト134は、第2のPMOSトランジスタ414の第2のドレイン、増幅器160の第2の入力170または両方に結合することができる。第2のボディコンタクト134は、第2のNMOSトランジスタ404に関連する第2の温度に比例する第2の電圧を出力するように構成することができる。第2の温度は、第2のNMOSトランジスタ404の第2の接合に関連し得る。第1のNMOSトランジスタ402および第2のNMOSトランジスタ404は、同様の構造および同様の動作条件を有しているので、第1の温度は実質的に第2の温度と同じであってもよい。第1のPMOSトランジスタ412の第1のソースコンタクト、第2のPMOSトランジスタ414の第2のソースコンタクト、第1のPMOSトランジスタ412の第1のボディコンタクト、第2のPMOSトランジスタ414の第2のボディコンタクトまたはそれらの組合せは、入力電圧供給(Vdd)450に結合することができる。
動作中、第1のPMOSトランジスタ412は、第1のNMOSトランジスタ402の第1の接合に第1の電流を提供することができる。第1の接合は、第1のNMOSトランジスタ402の第1のn型領域(たとえば第1のドレインコンタクト126)と第1のp型領域(たとえば第1のチャネル領域)との間に形成することができる。第1のボディコンタクト124は、第1の電流に応答して、第1の入力168に第1の電圧164を提供することができる。第1の電圧164は、第1のNMOSトランジスタ402の第1の接合の第1の温度に基づき得る。第2のPMOSトランジスタ414は、第2のNMOSトランジスタ404の第2の接合に第2の電流を提供することができる。第2の接合は、第2のNMOSトランジスタ404の第2のn型領域(たとえば第2のドレインコンタクト136)と第2のp型領域(たとえば第2のチャネル領域)との間に形成することができる。第1のボディコンタクト124は、第1の電流に応答して、第1の入力168に第1の電圧164を提供することができる。第1の電圧164は、第1のNMOSトランジスタ402の第1の接合(たとえば第1のチャネル領域)の第1の温度に基づき得る。第2のボディコンタクト134は、第2の電流に応答して、第2の入力170に第2の電圧176を提供することができる。第2の電圧176は、第2のNMOSトランジスタ404の第2の接合(たとえば第2のチャネル領域)の第2の温度に基づき得る。第1の温度は第2の温度と同じであってもよい。増幅器160は、図1を参照して説明したように、第1の電圧164と第2の電圧176を比較してVout162を生成することができる。
特定の実施態様では、第1の電圧164と第2の電圧176との間の差(または第1の電圧164と第2の電圧176の比率)は、図1を参照して説明したように、第1のNMOSトランジスタ402の第1の接合の第1の温度および第2のNMOSトランジスタ404の第2の接合の第2の温度が高くなると大きくなり得る。第1のNMOSトランジスタ402(たとえば第1のチャネル領域)、第2のNMOSトランジスタ404(たとえば第2のチャネル領域)または両方は、近傍の領域よりも高い温度を有する局所熱点を含み得る。この実施態様では、Vout162は、第1の温度および第2の温度が高くなると高くなり得る。
図5を参照すると、デバイスの図が一括して500で示されている。デバイス500は、図1のデバイス100、図4のデバイス400または両方に対応し得る。図5の図は、図4のデバイス400に対応する構造を概略的に示したものである。
デバイス500は、第1のPウェル504、Nウェル506、第2のPウェル508またはそれらの組合せを含むことができる。特定の実施態様では、第1のPウェル504、Nウェル506、第2のPウェル508またはそれらの組合せは、単一の基板(たとえばp型基板)の上に形成することができる。Nウェル506は、基板の1つまたは複数の部分中へのn型ドーパントの打込みまたは拡散によって形成することができる。第1のソースコンタクト122、第1のドレインコンタクト126、第1のボディコンタクト124またはそれらの組合せは、第1のPウェル504の中に打ち込むか、または第1のPウェル504に結合することができる。第2のソースコンタクト132、第2のボディコンタクト134、第2のドレインコンタクト136またはそれらの組合せは、第2のPウェル508の中に打ち込むか、または第2のPウェル508に結合することができる。第1のPMOSトランジスタ412の第1のソースコンタクト、第1のPMOSトランジスタ412の第1のドレインコンタクト、第2のPMOSトランジスタ414の第2のソースコンタクト、第2のPMOSトランジスタ414の第2のドレインコンタクトまたはそれらの組合せは、Nウェル506の中に打ち込むか、またはNウェル506に結合することができる。
第1のソースコンタクト122および第2のソースコンタクト132はGND456に結合することができる。第1のゲートコンタクト128および第2のゲートコンタクト138はVgn452に結合することができる。第1のドレインコンタクト126および第2のドレインコンタクト136はVdn454に結合することができる。第1のボディコンタクト124は、第1のPMOSトランジスタ412の第1のドレイン、第1のPMOSトランジスタ412のゲート528、第2のPMOSトランジスタ414のゲート538、増幅器160の第1の入力168またはそれらの組合せに結合することができる。第2のボディコンタクト134は、第2のPMOSトランジスタ414の第2のドレイン、増幅器160の第2の入力170または両方に結合することができる。
第1のPMOSトランジスタ412は、第1の物理特性(たとえば第1のチャネル寸法、第1のフィン寸法または両方)を有することができる。第2のPMOSトランジスタ414は、第2の物理特性(たとえば第2のチャネル寸法、第2のフィン寸法または両方)を有することができる。第1の物理特性のうちの少なくとも1つの第1の寸法(D)524(たとえばチャネル幅またはフィン幅)は、第2の物理特性の第2のD534とは異なっていてもよい。全く異なる物理特性を有することにより、第1のPMOSトランジスタ412および第2のPMOSトランジスタ414は全く異なる電流を生成することが可能となり得る。たとえば第1のPMOSトランジスタ412は、第1の大きさを有する第1の電流を生成することができる。第2のPMOSトランジスタ414は、第2の大きさを有する第2の電流を生成することができる。第1の大きさは第2の大きさとは全く異なっていてもよい。第1の電流および第2の電流は、第1のチャネルサイズおよび第2のチャネルサイズに基づいて決定される電流比を有することができる。
第1のPウェル504(たとえば第1のチャネル領域)、第2のPウェル508(たとえば第2のチャネル領域)または両方は、近傍の領域よりも高い温度を有する局所熱点を含み得る。図1の第1の電圧164は、第1のPウェル504の第1の温度に基づき得る。図1の第2の電圧176は、第2のPウェル508の第2の温度に基づき得る。第1の温度は第2の温度と同じであってもよい。第1の電流の第1の大きさは第2の電流の第2の大きさとは異なっているので、第1の電圧164は第2の電圧176とは全く異なっていてもよい。Vout162は、図1を参照して説明したように、第1の電圧164および第2の電圧176に基づき得る。したがってVout162は、第1のPウェル504の第1の温度および第2のPウェル508の第2の温度を示すことができる。
デバイス500は、チャネル領域に局所熱点を含み得るトランジスタのチャネル領域の温度を示すことができる。検出される温度は、トランジスタの接合から直接測定されるので、検出された温度に加えられる誤差マージンを小さくするか、または除去することができる。その結果、温度補償デバイスによる過剰補償を小さくするか、または除去することができる。たとえば温度補償デバイスは、高誤差マージンに基づいて決定される予測温度と比較して、トランジスタの接合の検出された温度に基づいて不信頼または信頼の印をトランジスタに付けることができる。
図6を参照すると、finFET温度感知の方法の特定の例証態様が一括して600で開示されている。方法600は、図1〜図5のデバイス100〜500のうちの1つまたは複数によって実施することができる。たとえば方法600は、図1〜図5の温度感知回路172によって実施することができる。
方法600は、602において、デバイスの第1のフィン型電界効果トランジスタ(finFET)のボディコンタクトから第1の電圧を受け取るステップを含む。たとえば温度感知回路172は、図1を参照して説明したように、第1のfinFET166の第1のボディコンタクト124から第1の電圧164を受け取ることができる。
また、方法600は、604において、デバイスの第2のfinFETの第2のボディコンタクトから第2の電圧を受け取るステップを同じく含む。たとえば温度感知回路172は、図1を参照して説明したように、第2のfinFET178の第2のボディコンタクト134から第2の電圧176を受け取ることができる。
方法600は、606において、第1の電圧および第2の電圧に基づいて、デバイスの温度に対応する出力を生成するステップをさらに含む。たとえば温度感知回路172は、図1を参照して説明したように、第1の電圧164および第2の電圧176に基づいてVout162を生成することができる。Vout162は、図1を参照して説明したように、デバイス100の温度に対応し得る。
したがって方法600は、finFETの接合に関連する温度の検出を可能にすることができる。検出される温度は、finFETの接合から直接測定されるので、検出された温度に加えられる誤差マージンを小さくするか、または除去することができる。その結果、温度補償デバイスによる過剰補償を小さくするか、または除去することができる。たとえば温度感知回路172は、温度補償デバイスにVout162を提供することができる。温度補償デバイスは、高誤差マージンに基づいて決定される予測温度と比較して、トランジスタの接合の検出された温度に基づいて不信頼または信頼の印をトランジスタに付けることができる。
finFETは、狭いフィン幅を有することができる(たとえば0.3ナノメートル未満)。finFETの閾値電圧は、ボディバイアスには無関係であり得る。たとえばfinFETの閾値電圧は、finFETのボディコンタクトが温度感知回路の入力に電圧を提供するかどうかには実質的に無関係であり得る。したがってfinFETは、温度感知回路に結合されている間、他の回路における関与を継続することができる。たとえばfinFETのソースは第1の回路構成に結合することができ、finFETのドレインは第2の回路構成に結合することができ、また、finFETは、finFETのゲートに印加される電圧に応答して、第1の回路構成と第2の回路構成との間に電気経路を提供することができる。したがって温度感知回路は、finFETが動作している間、finFETの温度を検出することができる。
図6の方法600は、書替え可能ゲートアレイ(FPGA)デバイス、特定用途向け集積回路(ASIC)、処理ユニット、たとえば中央処理装置(CPU)、デジタル信号プロセッサ(DSP)、コントローラ、別のハードウェアデバイス、ファームウェアデバイス、またはこれらの任意の組合せによって実現することができる。例として、図6の方法600は、図7に関連して説明されるように、命令を実行するプロセッサによって実施することができる。
図7を参照すると、ワイヤレス通信デバイスの特定の例証態様のブロック図が一括して700で描写されている。ワイヤレス通信デバイス700は、メモリ732(たとえばランダムアクセスメモリ(RAM)、フラッシュメモリ、リードオンリメモリ(ROM)、プログラマブルリードオンリメモリ(PROM)、消去可能プログラマブルリードオンリメモリ(EPROM)、電気的消去可能プログラマブルリードオンリメモリ(EEPROM)、レジスタ、ハードディスク、取外し可能ディスク、コンパクトディスクリードオンリメモリ(CD-ROM)、または当分野で知られている任意の他の形態の非一時的記憶媒体)に結合された、デジタル信号プロセッサ(DSP)などのプロセッサ710を含む。通信デバイス700のうちの1つまたは複数の構成要素は、第1のfinFET166、第2のfinFET178または両方に結合された温度感知回路172を含むことができる。たとえばプロセッサ710は、第1のfinFET166、第2のfinFET178または両方に結合された温度感知回路172を含むことができる。
メモリ732は、図1〜図6のデバイス、システムまたは方法を参照して説明した1つまたは複数の動作を実施するためにプロセッサ710による実行が可能なコンピュータ可読命令を記憶する非一時的コンピュータ可読記憶媒体を含むことができる。たとえば動作には、図1を参照して説明したように、第1のボディコンタクト124からの第1の電圧164の受取り、第2のボディコンタクト134からの第2の電圧176の受取り、ならびに第1の電圧164および第2の電圧176に基づくVout162の生成を含むことができる。
また、図7は、プロセッサ710およびディスプレイ728に結合されるディスプレイコントローラ726を同じく示している。符号器/復号器(CODEC)734は、同じくプロセッサ710に結合することができる。スピーカ736およびマイクロホン738はCODEC734に結合することができる。
図7は、ワイヤレスコントローラ740はプロセッサ710に結合することができ、また、アンテナ742にさらに結合することができることを同じく示している。特定の態様では、プロセッサ710、ディスプレイコントローラ726、メモリ732、CODEC734およびワイヤレスコントローラ740は、システムインパッケージデバイスまたはシステムオンチップデバイス722に含まれる。特定の態様では、入力デバイス730および電源744は、システムオンチップデバイス722に結合される。さらに、特定の態様では、図7に図解されているように、ディスプレイ728、入力デバイス730、スピーカ736、マイクロホン738、アンテナ742および電源744は、システムオンチップデバイス722の外部にある。しかしながらディスプレイ728、入力デバイス730、スピーカ736、マイクロホン738、アンテナ742および電源744の各々は、インターフェースまたはコントローラなどの、システムオンチップデバイス722の構成要素に結合され得る。
説明されている態様と共に、デバイスの第1のフィン型電界効果トランジスタ(finFET)のボディコンタクトから第1の電圧を受け取るための手段を含むことができる装置が開示される。たとえば第1の電圧を受け取るための手段は、図1の第1の入力168、第1の電圧を受け取るように構成される1つまたは複数の他のデバイスまたは回路、あるいはそれらの任意の組合せを含むことができる。
装置は、デバイスの第2のfinFETの第2のボディコンタクトから第2の電圧を受け取るための手段を同じく含むことができる。たとえば第2の電圧を受け取るための手段は、図1の第2の入力170、第2の電圧を受け取るように構成される1つまたは複数の他のデバイスまたは回路、あるいはそれらの任意の組合せを含むことができる。
装置は、第1の電圧と第2の電圧を比較して、デバイスの温度に対応する出力電圧を生成するための手段をさらに含むことができる。たとえば比較するための手段は、図1の増幅器160、比較するように構成される1つまたは複数の他のデバイスまたは回路、あるいはそれらの任意の組合せを含むことができる。
図1〜図7のうちの1つまたは複数は、本開示の教示によるシステム、デバイスおよび/または方法を図解し得るが、本開示は、これらの図解されているシステム、デバイスおよび/または方法に限定されない。本開示の態様は、メモリ、プロセッサおよびオンチップ回路構成を含む集積回路構成を含む任意のデバイスに適切に使用することができる。
本明細書において例証または説明されている、図1〜図7のうちの任意の図の1つまたは複数の機能または構成要素は、図1〜図7の別の図の1つまたは複数の他の部分と組み合わせることができる。したがって本明細書において説明されている単一の態様は、どれも限定的に解釈してはならず、本開示の態様は、本開示の教示から逸脱することなく適切に組み合わせることができる。
当業者は、本明細書において開示されている態様に関連して説明されている様々な例証論理ブロック、構成、モジュール、回路およびアルゴリズムステップは、電子ハードウェア、プロセッサによって実行されるコンピュータソフトウェアまたは両方の組合せとして実現することができることをさらに認識するであろう。様々な例証構成要素、ブロック、構成、モジュール、回路およびステップについて、上記では概してそれらの機能性に関して説明された。そのような機能性がハードウェアとして実現されるか、プロセッサ実行可能命令として実現されるかは、特定のアプリケーションおよび全体的なシステムに課される設計制約に依存する。当業者は、説明されている機能性を特定のアプリケーションごとに可変方式で実現することができるが、そのような実施態様決定は、本開示の範囲を逸脱させるものとして解釈してはならない。
本明細書において開示されている態様に関連して説明されている方法またはアルゴリズムのステップは、ハードウェアの中、プロセッサによって実行されるソフトウェアモジュールの中、またはその2つの組合せの中で直接具体化することができる。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、フラッシュメモリ、リードオンリメモリ(ROM)、プログラマブルリードオンリメモリ(PROM)、消去可能プログラマブルリードオンリメモリ(EPROM)、電気的消去可能プログラマブルリードオンリメモリ(EEPROM)、レジスタ、ハードディスク、取外し可能ディスク、コンパクトディスクリードオンリメモリ(CD-ROM)、または当分野で知られている任意の他の形態の非一時的記憶媒体に常駐させることができる。例示的記憶媒体は、プロセッサが記憶媒体から情報を読み出し、また、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替では、記憶媒体はプロセッサに統合することができる。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)に常駐させることができる。ASICは、計算デバイスまたはユーザ端末に常駐させることができる。代替では、プロセッサおよび記憶媒体は、計算デバイスまたはユーザ端末に離散構成要素として常駐させることができる。記憶デバイスは信号ではない。
開示されている態様についての以上の説明は、開示されている態様の当業者による構築または使用を可能にするために提供されたものである。これらの態様に対する様々な修正は、当業者には容易に明らかになり、また、本明細書において定義された原理は、本開示の範囲を逸脱することなく他の態様に適用することができる。したがって、本開示には、本明細書において示されている態様に限定されることは意図されておらず、本開示は、以下の特許請求の範囲によって定義される原理および新規な特徴と無矛盾の可能な最も広義の範囲と一致するものとする。
100 デバイス
112 第1の電流源
114 第2の電流源
122 第1のソースコンタクト
124 第1のボディコンタクト
126 第1のドレインコンタクト
128 第1のゲートコンタクト
132 第2のソースコンタクト
134 第2のボディコンタクト
136 第2のドレインコンタクト
138 第2のゲートコンタクト
160 増幅器
162 出力電圧(Vout)
164 第1の電圧
166 第1のfinFET
168 第1の入力
170 第2の入力
172 温度感知回路
174 出力
176 第2の電圧
178 第2のfinFET
192 グラフ
200 デバイス
202 第1のPMOSトランジスタ
204 第2のPMOSトランジスタ
212 第1のn型金属酸化膜半導体(NMOS)トランジスタ
214 第2のNMOSトランジスタ
250 入力電圧供給(Vdd)
252 ゲート電圧供給(Vgp)
254 ドレイン電圧供給(Vdp)
256 接地電圧供給(GND)
300 デバイス
304 第1のn型ウェル(Nウェル)
306 p型ウェル(Pウェル)
308 第2のNウェル
324 第1の寸法(D)
328 第1のNMOSトランジスタ212のゲート
334 第2のD
338 第2のNMOSトランジスタ214のゲート
400 デバイス
402 第1のNMOSトランジスタ
404 第2のNMOSトランジスタ
412 第1のPMOSトランジスタ
414 第2のPMOSトランジスタ
450 入力電圧供給(Vdd)
452 ゲート電圧供給(Vgn)
454 ドレイン電圧供給(Vdn)
456 接地電圧供給(GND)
500 デバイス
504 第1のPウェル
506 Nウェル
508 第2のPウェル
524 第1の寸法(D)
528 第1のPMOSトランジスタ412のゲート
534 第2のD
538 第2のPMOSトランジスタ414のゲート
600 finFET温度感知の方法
700 ワイヤレス通信デバイス
710 プロセッサ
722 システムインパッケージデバイスまたはシステムオンチップデバイス
726 ディスプレイコントローラ
728 ディスプレイ
730 入力デバイス
732 メモリ
734 符号器/復号器(CODEC)
736 スピーカ
738 マイクロホン
740 ワイヤレスコントローラ
742 アンテナ
744 電源

Claims (30)

  1. デバイスであって、
    ソースコンタクトと、
    ドレインコンタクトと、
    ゲートコンタクトと、
    温度感知回路に電気結合されたボディコンタクトと
    を備え、前記ソースコンタクト、前記ドレインコンタクト、前記ゲートコンタクトおよび前記ボディコンタクトがフィン型電界効果トランジスタ(finFET)の中に含まれる、デバイス。
  2. 前記ソースコンタクトに電気結合された第2のソースコンタクトと、
    前記ドレインコンタクトに電気結合された第2のドレインコンタクトと、
    前記ゲートコンタクトに電気結合された第2のゲートコンタクトと、
    前記温度感知回路に電気結合された第2のボディコンタクトと
    をさらに備え、前記第2のソースコンタクト、前記第2のドレインコンタクト、前記第2のゲートコンタクトおよび前記第2のボディコンタクトが第2のfinFETの中に含まれる、請求項1に記載のデバイス。
  3. 前記温度感知回路が、
    前記ボディコンタクトに結合された第1の電流源と、
    前記第2のボディコンタクトに結合された第2の電流源と
    を含む、請求項2に記載のデバイス。
  4. 前記finFETが第1のp型金属酸化膜半導体(PMOS)トランジスタを含み、前記第2のfinFETが第2のPMOSトランジスタを含む、請求項3に記載のデバイス。
  5. 前記第1の電流源が第1のn型金属酸化膜半導体(NMOS)トランジスタを含み、前記第2の電流源が第2のNMOSトランジスタを含む、請求項3に記載のデバイス。
  6. 前記ソースコンタクトおよび前記第2のソースコンタクトが第1の回路構成に結合され、前記ドレインコンタクトおよび前記第2のドレインコンタクトが第2の回路構成に結合され、前記finFETおよび前記第2のfinFETが、前記ゲートコンタクトおよび前記第2のゲートコンタクトに印加される電圧に応答して、前記第1の回路構成と前記第2の回路構成との間に電気経路を提供するように構成される、請求項2に記載のデバイス。
  7. 前記ボディコンタクトが、前記finFETに関連する温度に比例する第1の電圧を出力するように構成される、請求項1に記載のデバイス。
  8. 前記温度感知回路が、少なくとも部分的に前記第1の電圧に基づいて第2の電圧を出力するように構成される増幅器を含む、請求項7に記載のデバイス。
  9. 前記ソースコンタクトが第1の回路構成に結合され、前記ドレインコンタクトが第2の回路構成に結合され、前記finFETが、前記ゲートコンタクトに印加される電圧に応答して、前記第1の回路構成と前記第2の回路構成との間に電気経路を提供するように構成される、請求項1に記載のデバイス。
  10. 前記温度感知回路に電気結合された第2のボディコンタクトを含む第2のfinFETをさらに備える、請求項1に記載のデバイス。
  11. 前記ボディコンタクトが、前記finFETに関連する温度に比例する第1の電圧を出力するように構成され、前記第2のボディコンタクトが、前記第2のfinFETに関連する第2の温度に比例する第2の電圧を出力するように構成される、請求項10に記載のデバイス。
  12. 前記温度感知回路が、
    前記ボディコンタクトから第1の電圧を受け取るように構成された第1の入力と、
    前記第2のボディコンタクトから第2の電圧を受け取るように構成された第2の入力と、
    前記第1の電圧および前記第2の電圧に基づく出力電圧を生成するように構成された出力と
    を備える増幅器を含む、請求項10に記載のデバイス。
  13. 方法であって、
    デバイスの第1のフィン型電界効果トランジスタ(finFET)のボディコンタクトから第1の電圧を受け取るステップと、
    前記デバイスの第2のfinFETの第2のボディコンタクトから第2の電圧を受け取るステップと、
    前記第1の電圧および前記第2の電圧に基づいて、前記デバイスの温度に対応する出力を生成するステップと
    を含む、方法。
  14. 前記出力が、前記第1の電圧と前記第2の電圧との間の差に基づいて生成される、請求項13に記載の方法。
  15. 前記第1のfinFETの第1のソースコンタクトが前記第2のfinFETの第2のソースコンタクトに電気結合される、請求項13に記載の方法。
  16. 前記第1のfinFETの第1のドレインコンタクトが前記第2のfinFETの第2のドレインコンタクトに電気結合される、請求項13に記載の方法。
  17. 前記第1のfinFETの第1のゲートコンタクトが前記第2のfinFETの第2のゲートコンタクトに電気結合される、請求項13に記載の方法。
  18. 第1の電流源が前記ボディコンタクトに電気結合され、第2の電流源が前記第2のボディコンタクトに電気結合される、請求項13に記載の方法。
  19. 前記第1の電圧が前記第1のfinFETに関連する第1の温度に比例し、前記第2の電圧が前記第2のfinFETに関連する第2の温度に比例する、請求項13に記載の方法。
  20. 第1のボディコンタクトを含む第1のフィン型電界効果トランジスタ(finFET)と、
    第2のボディコンタクトを含む第2のfinFETと、
    温度感知回路であって、
    前記第1のボディコンタクトに電気結合された第1の入力と、
    前記第2のボディコンタクトに電気結合された第2の入力と
    を備える、増幅器と、
    前記第1のボディコンタクトに電気結合された第1の電流源と、
    前記第2のボディコンタクトに電気結合された第2の電流源と
    を含む温度感知回路と
    を備える、デバイス。
  21. 前記第1のfinFETが第1のp型金属酸化膜半導体(PMOS)トランジスタを含み、前記第2のfinFETが第2のPMOSトランジスタを含む、請求項20に記載のデバイス。
  22. 前記第1の電流源が第1のn型金属酸化膜半導体(NMOS)トランジスタを含み、前記第2の電流源が第2のNMOSトランジスタを含む、請求項20に記載のデバイス。
  23. 前記第1のfinFETが第1のn型金属酸化膜半導体(NMOS)トランジスタを含み、前記第2のfinFETが第2のNMOSトランジスタを含む、請求項20に記載のデバイス。
  24. 前記第1の電流源が第1のp型金属酸化膜半導体(PMOS)トランジスタを含み、前記第2の電流源が第2のPMOSトランジスタを含む、請求項20に記載のデバイス。
  25. 前記第1の電流源が前記第1のボディコンタクトに第1の電流を提供し、前記第2の電流源が前記第2のボディコンタクトに第2の電流を提供し、前記第1の電流が前記第2の電流とは全く異なる、請求項20に記載のデバイス。
  26. 前記第1のボディコンタクトが、前記第1のfinFETに関連する第1の温度に比例する第1の電圧を出力するように構成され、前記第2のボディコンタクトが、前記第2のfinFETに関連する第2の温度に比例する第2の電圧を出力するように構成される、請求項20に記載のデバイス。
  27. 前記増幅器が、前記第1の電圧および前記第2の電圧に基づく出力電圧を生成するように構成された出力をさらに含む、請求項26に記載のデバイス。
  28. 前記第1のfinFETが、第1のソースコンタクト、第1のドレインコンタクトおよび第1のゲートコンタクトをさらに含み、前記第1のソースコンタクトが第1の回路構成に結合され、前記第1のドレインコンタクトが第2の回路構成に結合され、前記第1のfinFETが、前記第1のゲートコンタクトに印加される電圧に応答して、前記第1の回路構成と前記第2の回路構成との間に電気経路を提供するように構成される、請求項20に記載のデバイス。
  29. 装置であって、
    デバイスの第1のフィン型電界効果トランジスタ(finFET)のボディコンタクトから第1の電圧を受け取るための手段と、
    前記デバイスの第2のfinFETの第2のボディコンタクトから第2の電圧を受け取るための手段と、
    前記第1の電圧と前記第2の電圧を比較して、前記デバイスの温度に対応する出力電圧を生成するための手段と
    を備える、装置。
  30. 前記第1の電圧を受け取るための前記手段、前記第2の電圧を受け取るための前記手段、および前記出力電圧を出力するための前記手段が、通信デバイス、固定位置データユニット、モバイル位置データユニット、モバイル電話、セルラー電話、衛星電話、コンピュータ、タブレット、携帯型コンピュータ、デスクトップコンピュータ、セットトップボックス、娯楽ユニット、ナビゲーションデバイス、パーソナルデジタルアシスタント(PDA)、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、携帯型音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤまたは携帯型デジタルビデオプレーヤのうちの少なくとも1つに統合される、請求項29に記載の装置。
JP2018513518A 2015-09-16 2016-08-08 トランジスタ温度感知 Pending JP2018534544A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/856,004 US10018515B2 (en) 2015-09-16 2015-09-16 Transistor temperature sensing
US14/856,004 2015-09-16
PCT/US2016/046045 WO2017048405A1 (en) 2015-09-16 2016-08-08 Transistor temperature sensing

Publications (1)

Publication Number Publication Date
JP2018534544A true JP2018534544A (ja) 2018-11-22

Family

ID=56883849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018513518A Pending JP2018534544A (ja) 2015-09-16 2016-08-08 トランジスタ温度感知

Country Status (8)

Country Link
US (1) US10018515B2 (ja)
EP (1) EP3362768B1 (ja)
JP (1) JP2018534544A (ja)
KR (1) KR20180052736A (ja)
CN (1) CN108369142B (ja)
CA (1) CA2994168A1 (ja)
TW (1) TW201723446A (ja)
WO (1) WO2017048405A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230153840A (ko) * 2022-04-29 2023-11-07 주식회사 웨이브피아 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179234U (ja) * 1984-10-29 1986-05-27
US20040140826A1 (en) * 2001-07-23 2004-07-22 Infineon Technologies Ag Method for detecting the reliability of integrated semiconductor components at high temperatures
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor
US7550773B2 (en) * 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact
US20130120930A1 (en) * 2011-11-15 2013-05-16 Grigori Temkine Dynamic voltage reference for sampling delta based temperature sensor
US20140369381A1 (en) * 2013-06-17 2014-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319406B2 (ja) 1998-09-18 2002-09-03 日本電気株式会社 比較増幅検出回路
DE69933670D1 (de) 1999-08-31 2006-11-30 St Microelectronics Srl Temperaturfühler in Cmos-Technologie
DE102006013721B4 (de) 2006-03-24 2011-12-08 Infineon Technologies Ag Halbleiterschaltungsanordnung und zugehöriges Verfahren zur Temperaturerfassung
CN102109550B (zh) * 2009-12-25 2013-04-17 台达电子工业股份有限公司 过电压与过温度检测电路
US9557226B2 (en) 2013-07-22 2017-01-31 Intel Corporation Current-mode digital temperature sensor apparatus
US9536876B2 (en) 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat
CN104458034B (zh) * 2013-09-22 2019-03-15 中兴通讯股份有限公司 温度检测方法和温度检测装置
KR102224850B1 (ko) 2013-10-07 2021-03-08 삼성전자주식회사 온도측정용 전극을 구비하는 반도체 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179234U (ja) * 1984-10-29 1986-05-27
US20040140826A1 (en) * 2001-07-23 2004-07-22 Infineon Technologies Ag Method for detecting the reliability of integrated semiconductor components at high temperatures
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor
US7550773B2 (en) * 2007-06-27 2009-06-23 International Business Machines Corporation FinFET with top body contact
US20130120930A1 (en) * 2011-11-15 2013-05-16 Grigori Temkine Dynamic voltage reference for sampling delta based temperature sensor
US20140369381A1 (en) * 2013-06-17 2014-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal sensor

Also Published As

Publication number Publication date
EP3362768A1 (en) 2018-08-22
CN108369142B (zh) 2021-06-25
KR20180052736A (ko) 2018-05-18
TW201723446A (zh) 2017-07-01
CN108369142A (zh) 2018-08-03
WO2017048405A1 (en) 2017-03-23
US10018515B2 (en) 2018-07-10
CA2994168A1 (en) 2017-03-23
EP3362768B1 (en) 2020-12-23
US20170074728A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6356761B2 (ja) メモリセルをプログラムするシステムおよび方法
US9373412B2 (en) System and method of programming a memory cell
US20170271322A1 (en) Area-efficient and robust electrostatic discharge circuit
TW201926837A (zh) 靜電放電保護電路以及包含該電路的積體電路
JP2015118727A (ja) 感知増幅器、それを含む不揮発性メモリ装置、及びそのセンシング方法
JP2016511502A (ja) メモリセルを検知するシステムおよび方法
KR102131746B1 (ko) Stt-mram 사이즈와 쓰기 오류율을 최적화하기 위한 장치 및 방법
JP6199286B2 (ja) 検知回路
TW201042656A (en) Regulators regulating charge pump and memory circuits thereof
JP5808858B2 (ja) 検知回路
JP2014160073A (ja) 高線量率放射線検出のためのマルチコアプロセッサ、装置及びシステム
CN108369142B (zh) 用于晶体管温度感测的方法和设备
US11290289B2 (en) Supply voltage and temperature insensitive physically unclonable function circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180820

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180820

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190603