CN108369142A - 晶体管温度感测 - Google Patents

晶体管温度感测 Download PDF

Info

Publication number
CN108369142A
CN108369142A CN201680053405.9A CN201680053405A CN108369142A CN 108369142 A CN108369142 A CN 108369142A CN 201680053405 A CN201680053405 A CN 201680053405A CN 108369142 A CN108369142 A CN 108369142A
Authority
CN
China
Prior art keywords
finfet
voltage
contact
temperature
body contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680053405.9A
Other languages
English (en)
Other versions
CN108369142B (zh
Inventor
刘彦翔
杨海宁
K·雷姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108369142A publication Critical patent/CN108369142A/zh
Application granted granted Critical
Publication of CN108369142B publication Critical patent/CN108369142B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种器件包括源极接触件、漏极接触件、栅极接触件和体接触件。体接触件电耦合到温度感测电路。源极接触件、漏极接触件、栅极接触件和体接触件被包括在鳍式场效应晶体管(finFET)中。

Description

晶体管温度感测
优先权声明
本申请要求于2015年9月16日提交的共同拥有的美国非临时专利申请第14/856,004号的优先权，其全部内容通过引用明确并入本文。
技术领域
本公开一般地涉及晶体管温度感测。
背景技术
技术的进步已经导致更小和更强大的计算设备。例如，包括诸如移动和智能电话等无线电话、平板电脑和膝上型计算机在内的各种便携式个人计算设备体积小、重量轻且易于由用户携带。这些设备可以通过无线网络传输语音和数据分组。此外，很多这样的设备包含附加的功能，诸如数字照相机、数字摄像机、数字记录器和音频文件播放器。而且，这样的设备可以处理可以用于访问因特网的可执行指令，包括软件应用，诸如网络浏览器应用。这样，这些设备可以包括重要的计算能力。
诸如鳍式场效应晶体管(finFET)等晶体管的性能可能对温度变化敏感。例如，finFET可能具有影响性能的局部热点。为了说明，finFET的结的温度可能高于finFET周围的区域的温度。检测衬底温度的温度传感器可能会低估finFET的结的温度。考虑到低估，基于最坏情况场景的误差容限可以被添加到检测到的温度。但是，在正常操作条件下，误差容限可能会不必要地过高，导致过度补偿。例如，温度补偿设备可以基于与检测到的温度和误差容限的总和相对应的第一温度来执行温度补偿操作。为了说明，响应于确定第一温度不能满足可靠性阈值，温度补偿设备可以将finFET标记为不可靠。finFET的结的第二温度可以低于第一温度，并且可以满足可靠性阈值。温度补偿操作可能由于高误差容限而过度补偿，从而导致错误。
发明内容
在一个特定方面，一种器件包括源极接触件、漏极接触件、栅极接触件和体接触件。体接触件电耦合到温度感测电路。源极接触件、漏极接触件、栅极接触件和体接触件被包括在鳍式场效应晶体管(finFET)中。
在另一特定方面，一种方法包括从器件的第一鳍式场效应晶体管(finFET)的体接触件接收第一电压。该方法还包括从器件的第二finFET的第二体接触件接收第二电压。该方法还包括基于第一电压和第二电压来生成与器件的温度相对应的输出。
在另一特定方面，一种器件包括第一鳍式场效应晶体管(finFET)、第二finFET和温度感测电路。第一finFET包括第一体接触件。第二finFET包括第二体接触件。温度感测电路包括放大器、第一电流源和第二电流源。放大器包括第一输入和第二输入。第一输入电耦合到第一体接触件。第二输入电耦合到第二体接触件。第一电流源电耦合到第一体接触件。第二电流源电耦合到第二体接触件。
本公开的其他方面、优点和特征将在阅读整个申请之后变得明显，整个申请包括以下部分：附图说明、具体实施方式和权利要求书。
附图说明
图1是可操作以执行finFET温度感测的器件的特定说明性方面的框图；
图2是图1的器件的另一方面的图；
图3是图1的器件的另一方面的图；
图4是图1的器件的另一方面的图；
图5是图1的器件的另一方面的图；
图6是finFET温度感测的方法的特定说明性方面的流程图；以及
图7是可操作以执行finFET温度感测的便携式设备的框图。
具体实施方式
公开了晶体管温度感测的系统和方法。一种器件可以包括耦合到一个或多个晶体管的温度感测电路。一个或多个晶体管可以包括finFET、双极结型晶体管(BJT)或其他晶体管。例如，一个或多个晶体管可以包括第一finFET和第二finFET。第一finFET的第一体接触件可以耦合到温度感测电路的放大器的第一输入。第二finFET的第二体接触件可以耦合到放大器的第二输入。温度感测电路还可以包括第一电流源和第二电流源。第一电流源可以被配置为生成第一电流。第二电流源可以被配置为生成第二电流。第一电流可以与第二电流不同。第一电流源可以耦合到放大器的第一输入。第二电流源可以耦合到放大器的第二输入。
第一体接触件可以被配置为向第一输入提供第一电压。第一电压可以与第一finFET的第一结的第一温度成比例。第二体接触件可以被配置为向第二输入提供第二电压。第二电压可以与第一finFET的第二结的第二温度成比例。第一温度可以与第二温度实质上相同，因为第一finFET和第二finFET可以具有相似的结构和相似的操作条件。放大器可以基于第一电压与第二电压之间的差(例如，比率)来生成输出电压。
第一finFET和第二finFET可以作为单个finFET来操作。例如，第一finFET的第一源极接触件和第二finFET的第二源极接触件可以耦合到第一电路装置，第一finFET的第一漏极接触件和第二finFET的第二漏极接触件可以耦合到第二电路装置，并且第一finFET和第二finFET可以被配置为响应于施加到第一finFET的第一栅极接触件和第二finFET的第二栅极接触件的电压而在第一电路装置与第二电路装置之间提供电路径。
温度感测电路因此可以生成与直接从finFET的结测量的温度成比例的输出电压。添加到检测到的温度的误差容限可以被减小或消除，从而导致温度补偿设备的过度补偿的减少或没有。
参考图1，一种器件被示出并且被总体上标记为100。器件100包括耦合到第一finFET 166和第二finFET 178的温度感测电路172。器件100的一个或多个部件可以被集成到以下中的至少一项中：通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板电脑、便携式计算机、台式计算机、机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、显示器、计算机显示器、电视机、调谐器、收音机、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘(DVD)播放器或便携式数字视频播放器。
第一finFET 166可以包括第一源极接触件122、第一体接触件124、第一漏极接触件126、第一栅极接触件128或其组合。第一体接触件124可以被配置为输出与关于第一finFET 166的第一温度成比例的第一电压164。
第二finFET 178可以包括第二源极接触件132、第二体接触件134、第二漏极接触件136、第二栅极接触件138或其组合。第二体接触件134可以被配置为输出与关于第二finFET 178的第二温度成比例的第二电压176。第一温度可以与第二温度实质上相同，因为第一finFET 178和第二finFET 178可以具有相似的结构和相似的操作条件。温度感测电路172可以包括放大器160、第一电流源112和第二电流源114。第一体接触件124可以电耦合到放大器160的第一输入168和第一电流源112。第二体接触件134可以电耦合到放大器160的第二输入170和第二电流源114。放大器160可以包括输出174。
在特定方面，第一finFET 166和第二finFET 178可以包括p型金属氧化物半导体(PMOS)晶体管，并且第一电流源112和第二电流源114可以包括n型金属氧化物半导体(NMOS)晶体管，如参考图2至图3所述。在替代方面，第一finFET 166和第二finFET 178可以包括NMOS晶体管，并且第一电流源112和第二电流源114可以包括PMOS晶体管，如参考图4至图5所述。
第一finFET 166和第二finFET 178可以被配置为作为单个晶体管操作。例如，第一源极接触件122可以电耦合到第二源极接触件132，第一漏极接触件126可以电耦合到第二漏极接触件136，第一栅极接触件128可以电耦合到第二栅极接触件138，或其组合。第一源极接触件122和第二源极接触件132可以耦合到第一电路装置。第一漏极接触件126和第二漏极接触件136可以耦合到第二电路装置。第一finFET 166和第二finFET 178可以被配置为响应于施加到第一栅极接触件128和第二栅极接触件138的电压而在第一电路装置与第二电路装置之间提供电路径。
第一电流源112可以具有不同于(例如，大于或小于)第二电流源114的第二物理特性(例如，第二鳍尺寸、第二沟道尺寸或两者)的第一物理特性(例如，第一鳍尺寸、第一沟道尺寸或两者)。例如，第一电流源112可以包括在第一电流源112的第一源极与第一电流源112的第一漏极之间的第一沟道区域。第一沟道区域可以具有第一沟道尺寸(例如，第一高度、第一宽度和第一深度)。第二电流源114可以包括在第二电流源114的第二源极与第二电流源114的第二漏极之间的第二沟道区域。第二沟道区域可以具有第二沟道尺寸(例如，第二高度、第二宽度和第二深度)。第一沟道尺寸可以不同于第二沟道尺寸。例如，第一高度可以不同于第二高度，第一宽度可以不同于第二宽度，第一深度可以不同于第二深度，或其组合。
第一电流源112可以被配置为向第一finFET 166供应第一电流。第二电流源114可以被配置为向第二finFET 178供应第二电流。第一电流和第二电流可以具有基于第一电流源112的第一物理特性(例如，第一沟道尺寸)和第二电流源114的第二物理特性(例如，第二沟道尺寸)的预定电流比。
在操作期间，第一电流源112可以向第一finFET 166的第一结提供第一电流。第一结可以形成在第一finFET 166的第一n型区域与第一p型区域之间。第一n型区域和第一p型区域可以形成第一二极管。第一体接触件124可以响应于第一电流而向第一输入168提供第一电压164。第一电压164可以与第一结的第一温度成比例，因为第一n型区域和第一p型区域形成二极管。第二电流源114可以向第二finFET 178的第二结提供第二电流。第二结可以形成在第二finFET 178的第二n型区域与第二p型区域之间。第二n型区域和第二p型区域可以形成第二二极管。第一finFET 166和第二finFET 178可以实质上相同。第一二极管可以类似于第二二极管进行操作。第二体接触件134可以响应于第二电流而向第二输入170提供第二电压176。第二电压176可以与第二结的第二温度成比例，因为第二n型区域和第二p型区域形成二极管。第一电压164可以与关于第一finFET 166的第一温度成比例，并且第二电压176可以与关于第二finFET 178的第二温度成比例。例如，第一温度可以对应于第一finFET 166的第一结的温度，并且第二温度可以对应于第二finFET 178的第二结的温度。第一温度可以与第二温度实质上相同，因为第一finFET 166和第二finFET 178可以具有相似的结构和相似的操作条件。
放大器160可以比较第一电压164与第二电压176以生成输出电压(Vout)162。Vout162可以对应于第一电压164与第二电压176之间的差(或比率)。例如，Vout 162可以对应于(kT/q)ln(p)。在这个示例中，p对应于第一电流和第二电流的电流比(例如，12)，T对应于与第一finFET 166有关的第一温度、与第二finFET 178有关的第二温度或两者，q对应于电子电荷(例如，1.602×10-9库仑)，并且k是常数(例如，玻尔兹曼常数＝1.38×10-23焦耳/开尔文)。Vout 162可以对应于器件100的温度。例如，Vout 162可以对应于第一finFET 166的第一结的第一温度、第二finFET 178的第二结的第二温度或两者。第一温度可以与第二温度实质上相同，因为第一finFET 166和第二finFET 178具有相似的结构和相似的操作条件。在特定实现中，第一电压164与第二电压176之间的差(或比率)可以随着第一温度的升高和第二温度的升高而增加。例如，第一电压164和第二电压176可以针对第一finFET 166的第一结的第一温度(例如，300度开尔文(K))和第二finFET 178的第二结的第二温度(例如，300度K)具有第一差值(例如，59.5毫伏特(mV))。第一电压164和第二电压176可以针对第一温度(例如，383度K)和第二温度(例如，383度K)具有第二差值(例如，76mV)。在这个实现中，Vout 162可以随着第一温度和第二温度的升高而增加。图1还包括曲线图192。曲线图192示出了对应于第一温度和第二温度的Vout 162的示例性值。例如，当第一温度和第二温度是大约75度摄氏(C)时，Vout 162可以对应于大约64mV。当第一温度和第二温度是大约125度C时，Vout 162可以对应于大约77mV
器件100因此可以检测与finFET的结有关的温度。由于检测到的温度直接从finFET的结被测量，被添加到检测到的温度的误差容限可以被减少或消除。
参考图2，一种器件的图被示出并且总体上标记为200。器件200可以对应于图1的器件100。
器件200包括第一PMOS晶体管202和第二PMOS晶体管204。第一PMOS晶体管202可以对应于图1的第一finFET 166。第二PMOS晶体管204可以对应于图1的第二finFET 178。第一PMOS晶体管202可以包括第一源极接触件122、第一体接触件124、第一漏极接触件126、第一栅极接触件128或其组合。第二PMOS晶体管204可以包括第二源极接触件132、第二体接触件134、第二漏极接触件136和第二栅极接触件138。
第一PMOS晶体管202和第二PMOS晶体管204可以被配置为作为单个PMOS晶体管来操作。例如，输入电压源(Vdd)250可以对应于PMOS晶体管的源极。第一源极接触件122和第二源极接触件132可以耦合到Vdd 250。栅极电压源(Vgp)252可以对应于PMOS晶体管的栅极。第一栅极接触件128和第二栅极接触件138可以耦合到Vgp 252。漏极电压源(Vdp)254可以对应于PMOS晶体管的漏极。第一漏极接触件126和第二漏极接触件136可以耦合到Vdp254。
器件200还可以包括温度感测电路172。温度感测电路172可以包括第一电流源、第二电流源和放大器160。第一电流源可以包括第一n型金属氧化物半导体(NMOS)晶体管212，并且第二电流源可以包括第二NMOS晶体管214。放大器160可以作为差分放大器来操作。例如，放大器160可以被配置为生成与第一输入168的第一电压164与第二输入170的第二电压176之间的差成比例的Vout 162。在特定实现中，放大器160可以放大第一电压164与第二电压176之间的差。
第一体接触件124可以耦合到第一NMOS晶体管212的第一漏极、第一NMOS晶体管212的第一栅极、第二NMOS晶体管214的第二栅极、放大器160的第一输入168或其组合。第一体接触件124可以被配置为输出与关于第一PMOS晶体管202的第一温度成比例的第一电压。第一温度可以与第一PMOS晶体管202的第一结有关。
第二体接触件134可以耦合到第二NMOS晶体管214的第二漏极、放大器160的第二输入170或两者。第二体接触件134可以被配置为输出与关于第二PMOS晶体管204的第二温度成比例的第二电压。第二温度可以与第二PMOS晶体管204的第二结有关。第一温度可以与第二温度实质上相同，因为第一PMOS晶体管202和第二PMOS晶体管204具有相似的结构和相似的操作条件。第一NMOS晶体管212的第一源极接触件、第二NMOS晶体管214的第二源极接触件、第一NMOS晶体管212的第一体接触件、第二NMOS晶体管214的第二体接触件或其组合可以耦合到接地电压源(GND)256。
在操作期间，第一NMOS晶体管212可以向第一PMOS晶体管202的第一结提供第一电流。第一结可以形成在第一PMOS晶体管202的第一p型区域(例如，第一漏极接触件126)与第一n型区域(例如，第一沟道区域)之间。第一体接触件124可以响应于第一电流而向第一输入168提供第一电压164。第一电压164可以基于第一PMOS晶体管202的第一结的第一温度。第二NMOS晶体管214可以向第二PMOS晶体管204的第二结提供第二电流。第二结可以形成在第二PMOS晶体管204的第二p型区域(例如，第二漏极接触件136)与第二n型区域(例如，第二沟道区域)之间。第一体接触件124可以响应于第一电流而向第一输入168提供第一电压164。第一电压164可以基于第一PMOS晶体管202的第一结(例如，第一沟道区域)的第一温度。第二体接触件134可以响应于第二电流而向第二输入170提供第二电压176。第二电压176可以基于第二PMOS晶体管204的第二结(例如，第二沟道区域)的第二温度。第一温度可以与第二温度相同。放大器160可以比较第一电压164和第二电压176以生成Vout 162，如参考图1所述。
在特定实现中，第一电压164与第二电压176之间的差(或比率)可以随着第一PMOS晶体管202的第一结的第一温度和第二PMOS晶体管204的第二结的第二温度的升高而增加，如参考图1所述。第一PMOS晶体管202(例如，第一沟道区域)、第二PMOS晶体管204(例如，第二沟道区域)或两者可以包括与邻近区域相比具有更高的温度的局部热点。在这个实现中，Vout 162可以随着第一温度和第二温度的升高而增加。
参考图3，一种器件的图被示出并且总体上标记为300。器件300可以对应于图1的器件100、图2的器件200或两者。图3的图示意性地表示对应于图2的器件200的结构。
器件300可以包括第一n型阱(Nwell)304、p型阱(Pwell)306、第二Nwell 308或其组合。在特定实现中，第一Nwell 304、Pwell 306、第二Nwell 308或其组合可以形成在单个衬底(例如，p型衬底)上。第一Nwell 304、第二Nwell 308或两者可以通过在衬底的一个或多个部分中注入或扩散n型掺杂剂来形成。第一源极接触件122、第一漏极接触件126、第一体接触件124或其组合可以被注入或耦合到第一Nwell 304。第二源极接触件132、第二体接触件134、第二漏极接触件136或其组合可以被注入或耦合到第二Nwell 308。第一NMOS晶体管212的第一源极接触件、第一NMOS晶体管212的第一漏极接触件、第二NMOS晶体管214的第二源极接触件、第二NMOS晶体管214的第二漏极接触件或其组合可以被注入或耦合到Pwell306。
第一源极接触件122和第二源极接触件132可以耦合到Vdd 250。第一栅极接触件128和第二栅极接触件138可以耦合到Vgp 252。第一漏极接触件126和第二漏极接触件136可以耦合到Vdp 254。第一体接触件124可以耦合到第一NMOS晶体管212的第一漏极、第一NMOS晶体管212的栅极328、第二NMOS晶体管214的栅极338、放大器160的第一输入168或其组合。第二体接触件134可以耦合到第二NMOS晶体管214的第二漏极、放大器160的第二输入170或两者。
第一NMOS晶体管212可以具有第一物理特性(例如，第一沟道尺寸、第一鳍尺寸或两者)。第二NMOS晶体管214可以具有第二物理特性(例如，第二沟道尺寸、第二鳍尺寸或两者)。第一物理特性中的至少一个的第一尺寸(D)324(例如，沟道宽度或鳍宽度)可以不同于第二物理特性的第二D 334。具有不同的物理特性可以使得第一NMOS晶体管212和第二NMOS晶体管214能够生成不同的电流。例如，第一NMOS晶体管212可以生成具有第一大小的第一电流。第二NMOS晶体管214可以生成具有第二大小的第二电流。第一大小可以不同于第二大小。第一电流和第二电流可以具有基于第一沟道尺寸和第二沟道尺寸而确定的电流比。
第一Nwell 304(例如，第一沟道区域)、第二Nwell 308(例如，第二沟道区域)或两者可以包括与邻近区域相比具有更高的温度的局部热点。图1的第一电压164可以基于第一Nwell 304的第一温度。图1的第二电压176可以基于第二Nwell 308的第二温度。第一温度可以与第二温度相同。第一电压164可以不同于第二电压176，因为第一电流的第一大小不同于第二电流的第二大小。Vout 162可以基于第一电压164和第二电压176，如参考图1所述。因此，Vout 162可以指示第一Nwell 304的第一温度和第二Nwell 308的第二温度。
器件300可以指示可以包括沟道区域中的局部热点的晶体管的沟道区域的温度。由于检测到的温度直接从晶体管的结来被测量，因此被添加到检测到的温度的误差容限可以被减少或消除。结果，可以减少或消除温度补偿设备的过度补偿。例如，与基于高误差容限而确定的估计的温度相比，温度补偿设备可以基于晶体管的结的检测到的温度来将晶体管标记为不可靠或可靠。
参考图4，一种器件的图被示出并且总体上标记为400。器件400可以对应于图1的器件100。
器件400包括第一NMOS晶体管402和第二NMOS晶体管404。第一NMOS晶体管402可以对应于图1的第一finFET 166。第二NMOS晶体管404可以对应于图1的第二finFET 178。第一NMOS晶体管402可以包括第一源极接触件122、第一体接触件124、第一漏极接触件126、第一栅极接触件128或其组合。第二NMOS晶体管404可以包括第二源极接触件132、第二体接触件134、第二漏极接触件136和第二栅极接触件138。
第一NMOS晶体管402和第二NMOS晶体管404可以被配置为作为单个NMOS晶体管来操作。例如，接地电压源(GND)456可以对应于NMOS晶体管的源极。第一源极接触件122和第二源极接触件132可以耦合到GND 456。栅极电压源(Vgn)452可以对应于NMOS晶体管的栅极。第一栅极接触件128和第二栅极接触件138可以耦合到Vgn 452。漏极电压源(Vdn)454可以对应于NMOS晶体管的漏极。第一漏极接触件126和第二漏极接触件136可以耦合到Vdn454。
器件400还可以包括温度感测电路172。温度感测电路172可以包括第一电流源、第二电流源和放大器160。第一电流源可以包括第一PMOS晶体管412，并且第二电流源可以包括第二PMOS晶体管414。
第一体接触件124可以耦合到第一PMOS晶体管412的第一漏极、第一PMOS晶体管412的第一栅极、第二PMOS晶体管414的第二栅极、放大器160的第一输入168或其组合。第一体接触件124可以被配置为输出与关于第一NMOS晶体管402的第一温度成比例的第一电压。第一温度可以与第一NMOS晶体管402的第一结有关。
第二体接触件134可以耦合到第二PMOS晶体管414的第二漏极、放大器160的第二输入170或两者。第二体接触件134可以被配置为输出与关于第二NMOS晶体管404的第二温度成比例的第二电压。第二温度可以与第二NMOS晶体管404的第二结有关。第一温度可以与第二温度实质上相同，因为第一NMOS晶体管402和第二NMOS晶体管404具有相似的结构和相似的操作条件。第一PMOS晶体管412的第一源极接触件、第二PMOS晶体管414的第二源极接触件、第一PMOS晶体管412的第一体接触件、第二PMOS晶体管414的第二体接触件或其组合可以耦合到输入电压源(Vdd)450。
在操作期间，第一PMOS晶体管412可以向第一NMOS晶体管402的第一结提供第一电流。第一结可以形成在第一NMOS晶体管402的第一n型区域(例如，第一漏极接触件126)与第一p型区域(例如，第一沟道区域)之间。第一体接触件124可以响应于第一电流而向第一输入168提供第一电压164。第一电压164可以基于第一NMOS晶体管402的第一结的第一温度。第二PMOS晶体管414可以向第二NMOS晶体管404的第二结提供第二电流。第二结可以形成在第二NMOS晶体管404的第二n型区域(例如，第二漏极接触件136)与第二p型区域(例如，第二沟道区域)之间。第一体接触件124可以响应于第一电流而向第一输入168提供第一电压164。第一电压164可以基于第一NMOS晶体管402的第一结(例如，第一沟道区域)的第一温度。第二体接触件134可以响应于第二电流而向第二输入170提供第二电压176。第二电压176可以基于第二NMOS晶体管404的第二结(例如，第二沟道区域)的第二温度。第一温度可以与第二温度相同。放大器160可以比较第一电压164和第二电压176以生成Vout 162，如参考图1所述。
在特定实现中，第一电压164与第二电压176之间的差(或比率)可以随着第一NMOS晶体管402的第一结的第一温度和第二NMOS晶体管404的第二结的第二温度的升高而增加，如参考图1所述。第一NMOS晶体管402(例如，第一沟道区域)、第二NMOS晶体管404(例如，第二沟道区域)或两者可以包括与邻近区域相比具有更高的温度的局部热点。在这个实现中，Vout 162可以随着第一温度和第二温度的升高而增加。
参考图5，一种器件的图被示出并且总体上标记为500。器件500可以对应于图1的器件100、图4的器件400或两者。图5的图示意性地表示对应于图4的器件400的结构。
器件500可以包括第一Pwell 504、Nwell 506、第二Pwell 508或其组合。在特定实现中，第一Pwell 504、Nwell 506、第二Pwell 508或其组合可以形成在单个衬底(例如，p型衬底)上。Nwell 506可以通过在衬底的一个或多个部分中注入或扩散n型掺杂剂来形成。第一源极接触件122、第一漏极接触件126、第一体接触件124或其组合可以被注入或耦合到第一Pwell 504。第二源极接触件132、第二体接触件134、第二漏极接触件136或其组合可以被注入或耦合到第二Pwell 508。第一PMOS晶体管412的第一源极接触件、第一PMOS晶体管412的第一漏极接触件、第二PMOS晶体管414的第二源极接触件、第二PMOS晶体管414的第二漏极接触件或其组合可以被注入或耦合到Nwell 506。
第一源极接触件122和第二源极接触件132可以耦合到GND456。第一栅极接触件128和第二栅极接触件138可以耦合到Vgn 452。第一漏极接触件126和第二漏极接触件136可以耦合到Vdn 454。第一体接触件124可以耦合到第一PMOS晶体管412的第一漏极、第一PMOS晶体管412的栅极528、第二PMOS晶体管414的栅极538、放大器160的第一输入168或其组合。第二体接触件134可以耦合到第二PMOS晶体管414的第二漏极、放大器160的第二输入170或两者。
第一PMOS晶体管412可以具有第一物理特性(例如，第一沟道尺寸、第一鳍尺寸或两者)。第二PMOS晶体管414可以具有第二物理特性(例如，第二沟道尺寸、第二鳍尺寸或两者)。第一物理特性中的至少一个的第一尺寸(D)524(例如，沟道宽度或鳍宽度)可以不同于第二物理特性的第二D 534。具有不同的物理特性可以使得第一PMOS晶体管412和第二PMOS晶体管414能够生成不同的电流。例如，第一PMOS晶体管412可以生成具有第一大小的第一电流。第二PMOS晶体管414可以生成具有第二大小的第二电流。第一大小可以不同于第二大小。第一电流和第二电流可以具有基于第一沟道尺寸和第二沟道尺寸而确定的电流比。
第一Pwell 504(例如，第一沟道区域)、第二Pwell 508(例如，第二沟道区域)或两者可以包括与邻近区域相比具有更高的温度的局部热点。图1的第一电压164可以基于第一Pwell 504的第一温度。图1的第二电压176可以基于第二Pwell 508的第二温度。第一温度可以与第二温度相同。第一电压164可以不同于第二电压176，因为第一电流的第一大小不同于第二电流的第二大小。Vout 162可以基于第一电压164和第二电压176，如参考图1所述。因此，Vout 162可以指示第一Pwell 504的第一温度和第二Pwell 508的第二温度。
器件500可以指示可以包括沟道区域中的局部热点的晶体管的沟道区域的温度。由于检测到的温度直接从晶体管的结来被测量，因此被添加到检测到的温度的误差容限可以被减少或消除。结果，可以减少或消除温度补偿设备的过度补偿。例如，与基于高误差容限而确定的估计的温度相比，温度补偿设备可以基于晶体管的结的检测到的温度来将晶体管标记为不可靠或可靠。
参考图6，finFET温度感测的方法的特定说明性方面被公开并且总体上标记为600。方法600可以由图1至图5的器件100至500中的一个或多个器件来执行。例如，方法600可以由图1至图5的温度感测电路172来执行。
方法600包括在602处从器件的第一鳍式场效应晶体管(finFET)的体接触件接收第一电压。例如，温度感测电路172可以从第一finFET166的第一体接触件124接收第一电压164，如参考图1所述。
方法600还包括在604处从器件的第二finFET的第二体接触件接收第二电压。例如，温度感测电路172可以从第二finFET 178的第二体接触件134接收第二电压176，如参考图1所述。
方法600还包括在606处基于第一电压和第二电压来生成与器件的温度相对应的输出。例如，温度感测电路172可以基于第一电压164和第二电压176来生成Vout 162，如参考图1所述。Vout 162可以对应于器件100的温度，如参考图1所述。
方法600因此能够检测与finFET的结有关的温度。由于检测到的温度直接从finFET的结来被测量，被添加到检测到的温度的误差容限可以被减少或消除。结果，可以减少或消除温度补偿设备的过度补偿。例如，温度感测电路172可以将Vout 162提供给温度补偿设备。与基于高误差容限而确定的估计的温度相比，温度补偿设备可以基于晶体管的结的检测到的温度来将晶体管标记为不可靠或可靠。
finFET可以具有窄的鳍宽度(例如，小于0.3纳米)。finFET的阈值电压可以与体偏置无关。例如，finFET的阈值电压可以实质上与finFET的体接触件是否向温度感测电路的输入提供电压无关。因此，finFET可以在耦合到温度感测电路的同时继续参与其他电路。例如，finFET的源极可以耦合到第一电路装置，finFET的漏极可以耦合到第二电路装置，并且finFET可以响应于施加到finFET的栅极的电压而在第一电路装置与第二电路装置之间提供电路径。因此，温度感测电路可以在finFET的操作期间检测finFET的温度。
图6的方法600可以由现场可编程门阵列(FPGA)器件、专用集成电路(ASIC)、诸如中央处理单元(CPU)等处理单元、数字信号处理器(DSP)、控制器、另一硬件设备、固件设备或其任何组合来实现。作为示例，图6的方法600可以由执行指令的处理器来执行，如关于图7所述。
参考图7，无线通信设备的特定说明性方面的框图被描绘并且总体上标记为700。无线通信设备700包括诸如数字信号处理器(DSP)的处理器710，其耦合到存储器732(例如，随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移除盘、光盘只读存储器(CD-ROM)或本领域已知的任何其他形式的非暂态存储介质)。通信设备700的一个或多个部件可以包括耦合到第一finFET 166、第二finFET 178或两者的温度感测电路172。例如，处理器710可以包括耦合到第一finFET 166、第二finFET 178或两者的温度感测电路172。
存储器732可以包括非暂态计算机可读存储介质，其存储由处理器710可执行以执行参考图1至图6的器件、系统或方法描述的一个或多个操作的计算机可读指令。例如，操作可以包括从第一体接触件124接收第一电压164，从第二体接触件134接收第二电压176，并且基于第一电压164和第二电压176来生成Vout 162，如参考图1所述。
图7还示出了耦合到处理器710和显示器728的显示器控制器726。编码器/解码器(CODEC)734也可以耦合到处理器710。扬声器736和麦克风738可以耦合到CODEC 734。
图7还表明，无线控制器740可以耦合到处理器710并且还可以耦合到天线742。在特定方面，处理器710、显示器控制器726、存储器732、CODEC 734和无线控制器740被包括在系统级封装或系统级芯片设备722中。在特定方面，输入设备730和电源744耦合系统级芯片设备722。此外，在特定方面，如图7所示，显示器728、输入设备730、扬声器736、麦克风738、天线742和电源744在系统级芯片设备722外部。然而，显示器728、输入设备730、扬声器736、麦克风738、天线742和电源744中的每一个可以耦合到系统级芯片设备722的部件，诸如接口或控制器。
结合所描述的各方面，公开了一种装置，其可以包括用于从器件的第一鳍式场效应晶体管(finFET)的体接触件接收第一电压的部件。例如，用于接收第一电压的部件可以包括图1的第一输入168、被配置为接收第一电压的一个或多个其他设备或电路、或其任何组合。
该装置还可以包括用于从器件的第二finFET的第二体接触件接收第二电压的部件。例如，用于接收第二电压的部件可以包括图1的第二输入170、被配置为接收第二电压的一个或多个其他设备或电路、或其任何组合。
该装置还可以包括用于比较第一电压和第二电压以生成与器件的温度相对应的输出电压的部件。例如，用于比较的部件可以包括图1的放大器160、被配置为进行比较的一个或多个其他设备或电路、或其任何组合。
尽管图1至7中的一个或多个可以示出根据本公开的教导的系统、器件和/或方法，但是本公开不限于这些示出的系统、器件和/或方法。本公开的各方面可以适用于包括具有存储器、处理器和片上电路的集成电路的任何设备。
如图所示或本文中描述的图1至图7中的任何一个图的一个或多个功能或部件可以与图1至图7中另一个图的一个或多个其他部分组合。因此，本文中描述的单个方面不应当被解释为限制，并且在不偏离本公开的教导的情况下，本公开的各方面可以被适当地组合。
本领域技术人员将进一步认识到，结合本文中公开的各方面描述的各种说明性逻辑块、配置、模块、电路和算法步骤可以被实现为电子硬件、由处理器执行的计算机软件、或两者的组合。上面已经在其功能方面一般性地描述了各种说明性的部件、块、配置、模块、电路和步骤。这样的功能被实现为硬件还是处理器可执行指令取决于特定应用和施加在整个系统上的设计约束。本领域技术人员可以针对每个特定应用以各种方式实现所描述的功能，但是这样的实现决定不应当被解释为导致偏离本公开的范围。
结合本文中公开的各方面描述的方法或算法的步骤可以直接实施为硬件、由处理器执行的软件模块或两者的组合。软件模块可以驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移除盘、光盘只读存储器(CD-ROM)或本领域已知的任何其他形式的非暂态存储介质中。示例性存储介质耦合到处理器，使得处理器可从存储介质读取信息以及向存储介质写入信息。可替代地，存储介质可以与处理器成一体。处理器和存储介质可以驻留在专用集成电路(ASIC)中。ASIC可以驻留在计算设备或用户终端中。在替代方案中，处理器和存储介质可以作为分立部件驻留在计算设备或用户终端中。存储设备不是信号。
提供对所公开的各方面的先前描述以使得本领域技术人员能够制作或使用所公开的各方面。对这些方面的各种修改对于本领域技术人员而言将是显而易见的，并且在不偏离本公开的范围的情况下，可以将本文中定义的原理应用于其他方面。因此，本公开不旨在限于本文中所示的各方面，而是应当被赋予与由所附权利要求限定的原理和新颖特征相一致的可能的最广范围。

Claims (30)

1.一种器件，包括：
源极接触件；
漏极接触件；
栅极接触件；以及
体接触件，电耦合到温度感测电路，
其中所述源极接触件、所述漏极接触件、所述栅极接触件和所述体接触件被包括在鳍式场效应晶体管(finFET)中。
2.根据权利要求1所述的器件，进一步包括：
第二源极接触件，电耦合到所述源极接触件；
第二漏极接触件，电耦合到所述漏极接触件；
第二栅极接触件，电耦合到所述栅极接触件；以及
第二体接触件，电耦合到所述温度感测电路，
其中所述第二源极接触件、所述第二漏极接触件、所述第二栅极接触件和所述第二体接触件被包括在第二finFET中。
3.根据权利要求2所述的器件，其中所述温度感测电路包括：
第一电流源，耦合到所述体接触件；以及
第二电流源，耦合到所述第二体接触件。
4.根据权利要求3所述的器件，其中所述finFET包括第一p型金属氧化物半导体(PMOS)晶体管，并且所述第二finFET包括第二PMOS晶体管。
5.根据权利要求3所述的器件，其中所述第一电流源包括第一n型金属氧化物半导体(NMOS)晶体管，并且所述第二电流源包括第二NMOS晶体管。
6.根据权利要求2所述的器件，其中所述源极接触件和所述第二源极接触件耦合到第一电路装置，其中所述漏极接触件和所述第二漏极接触件耦合到第二电路装置，并且其中所述finFET和所述第二finFET被配置为响应于施加到所述栅极接触件和所述第二栅极接触件的电压而在所述第一电路装置与所述第二电路装置之间提供电路径。
7.根据权利要求1所述的器件，其中所述体接触件被配置为输出与关于所述finFET的温度成比例的第一电压。
8.根据权利要求7所述的器件，其中所述温度感测电路包括被配置为至少部分地基于所述第一电压来输出第二电压的放大器。
9.根据权利要求1所述的器件，其中所述源极接触件耦合到第一电路装置，所述漏极接触件耦合到第二电路装置，并且其中所述finFET被配置为响应于施加到所述栅极接触件的电压而在所述第一电路装置与所述第二电路装置之间提供电路径。
10.根据权利要求1所述的器件，进一步包括第二finFET，所述第二finFET包括电耦合到所述温度感测电路的第二体接触件。
11.根据权利要求10所述的器件，其中所述体接触件被配置为输出与关于所述finFET的温度成比例的第一电压，并且其中所述第二体接触件被配置为输出与关于所述第二finFET的第二温度成比例的第二电压。
12.根据权利要求10所述的器件，其中所述温度感测电路包括放大器，所述放大器包括：
第一输入，被配置为从所述体接触件接收第一电压；
第二输入，被配置为从所述第二体接触件接收第二电压；以及
输出，被配置为基于所述第一电压和所述第二电压来生成输出电压。
13.一种方法，包括：
从器件的第一鳍式场效应晶体管(finFET)的体接触件接收第一电压；
从所述器件的第二finFET的第二体接触件接收第二电压；以及
基于所述第一电压和所述第二电压来生成与所述器件的温度相对应的输出。
14.根据权利要求13所述的方法，其中所述输出基于所述第一电压与所述第二电压之间的差来生成。
15.根据权利要求13所述的方法，其中所述第一finFET的第一源极接触件电耦合到所述第二finFET的第二源极接触件。
16.根据权利要求13所述的方法，其中所述第一finFET的第一漏极接触件电耦合到所述第二finFET的第二漏极接触件。
17.根据权利要求13所述的方法，其中所述第一finFET的第一栅极接触件电耦合到所述第二finFET的第二栅极接触件。
18.根据权利要求13所述的方法，其中第一电流源电耦合到所述体接触件，并且其中第二电流源电耦合到所述第二体接触件。
19.根据权利要求13所述的方法，其中所述第一电压与关于所述第一finFET的第一温度成比例，并且其中所述第二电压与关于所述第二finFET的第二温度成比例。
20.一种器件，包括：
第一鳍式场效应晶体管(finFET)，包括第一体接触件；
第二finFET，包括第二体接触件；以及
温度感测电路，包括：
放大器，包括：
第一输入，电耦合到所述第一体接触件；以及
第二输入，电耦合到所述第二体接触件；
第一电流源，电耦合到所述第一体接触件；以及
第二电流源，电耦合到所述第二体接触件。
21.根据权利要求20所述的器件，其中所述第一finFET包括第一p型金属氧化物半导体(PMOS)晶体管，并且所述第二finFET包括第二PMOS晶体管。
22.根据权利要求20所述的器件，其中所述第一电流源包括第一n型金属氧化物半导体(NMOS)晶体管，并且所述第二电流源包括第二NMOS晶体管。
23.根据权利要求20所述的器件，其中所述第一finFET包括第一n型金属氧化物半导体(NMOS)晶体管，并且所述第二finFET包括第二NMOS晶体管。
24.根据权利要求20所述的器件，其中所述第一电流源包括第一p型金属氧化物半导体(PMOS)晶体管，并且所述第二电流源包括第二PMOS晶体管。
25.根据权利要求20所述的器件，其中所述第一电流源向所述第一体接触件提供第一电流，其中所述第二电流源向所述第二体接触件提供第二电流，并且其中所述第一电流不同于所述第二电流。
26.根据权利要求20所述的器件，其中所述第一体接触件被配置为输出与关于所述第一finFET的第一温度成比例的第一电压，并且其中所述第二体接触件被配置为输出与关于第二finFET的第二温度成比例的第二电压。
27.根据权利要求26所述的器件，其中所述放大器进一步包括被配置为基于所述第一电压和所述第二电压来生成输出电压的输出。
28.根据权利要求20所述的器件，其中所述第一finFET进一步包括第一源极接触件、第一漏极接触件和第一栅极接触件，其中所述第一源极接触件耦合到第一电路装置，所述第一漏极接触件耦合到第二电路装置，并且其中所述第一finFET被配置为响应于施加到所述第一栅极接触件的电压而在所述第一电路装置与所述第二电路装置之间提供电路径。
29.一种装置，包括：
用于从器件的第一鳍式场效应晶体管(finFET)的体接触件接收第一电压的部件；
用于从所述器件的第二finFET的第二体接触件接收第二电压的部件；以及
用于比较所述第一电压和所述第二电压以生成与所述器件的温度相对应的输出电压的部件。
30.根据权利要求29所述的装置，其中用于接收所述第一电压的部件、用于接收所述第二电压的部件和用于输出所述输出电压的部件被集成到以下中的至少一项中：通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板电脑、便携式计算机、台式计算机、机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、显示器、计算机显示器、电视机、调谐器、收音机、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘(DVD)播放器或便携式数字视频播放器。
CN201680053405.9A 2015-09-16 2016-08-08 用于晶体管温度感测的方法和设备 Expired - Fee Related CN108369142B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/856,004 2015-09-16
US14/856,004 US10018515B2 (en) 2015-09-16 2015-09-16 Transistor temperature sensing
PCT/US2016/046045 WO2017048405A1 (en) 2015-09-16 2016-08-08 Transistor temperature sensing

Publications (2)

Publication Number Publication Date
CN108369142A true CN108369142A (zh) 2018-08-03
CN108369142B CN108369142B (zh) 2021-06-25

Family

ID=56883849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680053405.9A Expired - Fee Related CN108369142B (zh) 2015-09-16 2016-08-08 用于晶体管温度感测的方法和设备

Country Status (8)

Country Link
US (1) US10018515B2 (zh)
EP (1) EP3362768B1 (zh)
JP (1) JP2018534544A (zh)
KR (1) KR20180052736A (zh)
CN (1) CN108369142B (zh)
CA (1) CA2994168A1 (zh)
TW (1) TW201723446A (zh)
WO (1) WO2017048405A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230153840A (ko) * 2022-04-29 2023-11-07 주식회사 웨이브피아 반도체 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179234U (zh) * 1984-10-29 1986-05-27
US6316971B1 (en) * 1998-09-18 2001-11-13 Nec Corporation Comparing and amplifying detector circuit
US20040140826A1 (en) * 2001-07-23 2004-07-22 Infineon Technologies Ag Method for detecting the reliability of integrated semiconductor components at high temperatures
US20050232333A1 (en) * 2004-04-14 2005-10-20 Franch Robert L On chip temperature measuring and monitoring circuit and method
US20070284576A1 (en) * 2006-03-24 2007-12-13 Infineon Technologies Ag Semiconductor circuit arrangement and associated method for temperature detection
US20090001464A1 (en) * 2007-06-27 2009-01-01 International Business Machines Corporation Finfet with top body contact
CN102109550A (zh) * 2009-12-25 2011-06-29 台达电子工业股份有限公司 过电压与过温度检测电路
CN104458034A (zh) * 2013-09-22 2015-03-25 中兴通讯股份有限公司 温度检测方法和温度检测装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1081477B1 (en) 1999-08-31 2006-10-18 STMicroelectronics S.r.l. CMOS Temperature sensor
US7348642B2 (en) * 2005-08-03 2008-03-25 International Business Machines Corporation Fin-type field effect transistor
US9347836B2 (en) * 2011-11-15 2016-05-24 Ati Technologies Ulc Dynamic voltage reference for sampling delta based temperature sensor
US9702763B2 (en) * 2013-06-17 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal sensor
WO2015012798A1 (en) 2013-07-22 2015-01-29 Intel Corporation Current-mode digital temperature sensor apparatus
US9536876B2 (en) 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat
KR102224850B1 (ko) 2013-10-07 2021-03-08 삼성전자주식회사 온도측정용 전극을 구비하는 반도체 소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6179234U (zh) * 1984-10-29 1986-05-27
US6316971B1 (en) * 1998-09-18 2001-11-13 Nec Corporation Comparing and amplifying detector circuit
US20040140826A1 (en) * 2001-07-23 2004-07-22 Infineon Technologies Ag Method for detecting the reliability of integrated semiconductor components at high temperatures
CN1237596C (zh) * 2001-07-23 2006-01-18 因芬尼昂技术股份公司 测量集成半导体组件在高温时的可靠性的装置和方法
US20050232333A1 (en) * 2004-04-14 2005-10-20 Franch Robert L On chip temperature measuring and monitoring circuit and method
US20070284576A1 (en) * 2006-03-24 2007-12-13 Infineon Technologies Ag Semiconductor circuit arrangement and associated method for temperature detection
US20090001464A1 (en) * 2007-06-27 2009-01-01 International Business Machines Corporation Finfet with top body contact
CN102109550A (zh) * 2009-12-25 2011-06-29 台达电子工业股份有限公司 过电压与过温度检测电路
CN104458034A (zh) * 2013-09-22 2015-03-25 中兴通讯股份有限公司 温度检测方法和温度检测装置

Also Published As

Publication number Publication date
WO2017048405A1 (en) 2017-03-23
CN108369142B (zh) 2021-06-25
CA2994168A1 (en) 2017-03-23
TW201723446A (zh) 2017-07-01
US10018515B2 (en) 2018-07-10
US20170074728A1 (en) 2017-03-16
KR20180052736A (ko) 2018-05-18
EP3362768B1 (en) 2020-12-23
EP3362768A1 (en) 2018-08-22
JP2018534544A (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
US10134723B2 (en) Electrostatic discharge protection device and electronic device having the same
US10332871B2 (en) Area-efficient and robust electrostatic discharge circuit
TW201926837A (zh) 靜電放電保護電路以及包含該電路的積體電路
US9508439B2 (en) Non-volatile multiple time programmable memory device
JP6356761B2 (ja) メモリセルをプログラムするシステムおよび方法
US20110234307A1 (en) Countermeasure method and device against an attack by fault injection in an electronic microcircuit
US20160202954A1 (en) Voltage controlled nano-magnetic random number generator
US9373412B2 (en) System and method of programming a memory cell
KR20140015880A (ko) 시스템 온 칩 및 그것의 온도 제어 방법
TW201042656A (en) Regulators regulating charge pump and memory circuits thereof
US11290289B2 (en) Supply voltage and temperature insensitive physically unclonable function circuit
CN108369142A (zh) 晶体管温度感测
US8642422B2 (en) Method of manufacturing a semiconductor device
WO2019132887A1 (en) Reduced electric field by thickening dielectric on the drain side
Aoulaiche et al. Understanding and optimizing the floating body retention in FDSOI UTBOX
Wu et al. PSP-SOI: A surface-potential-based compact model of SOI MOSFETs
JP2008109148A (ja) 半導体集積装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210625