KR20230153840A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20230153840A KR20230153840A KR1020220053769A KR20220053769A KR20230153840A KR 20230153840 A KR20230153840 A KR 20230153840A KR 1020220053769 A KR1020220053769 A KR 1020220053769A KR 20220053769 A KR20220053769 A KR 20220053769A KR 20230153840 A KR20230153840 A KR 20230153840A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature sensor
- electrode
- transistor
- semiconductor device
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000009529 body temperature measurement Methods 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
- G01K1/14—Supports; Fastening devices; Arrangements for mounting thermometers in particular locations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
- G01K1/08—Protective devices, e.g. casings
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/34—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using capacitative elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치에 관한 것이다. 본 발명의 일 실시예에 따른 반도체 장치는 반도체 기판, 반도체 기판 위에 배치된 활성층, 활성층 위에 배치된 트랜지스터, 및 활성층의 일부 영역에 배치된 적어도 하나의 측온센서를 포함하고, 트랜지스터는 반도체 기판 위에 배치된 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 활성층은 반도체 기판 상에서 소스 전극 및 드레인 전극 사이에 생성되는 채널영역을 포함하는, 반도체 장치를 포함한다.
Description
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 트랜지스터의 온도를 측정하는 것이 가능한, 반도체 장치에 관한 것이다.
최근 전기차, 자율주행차, 5G, 고해상도 레이더 등의 분야에서 반도체 PA(Power Amplifier) 기술이나 MMIC(Monolithic Microwave Integrated Circuit) 기술에 많은 관심이 쏠리고 있다.
특히, 데이터를 고출력으로 송수신하기 위해 여러 기술과 소재가 개발되고 있다. 예를 들어 GaN(Gallium Nitride)은 3.4eV의 넓은 에너지 갭으로 인하여 고전압에서 동작이 가능하고, 전류밀도와 전력밀도가 높고, 고속동작이 가능하여, 최근 고주파·고출력·고효율·소형 PA(Power Amplifier) 소자의 재료로서 GaN HEMT(High Electron Mobility Transistor) 소자의 사용이 급격히 증가하고 있다.
하지만 반도체 장치의 고주파·고출력·고효율·소형화가 진행될수록 트랜지스터에서 더욱 많은 열을 발생시키고, 이러한 현상은 반도체 장치의 성능과 수명을 저하시킨다. 때문에 반도체 장치의 온도를 정밀하게 측정하기 위한 기술이 활발히 개발되었다.
하지만 종래의 반도체 장치의 온도측정 기술에는 측온센서가 주된 발열원인 트랜지스터의 게이트-채널영역과 멀리 떨어져 있어 정확한 온도측정이 이루어지지 않는 문제점이 있다.
또한 종래의 반도체 장치의 온도측정 기술에는 측온센서가 공기의 온도에 영향을 많이 받아 트랜지스터의 최고 발열원에서의 온도를 정확히 측정을 못하는 문제점이 있다,
한편, 전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 발명이 해결하고자 하는 과제는 반도체 장치 외부의 공기 온도의 영향을 받지 않으면서 반도체 장치의 온도를 정밀하게 측정하여 반도체 장치의 성능과 수명을 향상시키는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 측온센서를 게이트-채널영역에 인접하게 배치하여 트랜지스터의 최고 발열원에서의 온도를 정확하게 측정하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 측온센서를 형성하는 데에 별도의 공정이나 추가 공간 확보가 필요하지 않아 비용 절감의 효과가 있는 반도체 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 반도체 기판, 반도체 기판 위에 배치된 활성층, 활성층 위에 배치된 트랜지스터, 및 활성층의 일부 영역에 배치된 적어도 하나의 측온센서를 포함하고, 트랜지스터는 반도체 기판 위에 배치된 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 활성층은 반도체 기판 상에서 소스 전극 및 드레인 전극 사이에 생성되는 채널영역을 포함하는, 반도체 장치를 포함한다.
본 발명의 다른 특징에 따르면, 활성층 상에 배치된 적어도 하나의 패드를 더 포함하고, 적어도 하나의 패드는 적어도 하나의 온도측정용 패드를 포함하고, 온도측정용 패드는 측온센서와 연결되고 트랜지스터의 온도정보를 측온센서로부터 수신하는 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 소스 전극과 드레인 전극은 활성층과 오믹(Ohmic) 컨택하고, 측온센서는 반도체 기판의 하부에 배치된 접지전극에 접지된, 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 측온센서는, 소스 전극 및 드레인 전극 중 측온센서와 가장 가까운 전극의 폭의 0.5배 내지 5배만큼 가장 가까운 전극으로부터 이격된, 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 측온센서는 채널영역 내부에 배치된, 반도체 장치를 포함할 수 있다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 반도체 기판 위에 배치된 활성층, 활성층 위에 배치된 적어도 하나의 트랜지스터를 포함하는 복수의 트랜지스터 유닛들 및 활성층의 일부 영역에 배치된 적어도 하나의 측온센서를 포함하고 트랜지스터는 반도체 기판 위에 배치된 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 활성층은 반도체 기판 상에서 소스 전극 및 드레인 전극 사이에 생성되는 채널영역을 포함하는, 반도체 장치를 포함한다.
본 발명의 다른 특징에 따르면, 활성층 상에 배치된 적어도 하나의 패드를 더 포함하고, 적어도 하나의 패드는 적어도 하나의 온도측정용 패드를 포함하고, 온도측정용 패드는 측온센서와 연결되고 트랜지스터의 온도정보를 측온센서로부터 수신하는, 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 소스 전극과 드레인 전극은 활성층과 오믹(Ohmic) 컨택하고, 측온센서는 반도체 기판의 하부에 배치된 접지전극에 접지된, 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 반도체 장치는 적어도 하나의 트랜지스터 유닛을 포함하는 트랜지스터 어레이를 포함하고, 측온센서는, 소스 전극 및 드레인 전극 중 측온센서와 가장 가까운 전극의 폭의 0.5배 내지 5배만큼 가장 가까운 전극으로부터 이격된, 반도체 장치를 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 트랜지스터 유닛들 각각은 서로에 대해 이격되고, 측온센서는, 복수의 트랜지스터 유닛들 사이에 배치되고, 측온센서의 일측은 일측과 가장 가까운 전극의 폭의 0.5배 내지 5배만큼 가장 가까운 전극으로부터 이격되고, 측온센서의 일측에 대응하는 타측과, 가장 가까운 전극을 포함하는 트랜지스터 유닛과 인접한 트랜지스터 유닛에서 측온센서의 타측과 가장 가까운 인접전극의 폭의 0.5배 내지 5배만큼 가장 가까운 인접전극으로부터 이격되는, 반도체 장치를 포함할 수 있다.
본 발명의 과제 해결 수단 중 어느 하나에 의하면, 측온센서가 활성층에 배치되고 주된 발열원인 트랜지스터의 채널영역과 근접하게 배치되어 정확한 온도측정을 할 수 있다.
본 발명의 과제 해결 수단 중 어느 하나에 의하면 측온센서의 상측면을 덮도록 증착된 금속층에 의해, 반도체 장치는 외부 공기의 온도에 영향을 받지 않고 트랜지스터의 최고 발열원에서의 온도를 정확하고 정밀하게 측정할 수 있다.
본 발명의 과제 해결 수단 중 어느 하나에 의하면, 측온센서가 활성층이 형성되는 공정과 같은 공정에서 형성되므로, 측온센서를 반도체 장치에 배치하기 위해 소모되는 공정과 비용이 절감될 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 평면도이다.
도 2는 도 1의 일점 쇄선 Ⅱ-Ⅱ’을 따라 자른 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 평면도이다.
도 4는 도 3의 일점 쇄선 Ⅳ-Ⅳ’을 따라 자른 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 평면도이다.
도 6은 도 5의 일점 쇄선 Ⅵ-Ⅵ’을 따라 자른 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 평면도이다.
도 8은 도 7의 일점 쇄선 Ⅷ-Ⅷ’을 따라 자른 단면도이다.
도 9는 도 7의 일점 쇄선 Ⅸ-Ⅸ’을 따라 자른 단면도이다.
도 2는 도 1의 일점 쇄선 Ⅱ-Ⅱ’을 따라 자른 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 평면도이다.
도 4는 도 3의 일점 쇄선 Ⅳ-Ⅳ’을 따라 자른 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 평면도이다.
도 6은 도 5의 일점 쇄선 Ⅵ-Ⅵ’을 따라 자른 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 평면도이다.
도 8은 도 7의 일점 쇄선 Ⅷ-Ⅷ’을 따라 자른 단면도이다.
도 9는 도 7의 일점 쇄선 Ⅸ-Ⅸ’을 따라 자른 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
별도로 명시하지 않는 한 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하 첨부된 도면을 참조하여, 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 평면도이고, 도 2는 도 1의 일점 쇄선 Ⅱ-Ⅱ’을 따라 자른 단면도이다.
먼저 도 1 및 도 2를 참조하면, 반도체 장치(100)는 반도체 기판(110), 활성층(115), 트랜지스터(120), 및 적어도 하나의 측온센서(140)를 포함한다.
도 1을 참조하면, 트랜지스터(120)는 반도체 기판(110)의 중심에 배치되고, 게이트 전극(121)을 중심으로 게이트 전극(121)의 양측에 배치된 소스 전극(124) 및 드레인 전극(126)을 포함한다. 온도측정용 패드(135)를 포함한 복수의 패드(130)들은 트랜지스터(120)를 둘러싸며 배치되고, 측온센서(140)는 트랜지스터(120)의 일단과 온도측정용 패드(135) 사이에 배치된다.
도 2를 참조하면, 반도체 기판(110)은 접지전극(105)의 위에 배치되고, 활성층(115)은 반도체 기판(110)의 위에 배치된다. 트랜지스터(120)는 활성층(115) 위에 배치되고, 게이트 전극(121), 게이트 전극(121)과 활성층(115) 사이에 배치된 산화막(122), 소스 전극(124), 드레인 전극(126)을 포함한다. 채널영역(128)은 게이트 전극(121)과 드레인 전극(126)에 전압이 인가되어 소스 전극(124)과 드레인 전극(126) 사이에 전류가 흐를 때 형성될 수 있다. 온도측정용 패드(135)는 활성층(115) 위의 양 극단에 배치된다. 측온센서(140)는 트랜지스터(120)의 일단과 온도측정용 패드(135) 사이 및 활성층(115) 내부에 배치된다. 금속층(145)은 측온센서(140) 위의 일부 영역 및 활성층(115) 위의 일부 영역에 배치되며, 온도측정용 패드(135)의 일부와 닿도록 배치된다.
도1 및 도2를 참조하면, 반도체 기판(110)은 Si, SiC, Al2O3, GaAs, InP, InAs, InSb 등 다양한 소재로 이루어질 수 있다. 또한 반도체 기판(110) 내부에 산화막 유전층이 추가로 배치될 수 있다. 또한 반도체 기판(110)은 산화·포토·식각·박막 등의 공정을 거칠 수 있다.
접지전극(105)이란 지면과 연결되어 전위가 0인 전극이다. 도 2를 참조하면, 접지전극(105)은 반도체 기판(110) 아래에서 반도체 기판(110)의 일부 영역에만 배치될 수 있다. 접지전극(105)은 반도체 장치(100)의 적어도 하나의 구성과 연결되고, 바람직하게는 소스 전극(124)과 연결될 수 있다. 접지전극(105)이 측온센서(140)와 연결된다면, 반도체 장치(100) 외부의 측정용 단자가 온도측정용 패드(135)에서 전압을 측정할 때 반도체 장치(100) 외부의 측정용 단자를 하나만 사용할 수 있으므로 비용절감의 효과가 있을 수 있다. 접지전극(105)은 전도성물질이고, 금(Au)과 같이 전기전도도가 높은 물질로 이루어질 수 있다.
활성층(115)이란 트랜지스터(120)가 배치된 반도체 장치(100)의 단면도에서 채널영역(128)이 위치한 층을 의미한다. 도2를 참조하면, 활성층(115)은 반도체 기판(110) 위에 배치된다. 활성층(115)의 배치를 통해, 반도체 장치(100)의 트랜지스터(120)는 복수의 층들로 이루어질 수 있다. 또한, 활성층(115)의 일부에는 측온센서(140)가 배치될 수 있고, 활성층(115)의 상부에는 트랜지스터(120), 온도측정용 패드(135) 및 금속층(145)이 배치될 수 있다.
게이트 전극(121), 소스 전극(124) 및 드레인 전극(126)에 특정한 전압이 각각 인가되면 활성층(115)의 일부에 전자나 홀이 이동하면서 채널영역(128)이 생성된다. 활성층(115)의 일부에는 채널영역(128)이 생성될 수 있다.
활성층(115)은 반도체 기판(110)과 트랜지스터(120)의 종류에 따라 다양한 소재로 이루어질 수 있다. 활성층(115)은 반도체 기판(110)에 3족 원소인 Ga 및 5족 원소인 N 등을 공급하는 에피택셜 성장(Epitaxial Growth) 등의 공정을 거쳐 생성될 수 있다. 이에, 활성층(115)의 소재는 3족 및 5족의 원소들을 포함하는 화합물일 수 있다. 예를 들어, 활성층(115)의 소재는 AlGaN, GaN또는 GaAs일 수 있다. 활성층(115)은 열전도성을 가지며, 채널영역(128)의 온도를 측온센서(140)까지 전달할 수 있다.
도 1 및 도 2를 참조하면, 트랜지스터(120)는 활성층(115) 위에 배치되고 온도측정용 패드(135)를 포함한 복수의 패드(130)들로 둘러쌓여 배치된다. 트랜지스터(120)는 게이트 전극(121), 산화막(122), 소스 전극(124), 드레인 전극(126)을 포함한다. 트랜지스터(120)의 배치 및 구조는 설명 편의를 위하여 MOSFET의 구조로 도시하고 설명하였을 뿐, 이에 제한되지 않으며 다양한 트랜지스터들의 배치 및 구조로 대체될 수 있다. 예를 들어 트랜지스터(120)는 반도체 기판(110) 상에서 일정한 영역 내에 배치될 수 있고, HEMT의 구조 또는 상부 전극과 하부 전극으로 구분되는 구조일 수 있다. 트랜지스터(120)는 전류나 전압흐름을 조절하여 신호를 증폭하거나 전류의 스위치 기능을 수행할 수 있다.
도2를 참조하면, 게이트 전극(121)은 산화막(122) 위에 증착되어 배치된 다결정 실리콘일 수 있다. 게이트 전극(121)은 활성층(115)과 게이트 전극(121) 사이에 배치된 산화막(122)에 의해 절연될 수 있다. 게이트 전극(121)에 전압이 인가되면 게이트 전극(121)은 채널영역(128)의 전도도를 조절하는 역할을 수행할 수 있다.
도2를 참조하면, 산화막(122)은 활성층(115) 상에서 소스 전극(124) 및 드레인 전극(126) 사이, 및 게이트 전극(121) 아래에 배치된다. 반도체 기판(110)이 산화공정을 거치며 형성되며, 산화물로 이루어질 수 있다. 바람직하게, 산화막(122)은 SiO2로 이루어질 수 있다. 산화막(122)은 게이트 전극(121)과 채널영역(128) 사이에 전류가 흐르지 않게 하는 게이트 절연체로 기능한다. 다만, 반도체 장치(100)의 형성 공정에 따라 산화막(122)의 수평·수직 등 배치형태와 절연·유전 등 수행기능이 매우 다양하므로, 본 실시예의 배치나 기능에 한정되지 않는다.
도2를 참조하면, 소스 전극(124) 및 드레인 전극(126)은 활성층(115) 상에 배치된다. 소스 전극(124) 및 드레인 전극(126)은 활성층(115) 상에서 게이트 전극(121)을 중심에 두고 게이트 전극(121)으로부터 서로 이격되어 배치된다.
소스 전극(124) 및 드레인 전극(126)은 동일한 물질로 구성될 수 있다. 구체적으로, 소스 전극(124) 및 드레인 전극(126)은 금속으로 구성될 수 있다. 이에, 소스 전극(124) 및 드레인 전극(126)은 반도체인 활성층(115)과 오믹(ohmic) 컨택할 수 있다. 소스 전극(124)과 드레인 전극(126)은 대칭적인 소자로서 각각의 위치가 바뀌어도 트랜지스터(120)가 정상적으로 동작할 수 있다.
드레인 전극(126)과 소스 전극(124)간에 전압을 인가하면 드레인 전류가 흐르고, 게이트 전극(121)과 소스 전극(124)간에 인가된 전압에 의해 드레인 전류를 제어할 수 있다. 상술한 경우, 드레인 전극(126)에 인가되는 전압과 전류는 선형관계가 형성될 수 있는데, 이때 소스 전극(124)과 드레인 전극(126)은 가변 저항처럼 동작 할 수 있다. 소스 전극(124)은 채널영역(128)에 전하 캐리어를 공급하는 역할을 하며, 드레인 전극(126)은 상기 전하 캐리어를 흡수하는 역할을 한다.
채널영역(128)이란 트랜지스터(120)에서 전자가 흐를 수 있는 영역을 의미한다. 도 1 및 도2를 참조하면, 채널영역(128)은 산화막(122)의 하부 활성층(115) 영역 및 소스 전극(124)의 하부 활성층(115)과 드레인 전극(126)의 하부 활성층(115) 사이에 얇은 층 형태로 생성된다.
채널영역(128)은 게이트 전극(121)에 전압이 인가되어 형성된 전기장에 의해 생성된다. 구체적으로, 채널영역(128)은 게이트 전극(121)에 문턱전압보다 높은 전압이 인가되고 드레인 전극(126)에 전압이 안가될 때 생성될 수 있다. 이후, 게이트 전극(121)에 인가되는 전압이 증가할수록 채널영역(128)의 캐리어 농도가 증가하여 전도도가 증가될 수 있다. 채널영역(128)은 전도성 및 일정한 저항을 갖는다. 일반적으로 게이트 전극(121)에 전압을 인가하거나 전압을 끊을 때 발생하는 전위의 변화가 트랜지스터(120)에서 열에너지를 가장 많이 생성하므로, 채널영역(128) 중 게이트 전극(121)과 가까운 영역은 반도체 장치(100)에서 가장 온도가 높은 부분일 수 있다.
패드(130)란 반도체 장치(100) 외부의 측정용 단자가 반도체 장치(100)와 전기적으로 연결되는 부분을 의미한다. 도 1을 참조하면, 패드(130)는 반도체 장치(100)의 외측에서 트랜지스터(120)를 둘러쌓으며 배치된다. 패드(130)는 금속으로 이루어질 수 있고, 반도체 장치(100)의 온도 및 RF 특성 등에 대한 정보를 반도체 장치(100)의 외부로 송신하고 외부에서 공급되는 다양한 전기 신호, 전압 및 전류 등을 반도체 장치(100)에 공급할 수 있다.
도 1 및 도 2를 참조하면, 온도측정용 패드(135)는 반도체 장치(100)의 외측에 배치되고, 활성층(115) 위에 배치된다. 온도측정용 패드(135)는 적어도 하나의 패드(130) 중 일부로써 반도체 장치(100)의 온도 정보를 반도체 장치(100)의 외부로 전송한다. 온도측정용 패드(135)는 전기적으로 측온센서(140)와 연결되어 있어, 트랜지스터(120)의 온도정보를 측온센서(140)로부터 수신할 수 있다.
여기서, 트랜지스터(120)의 온도정보는 트랜지스터(120)에서 발생하는 열에 따라 변하는 측온센서(140)의 전기적 특성을 의미한다. 예를 들어, 트랜지스터(120)의 온도정보는 트랜지스터(120)에서 발생하는 열로 인해 변하는 측온센서(140)의 저항이나 커패시턴스(capacitance)일 수 있다. 이에, 반도체 장치(100) 외부의 측정용 단자는 온도측정용 패드(135)와 전기적으로 연결되어 측온센서(140)에 전류를 인가하여 측온센서(140)의 전압을 측정하거나 측온센서(140)의 저항을 측정함으로써, 측온센서(140)의 저항이나 커패시턴스의 변화를 통해 트랜지스터(120)의 온도정보를 전기적 신호로 전달받을 수 있다.
온도측정용 패드(135)의 배치, 개수 또는 모양은 도 1 및 도 2에서의 배치에 한정되지 않으며, 외부의 측정용 단자와 접촉하는 위치, 측온센서(140)와의 간격 및 연결관계를 고려하여 배치될 수 있다. 온도측정용 패드(135)와 측온센서(140)와의 배치가 밀접할수록 채널영역(128)의 열이 측온센서(140)로 손실없이 전달되어, 최고 발열부인 채널영역(128)의 온도가 정확하고 정밀하게 측정될 수 있다.
도 1 및 도 2를 참조하면, 측온센서(140)는 트랜지스터(120)의 일단과 온도측정용 패드(135) 사이에 배치되고, 활성층(115)의 일부에 삽입되어 배치된다. 바람직하게는 측온센서(140)는 소스 전극(124) 및 드레인 전극(126) 중 측온센서(140)와 가장 가까운 전극의 폭의 0.5배 내지 5배만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다. 예를 들어, 복수의 측온센서들(140a, 140b)에 가장 가까운 전극은 소스 전극(124)이고, 복수의 측온센서들(140a, 140b) 각각과 소스 전극(124) 사이의 간격(d11, d12)은 소스 전극(124)의 폭(w1)의 0.5배 내지 5배이다.
측온센서(140)가 트랜지스터(120)으로부터 일정 간격 이상 이격되어야 반도체 장치(100)가 제조되기 편하고 측온센서(140)가 반도체 장치(100)의 RF특성을 저해하지 않는다. 그리고, 측온센서(140)가 트랜지스터(120)와 어느정도 밀접해야 트랜지스터(120)의 최고 발열부의 온도를 정확하게 측정할 수 있다. 따라서, 더 바람직하게는 측온센서(140)는 소스 전극(124) 및 드레인 전극(126) 중 측온센서(140)와 가장 가까운 전극의 폭의 0.9배 내지 1.1배만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다. 더욱 바람직하게는 측온센서(140)는 소스 전극(124) 및 드레인 전극(126) 중 측온센서(140)와 가장 가까운 전극의 폭만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다.
도 2를 참조하면, 측온센서(140)는 활성층(115)의 일부 영역에 배치된다. 측온센서(140)는, 활성층(115)이 형성되는 공정에서 활성층(115) 내부에 삽입되도록 형성되므로, 측온센서(140)를 반도체 장치(100)에 배치하기 위해 필요한 추가 공정이 적고 이에 따른 비용도 절감될 수 있다.
측온센서(140)는 온도에 따라 전기적 성질이 변하는 소재로 구성될 수 있다. 측온센서(140)는 접합부의 온도에 따라 출력 전압이 변화하는 p-n접합 다이오드일 수 있고, 반도체 장치에서 주요 발열원인 트랜지스터(120)가 아닌 또 다른 트랜지스터일 수 있다. 바람직하게는 측온센서(140)는 온도에 따라 저항값이 변하는 열가변 저항 이거나 열가변 커패시터일 수 있다. 이러한 경우, 측온센서(140)는 다이오드나 트랜지스터에 비해, 적은 공정 및 비용으로 활성층(115) 내부에 배치될 수 있고, 차지하는 공간도 좁을 수 있다.
열가변 저항으로 구성된 측온센서(140)는 다양한 소재로 구성될 수 있다. 측온센서(140)는 박막 저항(Thin Film Resistor; TFR)일 수 있고, NiCr 또는 TaN으로 구성될 수 있다. 바람직하게는 측온센서(140)는 메사 저항(Mesa Resistor)일 수 있다. 일반적으로 메사 저항은 저항온도계수(Temperature Coefficient of Resistivity; TCR)가 높으므로 메사 저항으로 구성된 측온센서(140)는 트랜지스터(120)의 온도를 보다 정확하게 측정할 수 있다.
도 2를 참조하면, 금속층(145)은 측온센서(140) 상측 영역 및 활성층(115) 상측의 일부 영역에 배치되며, 온도측정용 패드(135)의 일부와 닿도록 배치된다. 금속층(145)은 측온센서(140) 상측 영역의 일부 또는 전부를 덮도록 배치될 수 있다. 금속층(145)은 반도체 장치(100)의 오염을 방지하기 위해 증착된 배리어 메탈(Barrier Metal)의 일부일 수 있다. 금속층(145)은 온도측정용 패드(135)와 측온센서(140)를 전기적으로 연결시키는 역할을 한다.
또한, 금속층(145)의 열전도도가 활성층(115)의 열전도도보다 매우 낮도록 금속층(145)이 구성될 수 있다. 이러한 구성에 의하면, 측온센서(140)는 반도체 장치(100) 상부의 외부 공기와 금속층(145)에 의해 단절되고, 측온센서(140)의 전기적 성질 변화는 반도체 장치(100)의 동작에 의해 가열된 외부 공기의 온도보다 채널영역(128)의 온도 변화에 더욱 의존한다. 이에, 측온센서(140)는 트랜지스터(120)의 최고 발열원에서의 온도를 정확하고 정밀하게 측정할 수 있다.
상술한 실시예에 따르면, 측온센서(140)가 활성층(115) 내부에서 채널영역(128)과 일정한 거리만큼 이격되어, 반도체 장치(100)의 RF특성을 저해하지 않고도 최고 발열부인 채널영역(128)의 열이 측온센서(140)로 손실없이 전달된다. 이로인해, 반도체 장치(100)는 자체적으로 최고 발열부의 온도를 정확하고 정밀하게 측정할 수 있다.
또한 상술한 실시예에 따르면, 측온센서(140)가 활성층(115)이 형성되는 공정과 같은 공정에서 형성되므로, 반도체 장치(100)의 사용은 측온센서(140)를 반도체 장치(100)에 배치하기 위해 소모되는 공정과 비용을 절감할 수 있다.
또한 상술한 실시예에 따르면, 측온센서(140)가 접지전극(105)과 전기적으로 연결되어 측온센서(140)의 전압을 측정하기 위해서 반도체 장치(100) 외부의 측정용 단자가 한 개만 필요하므로, 반도체 장치(100)의 온도를 측정하는 비용을 절감할 수 있다.
또한 상술한 실시예에 따르면, 측온센서(140)의 상측면을 덮도록 증착되고 열전도도가 낮은 금속층(145)에 의해, 반도체 장치(100)는 외부 공기의 온도에 영향을 받지 않고 트랜지스터(120)의 최고 발열원에서의 온도를 정확하고 정밀하게 측정할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치의 평면도이고, 도 4는 도 3의 일점 쇄선 Ⅳ-Ⅳ’을 따라 자른 단면도이다. 본 실시예의 일부 구성이 앞서 설명한 다른 실시예의 일부 구성과 중복된다면, 그 구성에 대한 중복설명은 생략한다.
도 3 및 도 4를 참조하면, 반도체 장치(300)는 반도체 기판(310), 활성층(315), 트랜지스터(320), 및 적어도 하나의 측온센서(340)를 포함한다.
도 3 및 도 4를 참조하면, 측온센서(340)는 반도체 장치(300)의 채널영역(328) 내부 및 산화막(322) 하부에 배치된다. 상술한대로, 트랜지스터(32)에서 최고 발열원은 채널영역(328) 중 게이트 전극(321)과 가까운 영역일 수 있다. 이에, 게이트 전극(321)과 가까운 채널영역(328)에 측온센서(340)를 배치함으로써, 트랜지스터(320)의 최고 발열원에서의 온도가 더욱 정확하게 측정될 수 있다.
도 3 및 도 4를 참조하면, 온도측정용 패드(335)는 도 3의 반도체 장치(300)의 일측에 배치될 수 있다. 측온센서(340)의 전기적 성질을 측정하는 온도측정용 패드(335)는 1개로 충분하므로, 온도측정용 패드(335)를 1개만 배치함으로써 반도체 장치(300)를 소형화하거나 다른 구성을 추가로 배치하여 집적도를 높일 수 있다. 본 실시예에서는 도 3에서 반도체 장치(300)의 좌측에 배치되었으나, 온도측정용 패드(335)는 측온센서(340)의 전기적 성질을 편리하고 정확하게 측정할 수 있도록 자유롭게 배치될 수 있다.
이로써, 온도측정용 패드(335)가 도 3에서 반도체 장치(300)의 상측 또는 하측에 배치되는 구조에 비해, 온도측정용 패드(335)와 측온센서(340)의 간격은 더욱 짧아지므로 온도측정용 패드(335)는 측온센서(340)의 전기적 성질을 더욱 정확하게 측정할 수 있다. 또한, 335온도측정용 패드(335)와 측온센서(340)의 사이에 트랜지스터(320)의 다른 전극들이 배치되지 않으므로 온도측정용 패드(335)와 측온센서(340)를 전기적으로 연결하기 수월하다.
도 4를 참조하면, 금속층(345)이 측온센서(340)의 하단에서 반도체 기판(310)과 활성층(315)의 접촉면까지 배치되고, 반도체 기판(310)과 활성층(315)의 접촉면의 일부 영역에 수평으로 배치되고, 반도체 기판(310)과 활성층(315)의 접촉면에서 온도측정용 패드(335)의 하단까지 배치된다. 금속층(345)은, 온도측정용 패드(335)가 측온센서(340)의 전기적 성질을 측정할 수 있도록 온도측정용 패드(335)와 측온센서(340)를 전기적으로 연결한다. 즉, 도 2의 금속층(145)과 같은 기능을 한다.
상술한 실시예에 따르면, 측온센서(340)가 최고 발열부인 채널영역(328) 중 게이트 전극(321)과 가까운 영역에 인접하여 배치되므로 반도체 장치(300)는 트랜지스터(320)의 최고 발열원에서의 온도를 매우 정밀하게 측정할 수 있다.
또한 상술한 실시예에 따르면, 온도측정용 패드(335)와 측온센서(340)의 간격이 짧고 온도측정용 패드(335)와 측온센서(340)의 사이에 트랜지스터(320)의 다른 전극들이 배치되지 않으므로, 온도측정용 패드(335)는 측온센서(340)와 편리하게 연결되어 전기적 성질을 더욱 정확하게 측정할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 평면도이고, 도 6은 도 5의 일점 쇄선 Ⅵ-Ⅵ’을 따라 자른 단면도이다. 본 실시예의 일부 구성이 앞서 설명한 다른 실시예의 일부 구성과 중복된다면, 그 구성에 대한 중복설명은 생략한다.
도 5 및 도 6를 참조하면, 반도체 장치(500)는 반도체 기판(510), 복수의 트랜지스터(520)들로 이루어진 트랜지스터 어레이(550) 및 적어도 하나의 측온센서(540)를 포함한다.
도 5를 참조하면, 반도체 장치(500)에 게이트 라인(528)이 반도체 장치(500) 중심부와 오른쪽 패드(530) 사이에 일렬로 배치되고, 데이터 라인(529a, 529b)이 반도체 장치(500) 중심부와 왼쪽 패드(530) 사이에 일렬로 배치된다. 배치된 게이트 라인(528)에서 수직으로 뻗어 나온 복수의 게이트 전극(521)들과, 데이터 라인(529a, 529b)에서 수직으로 뻗어 나온 복수의 소스 전극(524)들 및 드레인 전극(526)이 서로를 사이에 두고 평행하게 배치되어 복수의 트랜지스터(520)들을 구성한다. 그리고 복수의 트랜지스터(520)들이 배열을 이뤄 트랜지스터 어레이(550)를 구성한다.
게이트 라인(528)과 데이터 라인(529a, 529b)은 복수의 트랜지스터(520)들을 효율적으로 형성하기 위한 수단에 불과하므로, 목표하는 반도체 장치의 성질과 구성에 따라 자유롭게 배치할 수 있다.
복수의 트랜지스터(520)들은 각각 동일한 전기적 특성을 갖도록 설계될 수 있고, 복수의 트랜지스터(520)들의 개수와 각 전극의 폭과 길이를 임의로 설계할 수 있다. 예를 들어 반도체 장치(500)는 복수의 트랜지스터(520)들 중 어느 하나의 트랜지스터(520)의 소스 전극과 드레인 전극 사이에 흐르는 전류가 나머지 트랜지스터(520)들 각각의 소스 전극과 드레인 전극 사이에 흐르는 전류보다 작을 경우, 상기 어느 하나의 트랜지스터(520)의 전극의 폭과 길이를 축소 혹은 증가시켜 배치할 수 있다.
도 6을 참조하면, 채널영역(528)은 트랜지스터 어레이(550) 하부의 활성층(515) 영역 및 트랜지스터 어레이(550) 중 일단 전극 하부의 활성층(515)과 트랜지스터 어레이(550) 중 타단 전극 하부의 활성층(515) 사이에 얇은 층 형태로 생성된다. 하나의 채널영역(528)을 도시하였지만, 이는 본 실시예의 구성을 명확히 보이기 위해 편의적으로 도시한 것으로서, 채널영역(528)은 트랜지스터 어레이(550)의 각 트랜지스터(520)가 생성하는 복수의 채널영역들이 겹쳐진 영역일 수 있다.
도 5 및 도 6를 참조하면, 측온센서(540)는 트랜지스터(520)의 일단과 온도측정용 패드(535) 사이에 배치되고, 활성층(515)의 일부에 삽입되어 배치된다. 구체적으로, 측온센서(540)는 트랜지스터 어레이(550)의 일측에 인접하게 배치된 하나의 온도측정용 패드(535)와 트랜지스터 어레이(550)의 일단 사이에 배치된다. 바람직하게는 측온센서(540)는 소스 전극(524) 및 드레인 전극(526) 중 측온센서(540)와 가장 가까운 전극의 폭의 0.5배 내지 5배만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다. 예를 들어, 측온센서(540)는 소스 전극(524)의 폭의 0.5배만큼 트랜지스터 어레이(550)의 최외각 소스 전극으로부터 이격(d31)되어 배치되거나 측온센서(540)는 소스 전극(524)의 폭의 5배만큼 트랜지스터 어레이(550)의 최외각 소스 전극으로부터 이격(d31)되어 배치될 수도 있다.
상술한대로, 더 바람직하게는 측온센서(540)는 소스 전극(524) 및 드레인 전극(526) 중 측온센서(540)와 가장 가까운 전극의 폭의 0.9배 내지 1.1배만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다. 더욱 바람직하게는 측온센서(540)는 소스 전극(524) 및 드레인 전극(526) 중 측온센서(540)와 가장 가까운 전극의 폭만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다.
도 6을 참조하면, 금속층(545)은 측온센서(540) 및 활성층(515) 상측 영역 전체에 걸쳐서 배치될 수 있으며, 온도측정용 패드(535)의 일부와 닿도록 배치된다.
상술한 실시예에 따르면, 반도체 장치(500)는, 측온센서(540)가 채널영역(528)과 일정한 거리만큼 이격되어, 반도체 장치(500)의 RF특성을 저해하지 않고도 최고 발열부인 채널영역(528)의 온도를 손실없이 전달받을 수 있으므로, 최고 발열원의 온도를 정확하고 정밀하게 측정할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 평면도이고, 도 8은 도 7의 일점 쇄선 Ⅷ-Ⅷ’을 따라 자른 단면도이며, 도 9는 도 7의 일점 쇄선 Ⅸ-Ⅸ’을 따라 자른 단면도이다. 본 실시예의 일부 구성이 앞서 설명한 다른 실시예의 일부 구성과 중복된다면, 그 구성에 대한 중복설명은 생략한다.
도 7 내지 도 9를 참조하면, 반도체 장치(700)는 반도체 기판(710), 복수의 트랜지스터(720)들로 이루어진 복수의 트랜지스터 유닛(760)들 및 복수의 트랜지스터 유닛(760) 사이에 배치된 적어도 하나의 측온센서(740)를 포함한다.
도 7을 참조하면, 복수의 트랜지스터(720)들이 배열을 이뤄 트랜지스터 유닛(760)을 구성한다.
도 7 및 도 8을 참조하면, 두개의 트랜지스터 유닛(760)은 서로에 대해 이격된다. 이러한 구성은 도 5 및 도 6의 하나의 트랜지스터 어레이(550)를 두개의 트랜지스터 유닛(760)으로 분할하고 이격한 배치로 볼 수도 있다. 트랜지스터 유닛(760)의 개수는 필요에 의해서 자유롭게 선택할 수 있다.
도 7 및 도 9를 참조하면 온도측정용 패드(737)는 측온센서(740)와 패드(730) 사이에 배치된다. 상술한대로 온도측정용 패드(737)는 자유롭게 배치할 수 있으므로, 이러한 온도측정용 패드(737)의 배치로 온도측정용 패드(737)와 측온센서(740)의 간격이 짧아지고, 온도측정용 패드(335)와 측온센서(340)의 연결은 단순해지는 효과를 얻을 수 있다.
도 7 및 도 8을 참조하면, 측온센서(740)은 두개의 트랜지스터 유닛(760) 사이에 배치되고, 활성층(715)의 일부에 삽입되어 배치된다. 바람직하게는 측온센서의 일측은 상기 일측과 가장 가까운 전극의 폭의 0.5배 내지 5배만큼 상기 가장 가까운 전극으로부터 이격되고, 측온센서의 일측에 대응하는 타측과, 상기 가장 가까운 전극을 포함하는 트랜지스터 유닛과 인접한 트랜지스터 유닛에서 상기 측온센서의 타측과 가장 가까운 인접전극의 폭의 0.5배 내지 5배만큼 상기 가장 가까운 인접전극으로부터 이격되어 배치될 수 있다.
구체적으로, 복수의 측온센서들(740a, 740b) 각각의 일측 면과 가장 가까운 전극인 소스 전극과의 간격(d51, d52)은 가장 가까운 전극인 소스 전극의 폭(w5)의 0.5배 내지 5배이다. 또한, 복수의 측온센서들(740a, 740b) 각각의 타측 면과 가장 가까운 전극인 드레인 전극과의 간격(d61, d62)은 가장 가까운 전극인 드레인 전극의 폭(w6)의 0.5배 내지 5배이다.
상술한대로, 더 바람직하게는 측온센서(740)는 소스 전극(724) 및 드레인 전극(726) 중 측온센서(740)와 가장 가까운 전극의 폭의 0.9배 내지 1.1배만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다. 더욱 바람직하게는 측온센서(740)는 소스 전극(724) 및 드레인 전극(726) 중 측온센서(740)와 가장 가까운 전극의 폭만큼 가장 가까운 전극으로부터 이격되어 배치될 수 있다.
이러한 구성은 도 1 및 도 2에서 설명한 측온센서(140) 및 측온센서(140)와 가장 가까운 전극과의 배치와 대응된다.
도 8 및 도 9를 참조하면, 금속층(745)은 측온센서(740) 상측 일부 영역에 배치되고 온도측정용 패드(737)의 일부와 닿도록 배치된다. 또한 측온센서(740a)에 대응되는 금속층(745)과 다른 측온센서(740b)에 대응되는 금속층(745)이 서로 닿지 않도록 배치되어서, 측온센서(740a)와 다른 측온센서(740b)는 서로 전기적으로 연결되지 않는다. 따라서 측온센서(740a)의 전기적 성질과 다른 측온센서(740b)의 전기적 성질을 각각 따로 측정할 수 있다.
상술한 실시예에 따르면, 측온센서(740)가 채널영역(728)과 일정한 거리만큼 이격되어, 반도체 장치(700)의 RF특성을 저해하지 않고도 최고 발열부인 채널영역(728)의 온도를 손실없이 전달받을 수 있으므로, 반도체 장치(700)는 트랜지스터(720)의 최고 발열원에서의 온도를 정확하고 정밀하게 측정할 수 있다.
한편, 일반적으로 트랜지스터의 발열영역은 상기 트랜지스터의 배치영역보다 넓다. 따라서 밀접하게 배치된 트랜지스터의 개수가 많을 수록 각 트랜지스터의 발열 영역이 서로 중복되어, 반도체 장치의 최고 발열원에서의 온도가 정확히 측정되기 어렵다. 하지만 상술한대로, 복수의 트랜지스터 유닛(760)들은 도 5의 하나의 트랜지스터 어레이(550)가 분할되고 이격된 배치와 실질적으로 동일하므로, 하나의 트랜지스터 유닛(760)은 동일한 면적의 반도체 장치(700)에서 하나의 트랜지스터 어레이(550)보다 포함하는 트랜지스터(720)의 개수가 적다. 따라서 상술한 실시예에 따르면 반도체 장치(700)는 하나의 트랜지스터 어레이를 포함하는 반도체 장치보다 단순하게 온도를 측정할 수 있다.
또한, 상술한 실시예에 따르면, 측온센서(740)가 각 트랜지스터 유닛(760) 사이에 배치되어 반도체 장치(700) 중심과 거리가 가깝기 때문에, 반도체 장치(700) 내부에서의 최고 발열원 근처의 온도가 쉽게 측정될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 300, 500, 700 반도체 장치
105, 305, 505, 705 접지전극
110. 310. 510. 710 반도체 기판
115, 315, 515, 715 활성층
120, 320, 520, 720 트랜지스터
121, 321, 521 게이트 전극
122, 322 산화막
124, 324, 524 소스 전극
126, 326, 526 드레인 전극
128, 328, 528, 728 채널영역
130, 330, 530, 730 패드
135, 335, 535, 735 온도측정용 패드
140, 140a, 140b, 140c, 140d, 340, 540, 740, 740a, 740b 측온센서
145, 345, 545, 745 금속층
105, 305, 505, 705 접지전극
110. 310. 510. 710 반도체 기판
115, 315, 515, 715 활성층
120, 320, 520, 720 트랜지스터
121, 321, 521 게이트 전극
122, 322 산화막
124, 324, 524 소스 전극
126, 326, 526 드레인 전극
128, 328, 528, 728 채널영역
130, 330, 530, 730 패드
135, 335, 535, 735 온도측정용 패드
140, 140a, 140b, 140c, 140d, 340, 540, 740, 740a, 740b 측온센서
145, 345, 545, 745 금속층
Claims (10)
- 반도체 기판;
상기 반도체 기판 위에 배치된 활성층;
상기 활성층 위에 배치된 트랜지스터; 및
상기 활성층의 일부 영역에 배치된 적어도 하나의 측온센서를 포함하고,
상기 트랜지스터는 상기 반도체 기판 위에 배치된 게이트 전극, 소스 전극 및 드레인 전극을 포함하고,
상기 활성층은 상기 반도체 기판 상에서 상기 소스 전극 및 상기 드레인 전극 사이에 생성되는 채널영역을 포함하는,
반도체 장치. - 제 1항에 있어서,
상기 활성층 상에 배치된 적어도 하나의 패드를 더 포함하고,
상기 적어도 하나의 패드는 적어도 하나의 온도측정용 패드를 포함하고,
상기 온도측정용 패드는 상기 측온센서와 연결되고 상기 트랜지스터의 온도정보를 상기 측온센서로부터 수신하는,
반도체 장치. - 제 1항에 있어서,
상기 소스 전극과 상기 드레인 전극은 상기 활성층과 오믹(Ohmic) 컨택하고,
상기 측온센서는 상기 반도체 기판의 하부에 배치된 접지전극에 접지된,
반도체 장치. - 제 1항에 있어서,
상기 측온센서는,
상기 소스 전극 및 상기 드레인 전극 중 상기 측온센서와 가장 가까운 전극의 폭의 0.5배 내지 5배만큼
상기 가장 가까운 전극으로부터 이격된,
반도체 장치. - 제 1항에 있어서,
상기 측온센서는 상기 채널영역 내부에 배치된,
반도체 장치. - 반도체 기판;
상기 반도체 기판 위에 배치된 활성층;
상기 활성층 위에 배치된 적어도 하나의 트랜지스터를 포함하는 복수의 트랜지스터 유닛들; 및
상기 활성층의 일부 영역에 배치된 적어도 하나의 측온센서를 포함하고,
상기 트랜지스터는 상기 반도체 기판 위에 배치된 게이트 전극, 소스 전극 및 드레인 전극을 포함하고,
상기 활성층은 상기 반도체 기판 상에서 상기 소스 전극 및 상기 드레인 전극 사이에 생성되는 채널영역을 포함하는,
반도체 장치. - 제 6항에 있어서,
상기 활성층 상에 배치된 적어도 하나의 패드를 더 포함하고,
상기 적어도 하나의 패드는 적어도 하나의 온도측정용 패드를 포함하고,
상기 온도측정용 패드는 상기 측온센서와 연결되고 상기 트랜지스터의 온도정보를 상기 측온센서로부터 수신하는,
반도체 장치. - 제 6항에 있어서,
상기 소스 전극과 상기 드레인 전극은 상기 활성층과 오믹(Ohmic) 컨택하고,
상기 측온센서는 상기 반도체 기판의 하부에 배치된 접지전극에 접지된,
반도체 장치. - 제 6항에 있어서,
상기 반도체 장치는 적어도 하나의 트랜지스터 유닛을 포함하는 트랜지스터 어레이를 포함하고,
상기 측온센서는,
상기 소스 전극 및 상기 드레인 전극 중 상기 측온센서와 가장 가까운 전극의 폭의 0.5배 내지 5배만큼
상기 가장 가까운 전극으로부터 이격된,
반도체 장치. - 제 6항에 있어서,
상기 복수의 트랜지스터 유닛들 각각은 서로에 대해 이격되고,
상기 측온센서는,
상기 복수의 트랜지스터 유닛들 사이에 배치되고,
상기 측온센서의 일측은 상기 일측과 가장 가까운 전극의 폭의 0.5배 내지 5배만큼 상기 가장 가까운 전극으로부터 이격되고,
상기 측온센서의 일측에 대응하는 타측과, 상기 가장 가까운 전극을 포함하는 트랜지스터 유닛과 인접한 트랜지스터 유닛에서 상기 측온센서의 타측과 가장 가까운 인접전극의 폭의 0.5배 내지 5배만큼 상기 가장 가까운 인접전극으로부터 이격되는,
반도체 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220053769A KR20230153840A (ko) | 2022-04-29 | 2022-04-29 | 반도체 장치 |
| PCT/KR2022/007160 WO2023210857A1 (ko) | 2022-04-29 | 2022-05-19 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220053769A KR20230153840A (ko) | 2022-04-29 | 2022-04-29 | 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230153840A true KR20230153840A (ko) | 2023-11-07 |
Family
ID=88518986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220053769A KR20230153840A (ko) | 2022-04-29 | 2022-04-29 | 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20230153840A (ko) |
| WO (1) | WO2023210857A1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439891B1 (ko) | 2002-07-02 | 2004-07-12 | 구홍식 | 생체정보를 이용한 인증 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3148781B2 (ja) * | 1992-10-06 | 2001-03-26 | 松下電子工業株式会社 | 半導体装置 |
| JP2007225505A (ja) * | 2006-02-24 | 2007-09-06 | Nec Corp | トランジスタのチャネル温度、熱抵抗測定装置およびその測定方法 |
| JP2017005153A (ja) * | 2015-06-11 | 2017-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10018515B2 (en) * | 2015-09-16 | 2018-07-10 | Qualcomm Incorporated | Transistor temperature sensing |
| EP3658872B1 (en) * | 2017-07-24 | 2022-01-05 | MACOM Technology Solutions Holdings, Inc. | Fet operational temperature determination by resistance thermometry |
-
2022
- 2022-04-29 KR KR1020220053769A patent/KR20230153840A/ko unknown
- 2022-05-19 WO PCT/KR2022/007160 patent/WO2023210857A1/ko unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439891B1 (ko) | 2002-07-02 | 2004-07-12 | 구홍식 | 생체정보를 이용한 인증 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023210857A1 (ko) | 2023-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220208761A1 (en) | Iii-v semiconductor device with integrated protection functions | |
| US10790787B2 (en) | FET operational temperature determination by gate structure resistance thermometry | |
| KR101132898B1 (ko) | 열 스페이서를 갖는 반도체 소자 | |
| US10855230B2 (en) | FET operational temperature determination by field plate resistance thermometry | |
| CN103022028B (zh) | 具有集成霍尔传感器的半导体装置 | |
| JP7240480B2 (ja) | エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路 | |
| US9450019B2 (en) | Power semiconductor device, manufacturing method therefor, and method for operating the power semiconductor device | |
| JP7204277B2 (ja) | 半導体デバイスのレイアウトおよびその形成方法 | |
| EP3658872B1 (en) | Fet operational temperature determination by resistance thermometry | |
| US9748362B2 (en) | High-voltage normally-off field effect transistor with channel having multiple adjacent sections | |
| CN112204748A (zh) | 具有最佳化场板设计的功率半导体装置 | |
| US8901614B2 (en) | Location-related adjustment of the operating temperature distribution or power distribution of a semiconductor power component, and component for carrying out said method | |
| US8816397B2 (en) | Ring-shaped transistors providing reduced self-heating | |
| KR20230153840A (ko) | 반도체 장치 | |
| JP6133373B2 (ja) | 活性領域にセンサ電位が与えられた半導体デバイス | |
| KR102605408B1 (ko) | 반도체 장치 | |
| US20230369159A1 (en) | Semiconductor device | |
| US20230369319A1 (en) | Semiconductor device | |
| US10811529B2 (en) | Transistor device with gate resistor | |
| TWI842893B (zh) | 具有整合保護功能之三五族半導體裝置 | |
| JP7511662B2 (ja) | 抵抗フィールドプレートを有するトランジスタ | |
| US20220320152A1 (en) | PHOTOCONDUCTIVE SEMICONDUCTOR SWITCH LATERALLY FABRICATED ALONGSIDE GaN ON Si FIELD-EFFECT TRANSISTORS | |
| JP2023548547A (ja) | センサ配置を有する半導体デバイスのための保護構造 | |
| KR20230110561A (ko) | 개선된 측정들을 위한 반도체 디바이스들 및 관련 방법들 | |
| KR20240033062A (ko) | 균형 잡힌 턴 온/턴 오프 거동을 위한 비대칭 집적 집중형 게이트 저항기들 및/또는 개선된 전력 핸들링을 위한 다중의 이격된 집중형 게이트 저항기들을 갖는 반도체 디바이스들 |