CN112204748A - 具有最佳化场板设计的功率半导体装置 - Google Patents

具有最佳化场板设计的功率半导体装置 Download PDF

Info

Publication number
CN112204748A
CN112204748A CN201980015694.7A CN201980015694A CN112204748A CN 112204748 A CN112204748 A CN 112204748A CN 201980015694 A CN201980015694 A CN 201980015694A CN 112204748 A CN112204748 A CN 112204748A
Authority
CN
China
Prior art keywords
field plate
source
drain
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980015694.7A
Other languages
English (en)
Inventor
陈世冠
钱皓哲
L·埃夫蒂米乌
F·乌德雷亚
G·隆戈巴尔迪
G·卡穆索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Nix Co
Vishay Siliconix Inc
Original Assignee
Silicon Nix Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Nix Co filed Critical Silicon Nix Co
Publication of CN112204748A publication Critical patent/CN112204748A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种功率半导体装置及用于制造该功率半导体装置的方法。该装置包括源极接合垫与漏极接合垫、包括连接到漏极接合垫的漏极场板的漏极金属化结构以及包含连接到源极接合垫的源极场板的源极金属化结构。接合垫中的至少一者的至少一部分位于有源区域正上方。场板中的至少一者的尺寸根据相邻于所述场板的结构而变化。

Description

具有最佳化场板设计的功率半导体装置
关联申请的交叉引用
本申请要求于2018年2月27日提交的美国非临时申请No.15/906,698的权益，其全部内容通过引用被并入本文中。
技术领域
本发明涉及一种功率半导体装置，例如异质结构AlGaN/GaN高电子迁移率的晶体管或整流器，其具有在有源区域上的接合垫(BPOA)布置以及最佳化的场板设计。
背景技术
功率半导体装置是例如作为在功率电子器件中的开关或整流器使用的一种半导体装置，例如被用作用于马达控制的DC到AC变流器或用于切换模式的动力供应的DC到DC转换器。功率半导体装置通常用在“换向模式(commutation mode)”中，即它接通或断开，并且因此具有对于该使用最佳化的设计。
硅双极结晶体管BJT(Silicon bipolar junction transistor)、金属氧化物半导体场效应晶体管MOSFET(Metal-Oxide-Semiconductor field effect transistor)与绝缘栅双极晶体管IGBT(insulated gate bipolar transistor)是常见类型的功率半导体切换装置。它们的应用领域范围为不限于从便携式消费电子产品、家用电器、电动车、马达控制与动力供应到射频(RF)与微波电路以及电信系统。
在过去十年，氮化镓(GaN)已经逐渐被视为用在功率装置的领域的一种非常有前景的材料，其具有导致提高功率密度、降低接通电阻与高频响应的潜力。如果与具有相同的击穿电压的硅基装置进行比较，那么该材料的宽带间隙Eg＝3.39eV造成高的临界电场Ec＝3.3MV/cm，其可导致装置的设计具有较短的漂移区域，并且因此具有较低的接通状态电阻【参见U.K.Mishra等人的GaN-Based RF power devices and amplifiers(GaN基RF功率装置与放大器)，IEEE期刊，第96册，第2号，第287-305页，2008年】。AlGaN/GaN异质结构的使用也允许二维电子气体2DEG(two-dimensional electron gas)形成在载体可达到非常高的移动能力μ＝2000cm2/Vs值的异界面处【参见U.K.Mishra等人的GaN-Based RF powerdevices and amplifiers(GaN基RF功率装置与放大器)，IEEE期刊，第96册，第2号，第287-305页，2008年】。此外，存在于AlGaN/GaN异质结构处的压电极化电荷在2DEG层中造成高电子密度，例如lx1013cm-2。这些性质可导致产生具有非常竞争性的性能参数的高电子迁移率晶体管HEMT(High Electron Mobility Transistor)与萧特基势垒二极管(Schottkybarrier diode)【参见M.H.Kwan等人的CMOS-Compatible GaN-on-Si Field-EffectTransistors for High Voltage Power Applications(用于高电压功率应用的CMOS相容的GaN-on-Si场效应晶体管)，IEDM，旧金山，2014年12月，第17.6.1-17.6.4页；S.Lenci等人的Au-free AlGaN/GaN power diode 8-in Si substrate with gated edge termination(具有闸控边缘终端的无Au的AlGaN/GaN功率二极管8英寸硅基板)，电子装置期刊(Elec.Dev.Lett.)，第34卷，第8号，第1035页，2013年】。大量研究已经关注于开发使用AlGaN/GaN异质结构的功率装置。
如在图1、2、3A、4A与5A中所示，在有源区域上的接合垫(BPOA)布置已经被提议为可改善在侧向AlGaN/GaN异质结构装置中的电流密度的设计特征，并且显示用于该结构的竞争性的开状态与关状态的特性的研究可见于文献中。
通过示例，图1示意性地显示了具有交叉指件几何形状的说明性的BPOA布置的三维的立体图。在图1所示的方位中，x指示显示宽度，y指示显示高度，并且z指示显示深度。图1是一种说明性的设计，其显示了为AlGaN 1的III-V半导体的表面、源极接合垫SBP的源极垫金属2、标示为FS的源极场板、源极场板FS的源极/门极指件金属化部3(也称为“源极金属化”)、漏极接合垫DBP的漏极垫金属4、标示为FD的漏极场板、漏极场板FD的漏极指件金属化部5(也称为“漏极金属化部”)以及SiO2钝化或金属化间的介电质6。
用于源极垫金属2的可接受材料包括但不限于铝(A1)。用于漏极垫金属4的可接受材料包括但不限于铝(A1)。用于源极场板FS与源极金属化部3的可接受材料包括但不限于氮化钛(TiN)与铝(A1)。用于漏极场板FD与漏极金属化部5的可接受材料包括但不限于氮化钛(TiN)与铝(A1)。
图2示意性地显示具有交叉指件几何形状的一种半导体装置100的BPOA布置的俯视图。在图2中也标示出了在图3A、4A、5A与6中所示的横截面，其进一步描述于下文。每个源极指件金属化部3包括以下区段：定位在有源区域上方的源极垫(SPOA，source pad overactive area)处的区段，其具有标示为ss1的尺寸；定位于有源区域上方的无垫(NPOA,nopad over active area)处的区段，其具有标示为ns1的尺寸；以及定位于有源区域上方的漏极垫(DPOA,drain pad over active area)处的区段，其具有标示为ds1的尺寸。
观察BPOA布置的性能，并且尤其是BPOA设计的可靠度，揭示出注意力应集中在当该装置在关断状态被偏压时在金属化间的介电质(例如SiO2)中所观察到的电场峰值。该场峰值密切相关于当将装置设计为对时间相依的介电击穿(TDDB，time dependentdielectric breakdown)为弹性时，因为在这些介电质层中的高电场可导致TDDB的提高的可能性。在该装置同时暴露于高温与高电场的情形下，尤其是这样的。TDDB指数式依赖于温度与电场峰值。已观察到的是，GaN基的装置意味着在较高的接面温度下操作，并且不同于其它的宽带隙材料，如钻石或碳化硅，GaN的导热率是低的，造成更显著的自发热。在该GaN异质结构生长在基板上并且如氮化铝(A1N)的热阻性的晶核生成层与缓冲层形成在基板的顶部上和在有源层的下方以适应在GaN外延堆叠和基板之间的晶格不匹配的情况下，尤其是这样的。该构造可造成附加的自发热，其可使得TDDB效应甚至更加严厉。
作为示例，如图2、3、4与5所看出的，在半导体装置的不同区段之间可具有区别。这些区别如下：
图3A-在有源区域上方无垫(NPOA)；
图4A-在有源区域上方的源极垫(SPOA)；
图5A-在有源区域上方的漏极垫(DPOA)。
图3A、4A与5A显示了如从图2的顶部所示的在指出的定位与位置处的一种说明性的现有技术的装置的指定的横截面。如下所述，针对这三个区段中的每者，以施加到该装置的漏极端子的断开状态的偏压模拟了在介电质中的电场。
图3A、4A与5A概括地显示了一种现有技术的BPOA半导体装置的配置，该BPOA半导体装置具有基板9、在基板9上的缓冲层8、在缓冲层8上的GaN层7与在GaN层7上的AlGaN层1。门极端子10设置为包含高度P掺杂的GaN盖11，其定位于AlGaN层1上方。表面钝化介电质15覆盖门极10并且定位于源极端子13与漏极端子14之间，源极端子13延伸自定位于源极金属化部3下方的第一转接件12，漏极端子14延伸自定位于漏极金属化部5下方的第二转接件12。金属化间介电质或钝化介电质层6(如SiO2层)定位于表面钝化介电质15上并且位于转接件12之间。如由箭头所示，门极漏极偏移长度LGD从门极10延伸到漏极端子14。可选的基板端子16可设置在装置的下部处，但这不是必须的。
用于金属化间介电质或钝化介电质层6的可接受材料包括但不限于二氧化硅(SiO2)。用于缓冲层8的可接受材料包括但不限于A1N与AlGaN层。用于基板9的可接受材料包括但不限于硅(Si)。用于门极端子10的可接受材料包括但不限于氮化钛(TiN)。用于高度p掺杂的GaN盖11的可接受的掺杂剂包括但不限于镁(Mg)。用于转接件12的可接受材料包括但不限于钨(W)。用于源极端子13的可接受材料包括但不限于氮化钛(TiN)。用于漏极端子14的可接受材料包括但不限于氮化钛(TiN)。用于表面钝化介电质15的可接受材料包括但不限于氮化硅(SiN)。用于基板端子16的可接受材料包括但不限于硅(Si)。
图3A示意性显示了在现有技术的说明性的装置的在有源区域上方无垫(NPOA)的区段中并且从图2所示出的区域取得的横截面。图3A显示了具有标示为ns1’(其为图2所示的部分ns1)的尺寸的源极金属化部3的一部分以及具有标示为nd1’(其为在图2所示的一部分nd1)的尺寸的漏极金属化部5的一部分。尺寸nd1’对应于在图2的半导体装置的NPOA部分中的源极金属化部3的一部分的区域。尺寸nd1’对应于在图2的半导体装置的NPOA部分中的漏极金属化部5的一部分的区域。在图3A、4A与5A所示的特定材料(如SiO2与GaN)并非视作为限制性的。相关领域的技术人员将理解，材料可被使用在具有BPOA布置的功率半导体装置的配置中。
图4A示意性地显示了在一种现有技术的装置的有源区域上的源极垫SPOA区段中并且从图2所示出的区域取得的横截面。图4A显示了具有标示为ss1’(其为图2所示的一部分ss1)的尺寸的源极金属化部3的一部分以及具有标示为sd1’(其为图2所示的一部分sd1)的尺寸的漏极金属化部5的一部分。尺寸ss1’对应于在图2的半导体装置的SPOA部分中的源极金属化部3的一部分的区域。尺寸sd1’对应于在图2的半导体装置的SPOA部分中的漏极金属化部5的一部分的区域。图4A也显示了在该装置的顶部处的源极垫金属2。
图5A示意性显示了在一种现有技术的装置的在有源区域上的漏极垫DPOA区段中并且从图2所示出的区域取得的横截面。图4A显示了具有标示为ds1’(其为在图2所示的一部分ds1)的尺寸的源极金属化部3的一部分以及具有标示为dd1’(其为在图2所示的一部分dd1)的尺寸的漏极金属化部5的一部分。尺寸ds1’对应于在图2的半导体装置的SPOA部分中的源极金属化部3的一部分的区域。尺寸dd1’对应于在图2的半导体装置的SPOA部分中的漏极金属化部5的一部分的区域。图5A也显示了在该装置的顶部处的漏极垫金属4。
如图2、3A、4A与5A所示，源极金属化指件3的每者与漏极金属化指件5的每者沿着其整个长度具有实质相同的宽度，不论其是否在NPOA区域(对应于尺寸ns1与nd1)、SPOA区域(对应于尺寸ss1与sd1)或DPOA区域(对应于尺寸ds1与dd1)中。注意到的是，在如图2、3A、4A与5A所示的已知的构造中，以下的尺寸条件适用：
ns1＝ss1＝ds1
nd1＝sd1＝dd1
观察图2、3A、4A与5A的设计，明显的是，电势的分布在有源区域由接合垫覆盖处的区域中显著改变。这影响在电场峰值出现在结构中的位置。观察到的电场峰值的变化是主要有关于在装置中的介电质层(如在图3A、4A与5A的层6)而不是半导体层的一个因素，但是在该半导体层的表面处的场分布上同样有小的影响。
绝对电场轮廓线是针对在结构中所关注的不同位置(NPOA、SPOA与DPOA)中的横截面而描绘。以下是说明性的示例。
图3A与3B分别显示了在图示结构的NPOA区域处在SiO2中的用于电场峰值的说明性的设计与对应的描绘的电场测量。在图3A中，在该结构中的四个点标示为P1、P2、P3与P4，指示在绝对电场中的局部峰值的位置。对于这些点的每者，对应的电场峰值的大小显示于图3B中。
图4A与4B分别显示了在图示结构的SPOA区域处在SiO2中用于电场峰值的说明性的设计与对应描绘的电场测量。在图4A中，在该结构中的四个点标示为P1、P2、P3与P4，指示在绝对电场中的局部峰值的位置。对于这些点的每者，对应的电场峰值的大小显示于图4B中。
图5A与5B分别显示了在图示结构的DPOA区域处在SiO2中用于电场峰值的说明性的设计与对应描绘的电场测量。在图5A中，在该结构中的四个点标示为P1、P2、P3与P4，指示在绝对电场中的局部峰值的位置。对于这些点的每者，对应的电场峰值的大小显示于图5B中。
关注的主要区域可识别在这些绘图中，关于NPOA区段如图3A与3B所示，关于SPOA区段如图4A与4B所示，并且关于DPOA区段如图5A与5B所示。在源极垫(SPOA)与漏极垫(DPOA)覆盖区域中所产生的峰值比在没有垫覆盖(NPOA)的区域中所观察到的峰值高许多。与在NPOA区段中观察到的最大值5.7MV/cm形成比较，在DPOA区段观察到的最大值为7.0MV/cm，并且在SPOA区段中观察到的最大值为6.1MV/cm。
因此已经观察到的是，在介电质层与半导体的表面所观察到的最大电场峰值可根据装置的受研究的区段而变化。
进一步地，已经发现，由于在该装置的有源区域上的垫的放置，高电场可能存在于z维度中。这些位置无法使用标准2D横截面模拟模型而被模型化，并且因此应用3D TCAD模拟来识别临界区域。图6示意性地显示了用于图2的说明性的现有技术的装置沿着指件金属化部方向的横截面。识别为BPOA结构的可能关注的一个点是在源极接触垫的边缘处，参见图6中的P5。类似的峰值可在漏极接触垫边缘处被观察到。
BPOA布置可能导致可靠度的问题，其中，随时间变化的介电质击穿(TDDB)是尤其在长期操作、高电场操作与高温操作期间的重大关注。
该关注出现是因为，与在有源区域上方不具有垫的传统的指件结构交叉结构相比，在有源区域上方的接合垫改变了当被偏压时电势在结构中的分布方式。高电场不会仅伤害半导体而且有害于所使用的金属化间的介电质层，并且可能导致可靠度问题，如TDDB。
为了降低针对于TDDB的风险，在介电质层中的电场峰值必须通过在本文所公开的智能场板设计而被最小化。
本发明针对于替代的结构与方法，其针对于使在介电质内与在半导体装置的表面处两者的电场峰值变小。
在另一方面，电场峰值在该半导体装置的第三维(z方向)中在介电质层内被最小化。
本发明的数个方面基于根据是否没有垫在场板正上方、或是否低电压的源极垫放置在其上方、或高电压的漏极垫放置在其上方来重新最佳化并且因此改变场板的尺寸(如在x或z方向中的尺寸)。
发明内容
公开了一种功率半导体装置及用于制造功率半导体装置的方法。该装置是包括：源极接合垫与漏极接合垫、包括连接到漏极接合垫的漏极场板的漏极金属化结构、及包含连接到源极接合垫的源极场板的源极金属化结构。该接合垫中的至少一者的至少一部分位于有源区域正上方。场板中的至少一者的尺寸根据相邻该场板的结构而变化。相邻该场板的结构可为在特定位置处定位在该场板上方的接合垫。
在本发明的又一方面，一种半导体装置包含：源极接合垫；漏极接合垫；包含漏极场板的漏极金属化结构；及包含源极场板的源极金属化结构。该接合垫中的至少一者的至少一部分位于该装置的有源区域的正上方。该场板中的至少一者的尺寸根据相邻结构而变化。
在本发明的再一方面，提供一种半导体装置。该半导体装置的第一部分包含在有源区域上方的源极垫并且包括源极垫金属。该半导体装置的第二部分在有源区域上方不包含垫。该半导体装置的第三部分包含在有源区域上方的漏极垫并且包括漏极垫金属。源极金属化场板具有定位于该半导体装置的第一、第二与第三部分中的部分。该源极金属化场板具有定位于半导体装置的该部分中的至少一者中的尺寸，其不同于定位于该半导体装置的其它部分中的至少一者中的尺寸。漏极金属化场板具有定位于该半导体装置的第一、第二与第三部分中的部分。该漏极金属化场板具有定位于半导体装置的部分中的至少一者中的尺寸，其不同于定位于该半导体装置的其它部分中的至少一者中的尺寸。
在本发明的另一方面，提供了一种具有BPOA布置的半导体装置，其包含：源极接合垫与漏极接合垫、包含连接到该漏极接合垫的漏极场板的漏极金属化结构、以及包含连接到该源极接合垫的源极场板的源极金属化结构。接合垫中的至少一者的至少一部分是位于该装置的有源区域正上方。场板中的至少一者的尺寸根据相邻该场板的结构而变化。
在本发明的另一方面，提供了一种具有BPOA布置的半导体装置，其中，场板设置成具有金属化指件。金属化指件的尺寸具有尺寸变化的部分，该尺寸的变化相关于那些部分是否在该装置的有源区域上方无垫(NPOA)、在有源区域上方有源极垫(SPOA)或在有源区域上有漏极垫(DPOA)。
根据本发明的另一方面，提供了一种异质结构III-V半导体基的装置(例如III氮化物基的装置)，其具有在至少一个有源区域上方的至少一个接合垫。场板的在有源区域中的部分(例如场板的包含金属化的指件结构的部分)在该至少一个接合垫下方的区域中与在该区域上方没有垫的区域中相比具有不同的尺寸，使得至少一个电场峰值在介电质层中比应用了相同的场板设计的情况降低，无关于在有源区域中的交叉指状结构上方是否存在接合垫。
在本发明的再一方面，提供了一种用于降低在半导体装置内的电场强度的方法。该方法包含：制造金属场板，每个金属场板具有至少一个尺寸，其基于金属场板在该装置内的位置以及在特定位置处该装置的相邻于金属场板的对应结构而变化。
在本发明的又一方面，提供一种具有BPOA布置的半导体装置，其包括在接合垫的内边缘上方并且延伸超过接合垫的内边缘的场板。
在本发明的再一方面，提供一种半导体装置，其包括漏极垫金属、与定位于该漏极垫金属正上方的漏极垫场板。该漏极垫场板具有延伸超过该漏极垫金属的内边缘的延伸部分。提供源极垫金属。源极垫场板定位于源极垫金属正上方。该源极垫场板具有延伸超过源极垫金属的内边缘的延伸部分。
附图说明
在附图中通过示例而不是通过限制说明了本发明的实施例，并且在附图中，同样的参考数字表示类似的元件。
图1显示一种现有技术的半导体装置的立体图。
图2显示具有BPOA布置的一种现有技术的半导体装置的俯视图。
图3A显示图2的装置沿着图2的指定区域所取得的横截面。
图3B显示在图3A的结构内的绝对电场的绘图。
图4A显示图2的装置沿着图2的指定区域所取得的横截面。
图4B显示在图4B的结构内的绝对电场的绘图。
图5A显示图2的装置沿着图2的指定区域所取得的横截面。
图5B显示在图5A的结构内的绝对电场的绘图。
图6显示图2的装置沿着图2的指定区域所取得的横截面。
图7显示具有BPOA布置的根据本发明的一种半导体装置的一个实施例的俯视图。
图8A显示图7的实施例沿着图7的指定区域所取得的横截面。
图8B显示在图8A的结构内的绝对电场的绘图。
图9A显示图7的实施例的第二横截面，具有关联于的标示的测量的特定点。
图9B显示在图9A的结构内的绝对电场的绘图。
图10A显示图7的一种半导体装置的实施例的第三横截面，具有关联于标示的测量的特定点。
图10B显示在图10A的结构内的绝对电场的绘图。
图11显示一种半导体装置的一个实施例的俯视图，该半导体装置具有倾斜的侧边与变化的尺寸的源极指件金属化部与漏极指件金属化部。
图12显示一种半导体装置的一个实施例的俯视图，该半导体装置在接合垫边缘处具有场板。
图13显示图12的实施例的横截面。
图14A显示关联于在图12所示的实施例的计算机模型化的立体图与横截面图。
图14B显示在图12所示的计算机模型化的附加视图。
图14C显示在图12的结构内的绝对电场的绘图。
图15是根据本发明的一种用于形成半导体装置的说明性的制造方法的流程图。
具体实施方式
本文所提出的说明书使得本领域技术人员能够完成并且利用陈述的所述实施例。然而，对于本领域技术人员而言，各种修改、等效物、变化、组合与替代将仍然容易显而易见。任何与所有的这些修改、变化、等效物、组合与替代意图落入由权利要求书所限定的本发明的精神与范围内。
在下面的说明书中使用了某些术语，仅为了方便而不是限制。词“右”、“左”、“顶”与“底”表示在附图中所参考的方向。如在权利要求书与在说明书的对应部分中所使用的词“一”和“一个”定义为包括一个或多个所提及的项目，除非具体地另外指出。此术语包括以上明确提及的词、其衍生字词与类似含义的词。跟随在一系列的二个或多个项目(例如“A、B或C”)之后的术语“至少一”意指A、B或C的任一者以及其任何组合。
本文公开了具有在有源区域上的接合垫(BPOA)布置的功率半导体装置的实施例。提供场板构造，其构成以降低电场峰值，以在装置在关断状态、在高电场下操作时保护金属化间介电质或钝化介电质与半导体表面。在一个实施例中，一种功率半导体装置具有在上方的可变的最佳化的场板结构，下方具有有源区域。在另一个实施例中，场板被附加在接合垫边缘的内部部分上方并且延伸超过接合垫边缘的内部部分，用以降低在这些位置处所观察到的电场。
图7示意性显示本发明的一个实施例的俯视图，显示具有BP0A布置的一种功率半导体装置200。源极场板FS’制造为具有源极指件金属化部3’，并且漏极场板FD’制造为具有漏极指件金属化部5’。
源极指件金属化部3’具有在源极接合垫SBP’的源极垫金属2’下方的第一部分101(SPOA区段)、在其上不具有垫(具有无垫)的第二部分102(不在源极垫金属2’或者漏极接合垫DBP’的漏极垫金属4’的下方)(NPOA区段)以及在漏极垫金属4’下方的第三部分103(DPOA区段)。漏极指件金属化部5’具有在漏极垫金属4’下方的第一部分201(DPOA区域或区段)、在其上不具有垫的第二部分202(不在漏极垫金属4’或源极垫金属2’下)(NPOA区域或区段)、与在源极垫金属2’下方的第三部分203(SPOA区域或区段)。
根据该部分相较于装置的相邻结构的位置，指件金属化部的不同部分的尺寸可沿着每个该指件金属化部的长度变化。指件金属化部的部分或区段的尺寸可考虑为面积、长度、宽度、厚度或高度、体积或这些参数中的任一者的任何组合。
如在图7中所示，当该场板正上方的结构为某种型式时，场板的指件金属化部的尺寸(在此示例中为沿x方向的宽度)是固定的。同时，当不同结构(例如：不同的垫结构，如在SPOA区域中的源极垫金属、或在DPOA区域中的漏极垫金属)在特定场板结构上方或不在其上方(如在NPOA区域中)时，指件金属化部的尺寸可以不同或变化。
在图7所示的示例中，源极金属场板FS’的源极指件金属化部3’的尺寸具有当该场板在源极接合垫下方时的一定尺寸值(例如特定宽度)、当在无接合垫下方时的较小尺寸值(例如较小相对宽度)以及当在漏极接合垫下方时的更小尺寸值(例如最小相对宽度)。同样地，在图7中所示的示例中，漏极金属场板FD’的漏极指件金属化部5’的尺寸具有当该场板在漏极接合垫下方时的一定尺寸值(例如特定宽度)、当在无接合垫下方时的较小值(例如较小相对宽度)、以及当在源极接合垫下方时的更小值(例如最小相对宽度)。图7也显示了用于下面进一步论述的在图8A、9A与10A中所示的视图的横截面切割线。
如在图7中所示，源极指件金属化部3’的第一部分101具有一定尺寸(ss1i)，其大于第二部分102的尺寸(ns1i)。源极指件金属化部3’的第一部分101也具有一定尺寸(ss1i)，其大于第三部分103的尺寸(ds1i)。第二部分102具有一定尺寸(ns1i)，其大于第三部分103的尺寸(ds1i)。因此，第一部分101的尺寸>第二部分102的尺寸>第三部分103的尺寸。因此，在图示的示例中，ss1i>ns1i>ds1i。
在图7中所示的实施例中，漏极指件金属化部5’的第一部分201具有一定尺寸(dd1i)，其大于第二部分202的尺寸(nd1i)。漏极指件金属化部5’的第一部分201具有一定尺寸(dd1i)，其也大于第三部分203的尺寸(sd1i)。第二部分202具有一定尺寸(nd1i)，其大于第三部分203的尺寸(sd1i)。因此，第一部分201的尺寸>第二部分202的尺寸>第三部分203的尺寸。由此，在图示的示例中，dd1i>nd1i>dd1i。
应指明的是，尺寸ss1i，ns1i和ds1i可以不同方式变化，使得ss1i≠ns1i≠ds1i，并且尺寸dd1i，nd1i和dd1i可用不同方式变化，使得dd1i≠nd1i≠dd1i。
图8A、9A与10A概括显示根据本发明的教导的一种BPOA半导体装置的配置，其具有基板9’、在基板9’上方的缓冲层8’、在缓冲层8’上方的GaN层7’与在GaN层7’上方的AlGaN层1’。门极端子10’设置为包含高度p掺杂的GaN盖11’，其定位于AlGaN层1’上方。表面钝化介电质15’覆盖门极10’并且定位于源极端子13’与漏极端子14’之间，源极端子13’自定位于源极金属化部3’下方的第一转接件12’延伸，漏极端子14’自定位于漏极金属化部5’下方的第二转接件12’延伸。金属化间介电质或钝化介电质层6’(例如SiO2层)定位于表面钝化介电质15’上方并且位于转接件12’之间。如由箭头所示，门极漏极偏移长度LGD从门极10’的一侧延伸到漏极端子14’。可选的基板端子16’可设置在该装置的下部出，但这并非是必须的。形成图7的所示的元件、部件与层的各种材料可类似于关于图2、3A、4A、5A与6所述的那些材料。
图8A与8B、图9A与9B以及图10A与10B示出了根据本文的教导在源极与漏极金属化场板结构被最佳化后的设计与相应的结果。以与通过上文所分析及论述的说明性的现有技术的装置所得到的、在图3A与3B、图4A与4B以及图5A与5B中的结果进行比较。
图8A显示沿着图7指示的横截面区域取得的如图7所示的具有BPOA布置的功率半导体装置的NPOA区域的横截面图。NPOA区段对应于源极指件金属化部3’的第二部分102与漏极指件金属化部5’的第二部分202。在此NPOA区域横截面中，源极场板FS在源极指件金属化部3处具有尺寸ns1i’(其对应于在图7所示的一部分ns1i)，并且漏极场板在漏极指件金属化部5处具有尺寸nd1i’(其对应于在图7所示的一部分nd1i)。
如在图8A中所示，在结构中的各种点被识别为P1、P2、P3与P4。图8B显示在图8A所示的装置的结构的NPOA区段中的点P1、P2、P3、P4处在SiO2中的对应的电场峰值。
图9A显示如图7所示的装置的一个实施例，其包括SPOA区域的横截面。如在图9A中所示，上源极垫金属2’定位于包括源极金属化部3’的源极场板FS’上方，并且转接件12’设置在源极垫金属2’与源极金属化部3’之间。源极场板FS’制造为具有源极指件金属化部3’，并且漏极场板FD’制造为具有漏极指件金属化部5’。SPOA区段对应于源极指件金属化部3’的第一部分101与漏极指件金属化部5’的第三部分203。在该SPOA区域横截面中，源极场板FS’在源极指件金属化部3’处具有尺寸ss1i’(其对应于在图7中所示的部分ss1i)，并且漏极场板在漏极指件金属化部5’处具有尺寸sd1i’(其对应于在图7所示的部分sd1i)。
尺寸ss1i可为不同于尺寸ns1i，并且尺寸sd1i可不同于尺寸nd1i。例如，在SPOA区段的图示的示例中，至少源极指件金属化部3’的区段101的宽度大于源极指件金属化部3’的区段102的宽度。在该例子中，尺寸ss1i>尺寸ns1i。在SPOA区段的图示的示例中，至少漏极指件金属化部5’的区段202的宽度大于漏极指件金属化部5’的区段203的宽度。在该例子中，尺寸nd1i>尺寸sd1i。
如图9A所示，在结构中的各种点被识别为P1、P2、P3与P4。图9B显示出用于图9A的装置的结构的SPOA区段中的点P1、P2、P3与P4处在SiO2中的对应的电场峰值。
图10A显示出根据图7的装置的一个实施例，其包括DPOA区域的横截面。如图10A所示，上漏极垫金属4’定位于漏极金属化部5’上方，并且转接件12’设置在漏极垫金属4’与漏极金属化部5’之间。场板FS’制造为具有源极指件金属化部3’，并且另一场板FD’制造为具有漏极指件金属化部5’。DPOA区段对应于源极指件金属化部3’的第三部分103与漏极指件金属化部5’的第一部分201。在该SPOA区域横截面中，源极场板在源极指件金属化部3’处具有尺寸ds1i’(其对应于图7所示的部分ds1i)并且漏极场板在漏极指件金属化部5’处具有尺寸dd1i’(其对应于在图7所示的部分dd1i)。
尺寸ds1i可为不同于尺寸ns1i和/或ss1i。例如，在DPOA区段的图示的示例中，至少该源极指件金属化部3’的区段103的宽度小于源极指件金属化部3’的区段102的宽度，并且小于源极指件金属化部3’的区段101的宽度。在该例子中，尺寸ss1i>尺寸ns1i>尺寸ds1i。
尺寸dd1i可不同于尺寸nd1i和/或sd1i。例如，在DPOA区段的图示的示例中，至少该漏极指件金属化部5’的区段201的宽度大于漏极指件金属化部5’的区段202的宽度，并且大于源极指件金属化部5’的区段203的宽度。在该例子中，尺寸dd1i>尺寸nd1i>尺寸sd1i。
如图10A所示，在结构中的各种点被识别为P1、P2、P3与P4。图10B显示在用于运用本文所述的场板结构的装置的结构的DPOA区段中在点P1、P2、P3与P4处在SiO2中的对应的电场峰值。
假设高电压垫漏极与低电压垫源极均放置在有源区域上方，那么在如先前所识别的功率半导体装置的所有三个不同区段(NPOA、SPOA、DPOA)中的金属化间介电质中所观察到的电场峰值的降低可根据在本文所公开的配置实现。
例如，比较如图3A所示的现有技术的NPOA区段的测量的电场峰值和如图8A所示的根据本发明的教导的装置的电场峰值显示了在电场峰值中的降低。如在图3B与8B的绘示的测量所示，关于点P2绘示的测量显示电场峰值从5.6MV/cm降低到3.5MV/cm。点P3的绘示的测量显示在电场峰值中的降低为从5.7MV/cm到4.1MV/cm。点P4绘示的测量显示在电场峰值中的降低为从2.7MV/cm到2.4MV/cm。
比较如图4A所示的现有技术的SPOA区段的测量的电场峰值和如图9A所示的根据本发明的教导的装置的电场峰值显示了在电场峰值中的降低。如在图4B与9B的绘示的测量所示，关于点P2的绘示的测量显示在电场峰值中的降低为从6.0MV/cm到4.0MV/cm。点P3绘示的测量显示在电场峰值中的降低为从5.0MV/cm到3.2MV/cm。
比较如图5A所示的现有技术的DPOA区段的测量的电场峰值和如图10A所示的根据本发明的教导的装置的电场峰值显示了在电场峰值中的降低。如在图5B与10B绘示的测量所示，关于点P2绘示的测量显示在电场峰值中的降低为从5.2MV/cm到3.2MV/cm。点P3绘示的测量显示在电场峰值中的降低为从6.4MV/cm到5.1MV/cm。
图11示意性地显示根据半导体装置300的另一实施例的一种BPOA布置的俯视图。图11类似于图7，除了在图11的实施例中，尺寸(例如场板的指件金属化部的宽度)连续变化，使得指件金属化部的侧部从在源极接合垫的相应源极金属或漏极接合垫的漏极金属下方的较大尺寸部分301到在源极金属与漏极金属垫NPOA区段之间的中间尺寸部分302到在相对的各个源极金属或漏极金属垫下方的进一步更小尺寸部分303渐缩、成角度或倾斜，视情况而定。如所显示，场板从区段301渐缩，继续渐缩通过区段302，并且继续渐缩通过区段303，使得宽度(以及因此为尺寸)根据场板是否在源极接合垫、漏极接合垫下方或无接合垫而不同。
图12与13显示了半导体装置400的一个实施例，其具有的场板延伸超过内部接合垫边缘，其中，场板位于接合垫上方。如在图12所示，在装置的不同区域中的指件金属化部的尺寸无须变化。图13示意性地显示沿着在图12所示的装置的指定区域而取得的横截面。根据该实施例，源极场板17”与漏极场板18”位于接合垫2”、4”上方。源极场板17”与漏极场板18”的内部部分30、31也延伸超过接合垫2”、4”的内部边缘部分40、41，如图13所示。如图12与13所示的源极场板17”与漏极场板18”的延伸与定位降低了在漏极垫边缘处(如在图13中所示出的P5处)的电场峰值。
图14A、14B与14C显示出图12与13的实施例的计算机模型化，其示出了一种具有场板的BPOA结构，该场板定位于接合垫上方、并且朝内延伸超过接合垫。在图14A所示的图示显示了在接合垫2”、4”上方、定位该源极场板17”与漏极场板18”的开放区域。这种配置进一步降低了在漏极垫边缘处(如在图14A所指出的位置P6处)的电场峰值。图14B显示了就位的源极场板17”与漏极场板18”以及接合垫2”、4”。
图14C显示了当场板结构如在例如图12与13所示被使用时，该场板如何降低在垫边缘处所获得的最大电场。绘示的数据比较了现有技术的BPOA装置和根据本发明的如同在图12与13的BPOA装置。通过使用垫边缘场板，实现了在漏极垫与源极垫二者的边缘处所观察到的电场峰值的降低，如例如在图14C所示。在类似于图13的P5的位置处所分析的说明性的装置中观察到了4MV/cm的最大绝对电场水平。如图14C所示，采用如本文所提出的被最佳化的场板，在图13的位置P5处获得了35％的电场峰值的降低。
还提出了一种制造功率半导体的方法，其显示在图15的流程图中。概括而言，如在本发明中的一种BPOA半导体装置通过金属有机化学气相沉积(MOCVD)方法的制造方法，用于在基板9上方形成缓冲层8、GaN层7、AlGaN层1与pGaN层11。pGaN区域通过平版印刷术与蚀刻方法形成。钝化介电质15通过化学气相沉积(CVD)形成。论述的金属层通过平版印刷术、金属/介电质沉积与蚀刻顺序形成。理解的是，前述的形成方法可在制造过程期间以任何可接受的顺序发生，并且不受限于特定的顺序。
虽然本发明的特征与元件以特定组合描述于示例的实施例中，但是每个特征可在没有该示例的实施例的其它特征与元件的情况下单独被使用，或与本发明的其它特征与元件各种组合被使用或者不与其组合被使用。在部件或零件的形式与比例中以及在等效物的替代中的变化可以在不脱离本发明的精神或范畴的情况下根据环境建议或者权宜之计而考虑。
为了图示和描述的目的提出了前述的说明(具体实施方式)。它们不是为了穷举或将本发明限制于所公开的精确形式，并且鉴于上述教导可以进行很多修改与变化。根据权利要求书与其等效物来理解本发明。

Claims (16)

1.一种半导体装置，其包含：
源极接合垫；
漏极接合垫；
漏极金属化结构，其包含漏极场板；以及
源极金属化结构，其包含源极场板；
其中，所述源极接合垫或所述漏极接合垫中的至少一者的至少一部分位于所述装置的有源区域的正上方；以及
其中，所述漏极场板或所述源极场板中的至少一者的尺寸变化取决于相邻结构。
2.根据权利要求1所述的半导体装置，其中，所述相邻结构的至少一部分或者位于所述漏极场板或所述源极场板中的至少一者的正上方或者位于其正下方。
3.根据权利要求1所述的半导体装置，其中，所述漏极场板或所述源极场板中的至少一者的尺寸变化取决于所述相邻结构是否包括源极接合垫、漏极接合垫或无接合垫。
4.根据权利要求1所述的半导体装置，其中，所述漏极场板或所述源极场板中的至少一者的尺寸连续地变化。
5.根据权利要求1所述的半导体装置，其中，所述漏极场板或所述源极场板中的至少一者在所述漏极场板或所述源极场板的正上方的结构为第一结构时具有第一尺寸，并且在所述漏极场板或所述源极场板正上方的结构为不同于所述第一结构的第二结构时具有第二尺寸。
6.一种半导体装置，其包含：
第一部分，其包含在有源区域上方的源极垫并且包括源极垫金属；
第二部分，其在有源区域上方不包含垫；
第三部分，其包含在有源区域上方的漏极垫并且包括漏极垫金属；
源极金属化场板，其具有定位于所述第一、第二与第三部分中的部分，所述源极金属化场板具有的定位于所述部分中的至少一者中的尺寸不同于定位于其它部分中的至少一者中的尺寸；
漏极金属化场板，其具有定位于所述第一、第二与第三部分中的部分，所述源极金属化场板具有的定位于所述部分中的至少一者中的尺寸不同于定位于其它部分中的至少一者中的尺寸。
7.根据权利要求6所述的半导体装置，其中，所述源极金属化场板在所述第一、第二与第三部分的每者中具有不同的尺寸。
8.根据权利要求7所述的半导体装置，其中，所述漏极金属化场板在所述第一、第二与第三部分的每者中具有不同尺寸。
9.根据权利要求6所述的半导体装置，其中，所述源极金属化场板的尺寸连续地变化。
10.根据权利要求9所述的半导体装置，其中，所述漏极金属化场板的尺寸连续地变化。
11.一种半导体装置，其包含：
漏极垫金属；
漏极垫场板，其定位于所述漏极垫金属正上方，所述漏极垫场板具有延伸超过所述漏极垫金属的内边缘的延伸部分；
源极垫金属；以及
源极垫场板，其定位于所述源极垫金属正上方，所述源极垫场板具有延伸超过所述源极垫金属的内边缘的延伸部分。
12.一种用于降低在半导体装置内的电场强度的方法，所述方法包含：制造金属场板，每个金属场板具有至少一个尺寸，所述尺寸基于所述金属场板在所述装置内的位置以及在特定位置处所述装置的相邻于所述金属场板的对应结构而变化。
13.根据权利要求12所述的方法，其包含：将所述结构的相邻于所述至少一个场板的至少一部分制造成位于所述场板的正上方或者正下方。
14.根据权利要求12所述的方法，其包含：根据在所述场板的正上方的所述结构是否包括源极接合垫、漏极接合垫或无接合垫，来改变所述金属场板的尺寸。
15.根据权利要求12所述的方法，其中，所述场板在所述场板正上方的结构为第一结构时具有第一尺寸、并且在所述场板正上方的结构为不同于所述第一结构的第二结构时具有不同于第一尺寸的第二尺寸。
16.根据权利要求12所述的方法，其包含：制造所述至少一个场板，使所述至少一个场板的尺寸连续地变化。
CN201980015694.7A 2018-02-27 2019-02-27 具有最佳化场板设计的功率半导体装置 Pending CN112204748A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/906,698 US10483356B2 (en) 2018-02-27 2018-02-27 Power semiconductor device with optimized field-plate design
US15/906,698 2018-02-27
PCT/US2019/019785 WO2019168946A1 (en) 2018-02-27 2019-02-27 Power semiconductor device with optimized field-plate design

Publications (1)

Publication Number Publication Date
CN112204748A true CN112204748A (zh) 2021-01-08

Family

ID=67686157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980015694.7A Pending CN112204748A (zh) 2018-02-27 2019-02-27 具有最佳化场板设计的功率半导体装置

Country Status (8)

Country Link
US (1) US10483356B2 (zh)
EP (1) EP3743945A1 (zh)
JP (1) JP2021516454A (zh)
KR (1) KR20200130702A (zh)
CN (1) CN112204748A (zh)
IL (1) IL276793A (zh)
TW (1) TW201946239A (zh)
WO (1) WO2019168946A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722063B1 (en) * 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
JP6967024B2 (ja) * 2019-02-04 2021-11-17 株式会社東芝 半導体装置及びその製造方法
DE112021003325T5 (de) 2020-06-19 2023-04-27 Finwave Semiconductor, Inc. (nd.Ges.des Staates Delaware) III-Nitrid-Diode mit modifiziertem Zugangsbereich
US20220399328A1 (en) * 2021-06-15 2022-12-15 Texas Instruments Incorporated High-voltage depletion-mode current source, transistor, and fabrication methods
JPWO2023042617A1 (zh) * 2021-09-14 2023-03-23
DE112022004823T5 (de) * 2021-11-09 2024-07-18 Rohm Co., Ltd. Halbleiterbauteil
CN115223965A (zh) * 2022-06-29 2022-10-21 乂馆信息科技(上海)有限公司 一种大功率hemt器件和hemt器件拓扑连接结构
US20240186384A1 (en) * 2022-12-06 2024-06-06 Globalfoundries U.S. Inc. High-electron-mobility transistor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
CN102013437B (zh) 2009-09-07 2014-11-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
US9093432B2 (en) 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
US9087718B2 (en) * 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
JP6186832B2 (ja) 2013-04-18 2017-08-30 富士通株式会社 化合物半導体装置及びその製造方法
US10566429B2 (en) * 2013-08-01 2020-02-18 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
DE102014109208A1 (de) 2014-07-01 2016-01-07 Infineon Technologies Austria Ag Ladungskompensationsvorrichtung und ihre herstellung
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US9590053B2 (en) * 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
SG10201503305PA (en) * 2015-04-27 2016-11-29 Globalfoundries Sg Pte Ltd Lateral high voltage transistor
US9755027B2 (en) * 2015-09-15 2017-09-05 Electronics And Telecommunications Research Institute Electronical device
KR101856687B1 (ko) 2015-10-23 2018-05-14 (주)웨이비스 고전자이동도 트랜지스터 및 그의 제조방법
US9722063B1 (en) * 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices
US10217827B2 (en) 2016-05-11 2019-02-26 Rfhic Corporation High electron mobility transistor (HEMT)
WO2017210323A1 (en) * 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
US20190028065A1 (en) * 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by gate structure resistance thermometry

Also Published As

Publication number Publication date
EP3743945A1 (en) 2020-12-02
TW201946239A (zh) 2019-12-01
IL276793A (en) 2020-10-29
JP2021516454A (ja) 2021-07-01
US20190267456A1 (en) 2019-08-29
KR20200130702A (ko) 2020-11-19
WO2019168946A1 (en) 2019-09-06
US10483356B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
CN112204748A (zh) 具有最佳化场板设计的功率半导体装置
CN106449727B (zh) 防雪崩的准垂直hemt
CN105283958B (zh) GaN HEMT的共源共栅结构
JP6240898B2 (ja) 半導体装置
CN1950945B (zh) 具有多个场板的宽能带隙晶体管
KR101101671B1 (ko) 필드판이 소스에 접속된 광대역 고전자 이동도 트랜지스터
US8723234B2 (en) Semiconductor device having a diode forming area formed between a field-effect transistor forming area and a source electrode bus wiring or pad
US8586997B2 (en) Semiconductor device with low-conducting field-controlling element
US9660038B2 (en) Lateral/vertical semiconductor device
US10128228B1 (en) Type III-V semiconductor device with integrated diode
US9806184B2 (en) Semiconductor device with low-conducting field-controlling element
US10483387B2 (en) Lateral/vertical semiconductor device with embedded isolator
US9312347B2 (en) Semiconductor device with multiple space-charge control electrodes
EP3539159B1 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US9391187B2 (en) Semiconductor heterojunction device
CN104813454A (zh) 具有防击穿层的半导体器件
US20240162105A1 (en) Semiconductor Device with Electric Field Management Structures
US20220130987A1 (en) High Voltage Blocking III-V Semiconductor Device
US10840341B2 (en) Semiconductor devices, radio frequency devices and methods for forming semiconductor devices
US20090140293A1 (en) Heterostructure device and associated method
US20230068932A1 (en) Semiconductor device
US12074079B2 (en) Wide bandgap semiconductor device with sensor element
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210108

WD01 Invention patent application deemed withdrawn after publication