CN104813454A - 具有防击穿层的半导体器件 - Google Patents

具有防击穿层的半导体器件 Download PDF

Info

Publication number
CN104813454A
CN104813454A CN201380061263.7A CN201380061263A CN104813454A CN 104813454 A CN104813454 A CN 104813454A CN 201380061263 A CN201380061263 A CN 201380061263A CN 104813454 A CN104813454 A CN 104813454A
Authority
CN
China
Prior art keywords
conducting element
dielectric film
contact
field
device channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380061263.7A
Other languages
English (en)
Inventor
G·西敏
M·舒尔
R·格斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensor Electronic Technology Inc
Original Assignee
Sensor Electronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensor Electronic Technology Inc filed Critical Sensor Electronic Technology Inc
Publication of CN104813454A publication Critical patent/CN104813454A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供了具有防击穿层的半导体器件。防击穿层可以位于器件的高电压表面区域。防击穿层可以包括具有嵌入其中的导电元件的绝缘膜。可以沿着绝缘膜的横向长度布置导电元件。导电元件可以配置为将器件工作期间以其它方式存在于高电压表面区域的高电场尖峰分成多个小得多的尖峰。

Description

具有防击穿层的半导体器件
相关申请的引用
本申请要求2012年9月30日提交的、标题为“SemiconductorDevice with Breakdown Preventing Crystal”的共同待决的美国临时申请No.61/707,990的权益，并且通过引用将其内容合并于此。
技术领域
本公开通常涉及半导体器件设计，并且更具体地涉及用于增大半导体器件的工作电压和/或最大功率的解决方案。
背景技术
在功率半导体器件中，在最小通导电阻的同时实现最高击穿电压是最重要的性能特征中的一个。横向几何结构器件(诸如场效应晶体管(FET)，包括金属氧化物半导体FET(MOSFET)、金属半导体FET(MESFET)、高电子迁移率晶体管(HEMT)等等)具有沿半导体表面对准并且通常位于半导体表面附近的通道。如果空间电荷(耗尽)区域仅占据栅极漏极间距的一部分，那么该间距中的电场强烈地不均匀并且会导致限制器件性能的过早击穿。由于通道中的高载流子浓度和通道紧密邻近半导体表面，对栅极-漏极间距中的空间电荷分布的高效控制非常有挑战性。
图1A示出了根据现有技术的常规异质结构FET(HFET)2A，以及图2示出了根据现有技术的示例性电场分布图。如图2所图示的，当HFET2A作为开关操作(没有场板)时图1A所示具有距离LGD的栅极-漏极间距中的电场轮廓在栅极边缘附近呈现强峰值。峰值宽度由通道中的载流子浓度限定。就此而言，当增大栅极-漏极间距距离LGD增大时HFET 2A的击穿电压不会增大。
降低栅极边缘附近的峰值电场的一种方法是使用可以连接至栅极电极、源极电极或者漏极电极的一个或者多个场调制板(FP)。图1B示出了根据现有技术包括场板FP的常规异质结构FET(HFET)2B。在图1C中示出了多级场板结构，以及在图1D中示出了逐级场板结构。如图2所图示的，场板结构通过将峰值场分成两个峰值减小栅极电极边缘附近的峰值场，由此增大器件的击穿电压。然而，即使多个场板结构将电场分成更多个峰值也不能在器件通道中实现均匀电场。
另外，很难实现多个场板的最优构造。例如，最优构造要求精确控制的场板长度和沿着通道的电介质厚度变化。另外，现有技术场板具有施加于其上的源极电位或者栅极电位，并且因此场板与漏极电极之间存在显著电压。因此，包括一个或者多个场板的器件可以经受一个或者多个场板与漏极电极之间的过早击穿。此外，一个或者多个场板增大电极间电容和电极-半导体电容并且因此降低器件最高工作频率。
由于上述限制，当前高电压FET开关(i)没有实现由基本材料性质预测的击穿电压以及(ii)呈现在高电压(典型地四百伏特以及以上)下饱和的击穿电压-栅极-漏极间距相关性，其对千伏开关应用的器件设计加以严格限制。
发明内容
本发明的若干方面提供具有防击穿层的半导体器件。防击穿层可以位于器件的高电压表面区域中。防击穿层可以包括其中嵌入有导电元件的绝缘膜。可以沿着绝缘膜的横向长度布置导电元件。导电元件可以配置为将高电场尖峰(否则，该高电场尖峰在器件工作期间存在于高电压表面区域中)分成多个小得多的尖峰。
本发明的第一方面提供一种横向半导体器件，该横向半导体器件包括：器件通道；在器件通道的第一端上的第一接触；在器件通道的第二端上的第二接触，其中第二端与第一端相对，以及其中第一和第二接触位于器件通道的第一侧上；以及防击穿层，位于第一接触与第二接触之间的间距的至少一部分中的器件通道的第一侧上，其中该防击穿层包括：绝缘膜；以及嵌入绝缘膜中的多个导电元件，其中多个导电元件沿着绝缘膜的横向长度进行布置。
本发明的第二方面提供一种场效应晶体管，该场效应晶体管包括：器件通道；器件通道的第一端上的源极接触；在器件通道的第二端上的漏极接触，其中第二端与第一端相对，以及其中源极和漏极接触位于器件通道的第一侧上；栅极，位于源极接触与漏极接触之间的器件通道的第一侧上；以及防击穿层，位于下列中的至少一个的至少一部分中的器件通道的第一侧上：源极接触与栅极之间的间距或者漏极接触与栅极之间的间距，其中该防击穿层包括：绝缘膜；以及嵌入绝缘膜中的多个导电元件，其中多个导电元件沿着绝缘膜的横向长度进行布置。
本发明的第三方面提供一种方法，该方法包括：产生用于横向半导体器件的设计，其中用于横向半导体器件的设计对器件进行限定，该器件包括：器件通道；在器件通道的第一端上的第一接触；在器件通道的第二端上的第二接触，其中第二端与第一端相对，以及其中第一和第二接触位于器件通道的第一侧上；以及防击穿层，位于第一接触与第二接触之间的间距的至少一部分中的器件通道的第一侧上，其中该防击穿层包括：绝缘膜；以及嵌入绝缘膜中的多个导电元件，其中多个导电元件沿着绝缘膜的横向长度进行布置。以及根据设计制作横向半导体器件。
本发明的示例性方面设计为解决此处描述的问题中的一个或者多个和/或此处未讨论的一个或者多个其它问题。
附图说明
通过结合描绘本发明各种方面的附图进行的本发明各种方面的下列详细说明将更容易理解本公开的这些特性以及其它特性。
图1A-1D示出了根据现有技术的常规场效应晶体管。
图2示出了根据现有技术的示例性电场分布图。
图3示出了根据一个实施例可以作为二极管操作的示例性器件的示意性结构。
图4示出了根据一个实施例可以作为场效应晶体管操作的示例性器件的栅极-漏极区域的示意性结构。
图5示出了根据一个实施例可以作为场效应晶体管操作的示例性器件的栅极-漏极区域的示意性顶视图。
图6示出了根据一个实施例可以作为场效应晶体管操作的另一个示例性器件的栅极-漏极区域的示意性顶视图。
图7示出了根据一个实施例可以作为场效应晶体管操作的示例性器件的示意性结构。
图8示出了根据另一个实施例可以作为场效应晶体管操作的示例性器件的示意性结构。
图9示出了根据一个实施例的场效应晶体管的栅极-漏极区域中的示例性电场分布。
图10示出了根据一个实施例的用于制造电路的示例性流程图。
注意，附图可以不按比例。附图旨在描绘仅本发明的典型方面，并且因此不应该被看作对本发明范围的限制。在附图中，相似标号表示附图之间的的相似元件。
具体实施方式
如上面所示的，本发明的多个方面提供具有防击穿层的半导体器件。防击穿层可以位于器件的高电压表面区域中。防击穿层可以包括其中嵌入有导电元件的绝缘膜。可以沿着绝缘膜的横向长度布置导电元件。导电元件可以配置为将高电场尖峰(否则，该高电场尖峰在器件工作期间存在于高电压表面区域中)分成多个小得多的尖峰。以这种方式，可以使存在于高电压表面区域的总体电场变得更均匀，由此减少过早击穿的发生，增大器件的工作电压，和/或增大器件的最大功率等等。如此处使用的，除非另作说明，术语“组(集)”意味着一个或者多个(即，至少一个)，而短语“任何解决方案”意味着任何现在已知或者后来开发的解决方案。
转至附图，图3示出了根据一个实施例可以作为(平面)二极管操作的示例性器件10A的示意性结构，以及图4示出了根据一个实施例可以作为场效应晶体管操作的示例性器件10B的栅极-漏极区域12的示意性结构。每个器件10A、10B被示出为包括衬底14、有源层16和阻挡层18。在有源层16和阻挡层18的接合处形成通道(channel)。在一个实施例中，衬底14由碳化硅(SiC)形成，有源层16由氮化镓(GaN)形成，以及阻挡层18由氮化铝镓(AlGaN)形成。示出了包括阳极和阴极的器件10A，以及示出了包括栅极和漏极的器件10B。阳极、阴极、栅极和漏极中的每一个位于通道的第一侧上(例如，在有源层16上方)，可以由金属形成，并且可以形成对通道的任何类型的界面(例如，肖特基、结、异质结、和/或金属绝缘体半导体等等)。
然而，应当理解，这仅仅是对各种可能器件的示例。就此而言，此处描述的半导体可以由任何类型的半导体材料形成。示例性的半导体材料包括：硅(Si)、碳化硅(SiC)、锗(Ge)、氧化锌(ZnO)、和/或各种类型的III-V族或者II-VI族化合物材料等等。另外，可以在由各种类型的化合物半导体或者电介质材料(包括例如：蓝宝石；金刚石；云母；陶瓷；Ge；各种类型的III族氮化物衬底，包括GaN、AlN、BN、AlGaN、AlGaInN、GaBN、AlBN、AlInBN、和/或AlGaBN等等；LiGaO2；LiNbO2；ZnO；Si；SiC；和/或GaAs；等等)中的任何一个形成的衬底14上制造此处描述的器件。此外，衬底14可以包括导电衬底和/或半导电衬底。
类似地，层16、18可以由各种类型的III-V族或者II-VI族化合物材料的任何组合形成。示例性的III-V族材料包括III族氮化物材料，包括一个或者多个III族元素(例如，硼(B)、铝(Al)、镓(Ga)和铟(In))和氮(N)，使得BwAlxGayInzN，其中0≤W、X、Y，Z≤1，以及W+X+Y+Z＝1。示例性的III族氮化物材料包括具有任何摩尔分数的III族元素的AlN、GaN、InN、BN、AlGaN、AlInN、AlBN、GaBN、InGaN、AlGaBN、AlGaInN、AlInBN和AlGaInBN。附加的示例性III-V族材料包括GaAs、GaAlAs、InGaAs、磷化铟(InP)等等。
尽管为了清楚起见没有示出，但是应当理解，器件10A、10B可以包括各种附加接触(例如，器件10B的源极接触)和/或层(例如，位于衬底14与有源层16之间的初始层和/或缓冲层)。另外，此处描述的异质结构中的层中的一个或者多个可以包括用于减轻应变的一个或者多个属性。例如，层可以由超晶格结构形成。不管怎样，可以使用任何解决方案制造和制作每个器件10A、10B以及其组件。
另外，每个器件10A、10B被示出为包括防击穿层20。防击穿层20可以位于对应器件10A、10B的高电压表面区域中。在器件10A中，防击穿层20覆盖阳极与阴极之间的整个空间。在器件10B中，防击穿层20覆盖栅极与漏极之间的整个空间。尽管未示出，但是应当理解，防击穿层也可以位于场效应晶体管的栅极与源极之间的空间中。尽管每个防击穿层20被示出为跨越对应接触之间的整个高电压表面区域延伸，但是应当理解，器件可以包括仅位于该区域的一部分中的防击穿层。在这种情况下，防击穿层可以仅接触接触中的一个或者可以不接触接触中的任何一个。
在一个实施例中，防击穿层20包括嵌入(例如，封闭)在绝缘膜22中的多个导电元件CE1-CE4。应当理解，尽管示出了包括四个导电元件CE1-CE4的每个器件10A、10B，但是器件也可以包括任何数量的嵌入绝缘膜22中的一个或者多个导电元件CE1-CE4。当包括多个导电元件CE1-CE4时，导电元件CE1-CE4可以跨防击穿层20(例如，在高电压表面区域内)的横向长度均匀地或者不均匀地间隔。不管怎样，每个导电元件CE1-CE4可以使用任何解决方案进行制作，并且可以由任何类型的导电/高导电材料(诸如金属、半导体、非晶固体、和/或多晶材料等等)形成。
绝缘膜22可以由任何类型的绝缘材料形成。在一个实施例中，绝缘膜22由电介质材料(诸如二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铪(HfO2)、和/或氧化铝(Al2O3)等等)的层形成。在另一个实施例中，绝缘膜22由低导电材料的层形成，该低导电材料层可以帮助释放与器件10A、10B的表面或者本体相关联的电荷，并且因此减少/消除器件10A、10B瞬态和/或高频特征中不需要的分散和/或延迟。低导电材料可以具有显著高于金属电极但比电介质材料低得多的表面电阻。例如，低导电材料可以具有近似103欧姆每方与近似107欧姆每方之间的薄层电阻。类似地，低导电材料可以具有显著低于金属电极但比电介质材料高得多的表面导电率。因此，绝缘膜22的关联的特征充电-再充电时间比金属电极和嵌入其中的导电元件CE1-CE4高得多。示例性的低导电材料包括，例如：InGaN；半导体；低导电电介质单晶；纹理化的多晶或者非晶材料；半金属材料；和/或镍以及其它金属的氧化物等等。
导电元件CE1-CE4可以在对应绝缘膜22内具有任何形状和/或定位模式。例如，图5示出了根据一个实施例可以作为场效应晶体管操作的示例性器件10C的栅极-漏极区域的示意性顶视图。在这种情况下，每个导电元件CE1-CE4包括细长的矩形(例如，条形)形状，其沿着绝缘膜22的基本上整个横向宽度延伸并且具有与器件10C工作期间存在的表面横向电场线的方向对准的较短边。可选地，图6示出了根据一个实施例可以作为场效应晶体管操作的另一个示例性器件10D的栅极-漏极区域的示意性顶视图。在这种情况下，每个导电元件CE包括图示为具有球形形状(例如，点)的隔离元件。就此而言，每个导电元件CE仅占据绝缘膜22的横向长度和横向宽度的相对小的部分。尽管导电元件CE被示出为具有球形形状，但是导电元件CE可以具有任何形状。如所图示的，导电元件CE可以在绝缘膜22内以各种行/列(诸如沿着六方晶格)等等周期性地定位。然而，应当理解，这仅仅是示例性的，并且导电元件CE可以非周期性地定位。
多个实施例可以提供具有一个或者多个附加设计特征的器件以进一步提高器件的性能。例如，图7示出了根据一个实施例可以作为场效应晶体管操作的示例性器件10E的示意性结构。在这种情况中，器件10E被示出为包括连接至漏极的漏极场板(漏极FP(Drain-FP))和连接至源极的源极场板(源极FP(Source-FP))两者。每个场板位于绝缘膜22的一部分上。此外，绝缘膜22被示为在栅极之上以及在器件10E的栅极-源极区域内延伸，由此覆盖器件有源区域的整个表面。应当理解，尽管导电元件CE1-CE4被示为仅在器件10E的栅极-漏极区域中，但是也可以在栅极-源极区域内定位一个或者多个导电元件。可选地，导电元件CE1-CE4可以仅位于栅极-源极区域中。另外，应当理解，尽管源极和漏极被示为各自包括单个场板，但是实施例可以包括任何数量(零个或者更多个)场板的源极和漏极(例如，仅源极场板、仅漏极场板、多个源极和/或漏极场板，等等)。可以包括在实施例中的附加设计特征包括：多个栅极的配置；位于衬底14下面的底电极；栅极电介质层；和/或散热器元件；等等。此外，若干实施例包括具有常通(normally-on)型通道(沟道)的器件和具有常断(normally-off)型通道(沟道)的器件。
另外，应当理解，实施例提供防击穿层20的各种配置。例如，图8示出了根据另一个实施例可以作为场效应晶体管操作的示例性器件10F的示意性结构。在这种情况下，器件10F被示为包括具有不均匀厚度的防击穿层20，该防击穿层20可以配置为进一步改善器件的高电压表面区域中的电场的均匀性。在一个实施例中，可以在器件10F的高电压表面区域的、具有比器件10F的高电压表面区域的一个或者多个其它子区域相对高的电场的子区域中增大厚度。例如，器件10F被示出为包括位于栅极附近的绝缘膜的第一区域22A，该第一区域22A具有比位于漏极附近的绝缘膜的第二区域22B大的厚度。然而，应当理解，这仅仅是对可以在不同类型器件上(例如，在二极管上、在没有场板的器件上等等)实现的不同厚度的示例。
另外，防击穿层20被示出为包括沿着相对于器件电极(例如，栅极和漏极)之间的器件10F的表面的横向和垂直方向两者布置的多个导电元件CE。该布置可以是非周期性的或者周期性的(例如，在晶格上)，并且与所有导电元件CE都在单个垂直平面上的实施例相比可以使导电元件CE的密度增大。增大密度可以进一步地减小导电元件CE下方的电场接近于零的区域的总长度，由此降低存在于器件的高电压表面区域中的平均电场。
当在电路中实现时，此处描述的导电元件可以具有浮动电位。如此处描述的嵌入绝缘层中的导电元件的存在可以在电路内的器件工作期间显著地减小任何类型的横向器件(例如，二极管、场效应晶体管等等)的高电压区域中的峰值电场。图9示出了根据一个实施例的场效应晶体管的栅极-漏极区域12中的示例性电场分布。在这种情况下，栅极-漏极区域12包括嵌入在对应器件的栅极与漏极之间的绝缘层(未示出)中的五个导电元件CE1-CE5。如所图示的，导电元件CE1-CE5中的每一个下方的电场非常低，例如，比导电元件边缘处的峰值场低两到三倍。另外，每个导电元件CE1-CE5在其边缘处生成两个电场尖峰(弥散场(fringing field)。
此处描述的防击穿层静电地耦合至器件的通道。在器件工作期间，防击穿层使得通道中和器件表面处的横向电场接近于防击穿层中的横向电场。如图9所示，由于每个高导电元件内的电场非常低，因此防击穿层中的电场主要由导电元件CE1-CE5中的每一个的边缘处的弥散电场和导电元件CE1-CE5之间的间距中逐渐增加的电场组成。在一个实施例中，导电元件CE1-CE5之间的间距被选择为使得导电元件CE1-CE5之间的间距中的电场保持准均匀。防击穿层将栅极/漏边缘处的高电场尖峰(例如，如图2所示)分成其间具有接近均匀的电场的大量小得多的尖峰。因此，总体电场比现有技术器件的总体电场更均匀。更均匀的电场可以减小器件过早击穿的情况。此外，防击穿层中的导电元件CE1-CE5可以提供表面补偿电荷，并且因此减小器件对表面条件的依赖。
在一个实施例中，防击穿层中的导电元件之间的最小横向间距由横向边缘场尖峰的特征尺寸限定。可以通过对具体器件求解静电场分布获得边缘场尖峰的特征尺寸。对于具有厚度为近似二十纳米的阻挡层18的典型AlGaN/GaN异质结构(图3)，边缘周围散布的横向电场ΔEFR的估算为近似0.3μm。假定导电元件间距dCE接近于散布的弥散场(dCE≈ΔEFR)，那么高场区域(例如，栅极-漏极间距12)中的最大电场可以计算为：
E M = 2 V Nd C E - - - ( 1 )
其中V是高场区域两端的电压(例如，栅极-漏极电压和/或二极管两端的反向电压，等等)，以及N是高场区域中的导电元件数量。对于N＝1的值，式(1)为包括优化配置的场板的器件中的峰值电场提供近似表达式。如所图示的，在如此处描述的具有大量导电元件的器件中，相比包括所述优化配置的场板的器件中存在的峰值电场，峰值电场显著减小。例如，对于N＝5，峰值电场比具有优化配置的场板的器件的峰值电场低五倍。
导电元件之间与器件表面通道的分离可以由散布的垂直弥散场(ΔEFRV)限定，其可以使用任何求解方法进行估算。在一个实施例中，导电元件-表面的距离dV可以近似等于散布的垂直弥散场，例如，dV≈ΔEFRV。对于典型AlGaN/GaN异质结构，dV≈ΔEFRV≈0.2至0.7μm。相应地，其中嵌入导电元件的绝缘膜的厚度dBPC可以近似为导电元件-表面距离的两至四倍，例如，dBPC≥(2-4)×dV。在实施例中，垂直布置的导电元件(例如，如图8所示)之间的垂直间距不超过dV。最小垂直间距受所使用的技术限制。例如，可以对垂直间距进行选择以避免元件之间的短路，并且典型地不应小于几纳米。
在一个实施例中，每个导电元件的长度LCE被选择为与可由器件制作工艺获得的长度那样小。在这种情况下，使导电元件下方具有非常低电场的区域的总长度减小/最小化，其使得平均电场减小/最小化。在一个示例性实施例中，每个导电元件的横向长度小于导电元件之间距离的一半。在另一个示例性实施例中，每个导电元件的横向长度比导电元件之间的横向距离小一个数量级，例如，LCE＝(0.1-0.5)×dCE。
如此处描述的，导电元件可以由金属或者任何其它导电材料形成。在一个实施例中，材料选择为满足导电元件附近的电场分布准瞬时地跟随器件两端的电压变化的要求。为了满足该要求，由导电元件的横向电阻和导电元件与通道之间的电容的积给出的特征RC常数比与器件工作频率相对应的周期小(例如，小3-10倍)。
可以使用任何解决方案执行此处描述的具有示意性结构的器件的制造。尽管可以利用任何数量的导电元件，但是可以用三个或者更多个导电元件实现峰值场的显著减小。在一个实施例中，基于对应区域的横向长度、每个导电元件的横向长度和导电元件之间的目标间距选择位于区域内的导电元件的数量。
主要参照异质结构场效应晶体管和二极管示出和描述了本发明的方面。然而，应当理解，可以在各种类型的场效应晶体管(包括，例如，场效应晶体管、异质结构场效应晶体管、绝缘栅极场效应晶体管、绝缘栅极异质结构场效应晶体管、多异质结构场效应晶体管、多异质结构绝缘栅极场效应晶体管、反转的场效应晶体管、反转的异质结构场效应晶体管、反转的绝缘栅极场效应晶体管、反转的绝缘栅极异质结构场效应晶体管、反转的多异质结构场效应晶体管、反转的绝缘栅极多异质结构场效应晶体管等等)中实现本发明的方面。另外，如此处描述的，可以在其它类型的半导体器件(包括例如，任何类型的二极管(例如，pn二极管、pin二极管、异质结二极管、金属绝缘体半导体二极管等等)、半导体电阻器、半导体传感器、发光二极管、激光器、集成元件等等)中实现本发明的方面。
在一个实施例中，本发明提供了设计和/或制作电路的方法，该电路包括如此处描述地设计和制作的器件中的一个或者多个。就此而言，图10示出了根据一个实施例用于制作电路126的示例性流程图。最初，用户可以利用器件设计系统110生成针对如此处描述的半导体器件的器件设计112。器件设计112可以包括程序代码，该程序代码可以由器件制作系统114使用以根据由器件设计112限定的特征生成一组物理器件116。类似地，可以向电路设计系统120提供器件设计112(例如，作为供在电路中使用的可用组件)，用户可以利用该电路设计系统120生成电路设计122(例如，通过将一个或者多个输入和输出连接至电路中包括的各种器件)。电路设计122可以包括程序代码，该程序代码包括如此处描述设计的器件。在任何情况下，可以向电路制作系统124提供电路设计122和/或一个或者多个物理器件116，该电路制造系统124可以根据电路设计122生成物理电路126。物理电路126可以包括如此处描述设计的一个或者多个器件116。
在另一个实施例中，本发明提供用于设计如此处描述的半导体器件116的器件设计系统110和/或用于制作半导体器件116的器件制作系统114。在这种情况下，系统110、114可以包括通用计算设备，对该通用计算设备进行编程以实现如此处描述的半导体器件116的设计和/或制作方法。类似地，本发明的一个实施例提供用于设计电路126的电路设计系统120和/或用于制作电路126的电路制作系统124，该电路126包括如此处描述设计和/或制造的至少一个器件116。在这种情况下，系统120、124可以包括通用计算设备，对该通用计算设备进行编程以实现如此处描述的包括至少一个半导体器件116的电路126的设计和/或制作方法。
在又一个实施例中，本发明提供安装在至少一个计算机可读介质中的计算机程序，当该计算机程序执行时，使计算机系统实现如此处描述的半导体器件的设计和/或制作方法。例如，计算机程序可以使器件设计系统110生成如此处描述的器件设计112。就此而言，计算机可读介质包括程序代码，该程序代码由计算机系统执行时实现此处描述的处理过程中的一些或者全部。应当理解，术语“计算机可读介质”包括当前已知或者以后开发的任何类型的有形表达介质中的一种或多种，可以由计算设备从所述有形介质感知、再现或者以其它方式传递存储的程序代码副本。
在另一个实施例中，本发明提供了提供程序代码副本的方法，该程序代码由计算机系统执行时实现此处描述的处理过程中的一些或者全部。在这种情况下，计算机系统可以处理程序代码的副本以针对在第二不同位置处的接收生成和传输一组数据信号，该组数据信号具有以对该组数据信号中的程序代码副本进行编码的方式设置和/或改变的其特征中的一个或者多个。类似地，本发明的实施例提供获取实现此处描述的过程中的一些或者全部的程序代码的副本的方法，该方法包括计算机系统接收此处描述的数据信号集并且将数据信号集转换成安装在至少一个计算机可读介质中的计算机程序的副本。在任一情况下，可以使用任何类型的通信链路传输/接收数据信号集。
在又一个实施例中，本发明提供生成用于设计如此处描述的半导体器件的器件设计系统110和/或用于制作如此处描述的半导体器件的器件制作系统114的方法。在这种情况下，可以获得(例如，创建、维持、使可供使用等等)计算机系统，并且可以获得(例如，创建、购买、使用、修改等等)用于执行此处描述的过程的一个或者多个组件，并且将该一个或者多个组件部署到计算机系统。就此而言，部署可以包括下列中的一个或者多个：(1)将程序代码安装在计算设备上；(2)将一个或者多个计算设备和/或I/O设备添加至计算机系统；和/或(3)合并和/或修改计算机系统以使其能够执行此处描述的处理过程；等等。
出于图示和描述的目的，已经提供了本发明多个方面的上述描述。它并不旨在穷举或者将本发明限制于所公开的精确形式，并且显而易见地，可以进行许多修改和变型。对本领域技术人员显而易见的这种修改和变型被包含在如由所附权利要求限定的本发明的范围内。

Claims (20)

1.一种横向半导体器件，包括：
器件通道；
在所述器件通道的第一端上的第一接触；在所述器件通道的第二端上的第二接触，其中所述第二端与所述第一端相对，以及其中所述第一和第二接触位于所述器件通道的第一侧上；以及
防击穿层，位于所述器件通道的所述第一侧上，在所述第一接触与所述第二接触之间的间距的至少一部分中，其中所述防击穿层包括：
绝缘膜；以及
嵌入所述绝缘膜中的多个导电元件，其中所述多个导电元件沿着所述绝缘膜的横向长度布置。
2.根据权利要求1所述的器件，其中所述多个导电元件中的每一个具有矩形形状，所述矩形形状沿着基本上所述绝缘膜的整个横向宽度延伸，并且具有与所述器件的工作期间存在的表面横向电场线的方向对准的较短边。
3.根据权利要求1所述的器件，其中所述多个导电元件中的每一个包括隔离元件，以及其中所述多个导电元件还沿着所述绝缘膜的横向宽度进行布置。
4.根据权利要求1所述的器件，其中两个相邻导电元件之间的横向间距近似等于每个导电元件的边缘周围的横向边缘场尖峰的特征尺寸。
5.根据权利要求4所述的器件，其中两个相邻导电元件之间的所述横向间距至少是所述两个相邻导电元件中的每一个的横向长度的两倍。
6.根据权利要求1所述的器件，其中导电元件与器件表面通道之间的垂直间距近似等于所述导电元件散布的垂直弥散场的特征尺寸。
7.根据权利要求6所述的器件，其中所述绝缘膜的垂直厚度至少是所述导电元件与所述器件表面通道之间的所述垂直间距的两倍。
8.根据权利要求1所述的器件，其中所述绝缘膜具有不均匀的垂直厚度，以及其中第一位置中的所述绝缘膜的垂直厚度大于第二位置中的所述绝缘膜的垂直厚度，所述第二位置具有比所述第一位置的电场相对低的电场。
9.根据权利要求1所述的器件，还包括位于所述第一接触与所述第二接触之间的栅极，其中所述防击穿层位于所述栅极与所述第二接触之间的区域。
10.根据权利要求9所述的器件，其中所述防击穿层还位于所述栅极与所述第一接触之间的区域。
11.根据权利要求1所述的器件，其中所述第一接触或者所述第二接触中的至少一个包括场板。
12.根据权利要求1所述的器件，其中所述绝缘膜由低导电材料的层形成，其中所述低导电材料具有近似103欧姆每方与近似107欧姆每方之间的薄层电阻。
13.根据权利要求1所述的器件，其中所述多个导电元件还沿着所述绝缘膜的垂直高度布置。
14.一种场效应晶体管，包括：
器件通道；
所述器件通道的第一端上的源极接触；
在所述器件通道的第二端上的漏极接触，其中所述第二端与所述第一端相对，以及其中所述源极接触和漏极接触位于所述器件通道的第一侧上；
栅极，位于所述器件通道的所述第一侧上，在所述源极接触与所述漏极接触之间；以及
防击穿层，位于所述器件通道的所述第一侧上，至少在下列中的至少一个的一部分中：所述源极接触与所述栅极之间的间距、或者所述漏极接触与所述栅极之间的间距，其中所述防击穿层包括：
绝缘膜；以及
嵌入所述绝缘膜中的多个导电元件，其中所述多个导电元件沿着所述绝缘膜的横向长度布置。
15.根据权利要求14所述的晶体管，其中所述多个导电元件中的每一个包括隔离元件，以及其中所述多个导电元件还沿着所述绝缘膜的横向宽度布置。
16.根据权利要求14所述的晶体管，其中两个相邻导电元件之间的横向间距近似等于每个导电元件的边缘周围的横向边缘场尖峰的特征尺寸，以及其中两个相邻导电元件之间的所述横向间距至少是所述两个相邻导电元件中的每一个的横向长度的两倍。
17.根据权利要求14所述的晶体管，其中导电元件与器件表面通道之间的垂直间距近似等于所述导电元件散布的垂直弥散场的特征尺寸，以及其中所述绝缘膜的垂直厚度至少是所述导电元件与所述器件表面通道之间的所述垂直间距的两倍。
18.一种方法，包括：
产生用于横向半导体器件的设计，其中用于所述横向半导体器件的所述设计定义器件，所述器件包括：
器件通道；
在所述器件通道的第一端上的第一接触；
在所述器件通道的第二端上的第二接触，其中所述第二端与所述第一端相对，以及其中所述第一接触和第二接触位于所述器件通道的第一侧上；以及
防击穿层，位于所述器件通道的所述第一侧上，在所述第一接触与所述第二接触之间的间距的至少一部分中，其中所述防击穿层包括：
绝缘膜；以及
嵌入所述绝缘膜中的多个导电元件，其中所述多个导电元件沿着所述绝缘膜的横向长度布置；以及
根据所述设计制作所述横向半导体器件。
19.根据权利要求18所述的方法，其中所述设计包括基于每个导电元件的边缘周围的横向边缘场尖峰的特征尺寸布置所述多个导电元件的横向间距。
20.根据权利要求18所述的方法，其中所述设计包括基于所述导电元件散布的垂直弥散场的特征尺寸选择导电元件与器件表面通道之间的垂直间距。
CN201380061263.7A 2012-09-30 2013-09-30 具有防击穿层的半导体器件 Pending CN104813454A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261707990P 2012-09-30 2012-09-30
US61/707,990 2012-09-30
PCT/US2013/062540 WO2014052948A1 (en) 2012-09-30 2013-09-30 Semiconductor device with breakdown preventing layer

Publications (1)

Publication Number Publication Date
CN104813454A true CN104813454A (zh) 2015-07-29

Family

ID=50384357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061263.7A Pending CN104813454A (zh) 2012-09-30 2013-09-30 具有防击穿层的半导体器件

Country Status (3)

Country Link
US (2) US9190510B2 (zh)
CN (1) CN104813454A (zh)
WO (1) WO2014052948A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544678A (zh) * 2019-09-06 2019-12-06 西安电子科技大学 基于多浮空场板与阴极场板复合结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110571284A (zh) * 2019-08-29 2019-12-13 西安电子科技大学 基于浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110600540A (zh) * 2019-09-06 2019-12-20 西安电子科技大学 基于多浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN112951918A (zh) * 2021-01-29 2021-06-11 中国电子科技集团公司第十三研究所 一种斜栅型氧化镓场效应晶体管及制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285598B1 (ko) * 2012-02-06 2013-07-15 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP6230456B2 (ja) 2014-03-19 2017-11-15 株式会社東芝 半導体装置
US9991372B2 (en) 2015-09-14 2018-06-05 Sensor Electronic Technology, Inc. Device with channel having varying carrier concentration
JP6304199B2 (ja) * 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
WO2019066878A1 (en) * 2017-09-28 2019-04-04 Intel Corporation GALLIUM NITRIDE TRANSISTORS WITH SOURCE FIELD AND DRAIN PLATES AND METHODS OF MAKING SAME

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149527B1 (ko) * 1994-06-15 1998-10-01 김주용 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
US5733794A (en) 1995-02-06 1998-03-31 Motorola, Inc. Process for forming a semiconductor device with ESD protection
US6525390B2 (en) 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
JP4683836B2 (ja) * 2003-12-12 2011-05-18 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
US20060255377A1 (en) * 2005-05-12 2006-11-16 Der-Wei Tu Field effect transistor with novel field-plate structure
US8080848B2 (en) * 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
US8586997B2 (en) 2011-02-15 2013-11-19 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
WO2013036593A1 (en) 2011-09-06 2013-03-14 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US8878154B2 (en) 2011-11-21 2014-11-04 Sensor Electronic Technology, Inc. Semiconductor device with multiple space-charge control electrodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571284A (zh) * 2019-08-29 2019-12-13 西安电子科技大学 基于浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110544678A (zh) * 2019-09-06 2019-12-06 西安电子科技大学 基于多浮空场板与阴极场板复合结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN110600540A (zh) * 2019-09-06 2019-12-20 西安电子科技大学 基于多浮空场板结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN112951918A (zh) * 2021-01-29 2021-06-11 中国电子科技集团公司第十三研究所 一种斜栅型氧化镓场效应晶体管及制备方法

Also Published As

Publication number Publication date
WO2014052948A1 (en) 2014-04-03
US20140091373A1 (en) 2014-04-03
US9190510B2 (en) 2015-11-17
US20160071938A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
US9166048B2 (en) Lateral/vertical semiconductor device
Zhang et al. GaN FinFETs and trigate devices for power and RF applications: Review and perspective
US9660038B2 (en) Lateral/vertical semiconductor device
CN104813454A (zh) 具有防击穿层的半导体器件
US10483387B2 (en) Lateral/vertical semiconductor device with embedded isolator
US9761675B1 (en) Resistive field structures for semiconductor devices and uses therof
US9293538B2 (en) Diode having trenches in a semiconductor region
US9256240B2 (en) Semiconductor device with multiple space-charge control electrodes
Saito et al. Design optimization of high breakdown voltage AlGaN-GaN power HEMT on an insulating substrate for R/sub ON/AV/sub B/tradeoff characteristics
Wuerfl et al. Reliability issues of GaN based high voltage power devices
US20150255547A1 (en) III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same
US9312347B2 (en) Semiconductor device with multiple space-charge control electrodes
US9647076B2 (en) Circuit including semiconductor device with multiple individually biased space-charge control electrodes
US8907377B2 (en) High electron mobility transistor and method of manufacturing the same
US9391189B2 (en) Lateral/vertical semiconductor device
US9263533B2 (en) High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
US9887267B2 (en) Normally-off field effect transistor
US8552562B2 (en) Profiled contact for semiconductor device
US9741802B2 (en) Semiconductor device with breakdown preventing layer
CN112133739B (zh) 高电子迁移率晶体管和调整二维电子气体电子密度的方法
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
US9991372B2 (en) Device with channel having varying carrier concentration
Ma Tri-gate technologies for high-performance power GaN devices
Sultana Technology Development and Characterization of AIInN/GaN HEMTs for High Power Application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150729

WD01 Invention patent application deemed withdrawn after publication