KR20150037035A - 내부전압 생성회로 - Google Patents

내부전압 생성회로 Download PDF

Info

Publication number
KR20150037035A
KR20150037035A KR20130116211A KR20130116211A KR20150037035A KR 20150037035 A KR20150037035 A KR 20150037035A KR 20130116211 A KR20130116211 A KR 20130116211A KR 20130116211 A KR20130116211 A KR 20130116211A KR 20150037035 A KR20150037035 A KR 20150037035A
Authority
KR
South Korea
Prior art keywords
voltage
level
internal
pull
limit reference
Prior art date
Application number
KR20130116211A
Other languages
English (en)
Inventor
최영경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130116211A priority Critical patent/KR20150037035A/ko
Priority to US14/175,505 priority patent/US9459638B2/en
Publication of KR20150037035A publication Critical patent/KR20150037035A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

내부전압 생성회로는 액티브신호에 응답하여 전원전압 또는 코어전압 중 어느 하나를 제1 벌크전압으로 전달하고, 접지전압 또는 저전압 중 어느 하나를 제2 벌크전압으로 전달하는 벌크전압생성부 및 상기 제1 및 제2 벌크전압을 공급받아 내부전압의 레벨이 상한기준전압의 레벨보다 높은 경우 상기 내부전압을 풀다운구동하고, 상기 내부전압의 레벨이 하한기준전압의 레벨보다 낮은 경우 상기 내부전압을 풀업구동하는 내부전압구동부를 포함한다.

Description

내부전압 생성회로{INTERNAL VOLTAGE GENERATION CIRCUIT}
본 발명은 내부전압 생성회로에 관한 것이다.
통상적으로 메모리 장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다. 메모리 장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(Vcore), 워드라인을 구동하거나 오버드라이빙시에 사용되는 고전압(VPP), 코어영역의 앤모스트랜지스터의 백바이어스전압으로 공급되는 저전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 고전압(VPP)과 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 저전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 고전압(VPP)과 저전압(VBB)을 공급하기 위해서는 각각 고전압(VPP)과 저전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
본 발명은 스텐바이모드에서 내부전압을 구동하는 트랜지스터의 백바이어스전압 레벨을 조절하여 트랜지스터의 누설전류를 차단함으로써 전류소모량을 감소할 수 있는 내부전압 생성회로를 제공한다.
이를 위해 본 발명은 액티브신호에 응답하여 전원전압 또는 코어전압 중 어느 하나를 제1 벌크전압으로 전달하고, 접지전압 또는 저전압 중 어느 하나를 제2 벌크전압으로 전달하는 벌크전압생성부 및 상기 제1 및 제2 벌크전압을 공급받아 내부전압의 레벨이 상한기준전압의 레벨보다 높은 경우 상기 내부전압을 풀다운구동하고, 상기 내부전압의 레벨이 하한기준전압의 레벨보다 낮은 경우 상기 내부전압을 풀업구동하는 내부전압구동부를 포함하는 내부전압 생성회로를 제공한다.
또한, 본 발명은 액티브신호에 응답하여 전원전압 또는 코어전압 중 어느 하나를 제1 벌크전압으로 전달하고, 접지전압 또는 저전압 중 어느 하나를 제2 벌크전압으로 전달하는 벌크전압생성부와 상기 코어전압이 기 설정된 레벨로 감압된 제1 레벨전압과 상기 접지전압보다 기 설정된 레벨로 승압된 제2 레벨전압 사이에 직렬연결되는 다수의 저항에 의해 전압분배된 상한기준전압 및 하한기준전압을 생성하는 기준전압생성부 및 상기 제1 및 제2 벌크전압을 공급받아 내부전압의 레벨이 상한기준전압의 레벨보다 높은 경우 상기 내부전압을 풀다운구동하고, 상기 내부전압의 레벨이 하한기준전압의 레벨보다 낮은 경우 상기 내부전압을 풀업구동하는 내부전압구동부를 포함하는 내부전압 생성회로를 제공한다.
본 발명에 의하면 스텐바이모드에서 내부전압을 구동하는 트랜지스터의 백바이어스전압 레벨을 조절하여 트랜지스터의 누설전류를 차단함으로써 전류소모량을 감소할 수 있는 효과가 있다.
또한, 본 발명에 의하면 전압분배회로에 트랜지스터형 다이오드를 구비하여 전류소모량을 감소할 수 있는 효과가 있다.
도 1 은 본 발명의 일 실시예에 따른 내부전압 생성회로의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 내부전압 생성회로에 포함된 벌크전압생성부의 회로도이다.
도 3 은 도 1에 도시된 내부전압 생성회로에 포함된 기준전압생성부의 회로도이다.
도 4 는 도 1에 도시된 내부전압 생성회로에 포함된 내부전압구동부의 회로도이다.
도 5 는 본 발명의 일 실시예에 따른 내부전압 생성회로에서 내부전압을 구동하기 위한 트랜지스터의 백바이스전압을 조절하는 동작을 설명하기 위한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 내부전압 생성회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 내부전압 생성회로는 벌크전압생성부(10), 기준전압생성부(20) 및 내부전압구동부(30)를 포함한다.
벌크전압생성부(10)는 액티브모드에서 인에이블되는 액티브신호(ACT)의 레벨에 따라 전원전압(VDD) 또는 코어전압(VCORE) 중 어느 하나를 제1 벌크전압(VBP)으로 전달하고, 접지전압(VSS) 또는 저전압(VBB) 중 어느 하나를 제2 벌크전압(VBN)으로 전달한다. 여기서, 코어전압(VCORE)은 외부에서 공급되는 전원전압(VDD)이 감압되어 생성되는 전압이고, 저전압(VBB)은 오부에서 공급되는 접지전압(VSS)이 감압되어 생성되는 전압이다.
기준전압생성부(20)는 코어전압(VCORE)이 기 설정된 레벨로 감압된 제1 레벨전압(LEV1)과 접지전압(VSS)이 기 설정된 레벨로 승압된 제2 레벨전압(LEV2) 사이에 직렬로 연결되는 다수의 저항에 의해 전압 분배된 상한기준전압(VREFH) 및 하한기준전압(VREFL)을 생성한다. 여기서, 상한기준전압(VREFH)의 레벨은 하한기준전압(VREFL)의 레벨보다 높은 레벨로 설정되는 것이 바람직하다.
내부전압구동부(30)는 제1 벌크전압(VBP) 및 제2 벌크전압(VBN)을 공급받아 내부전압(VINT)의 레벨이 상한기준전압(VREFH)의 레벨보다 높은 경우 내부전압(VINT)을 풀다운구동하고, 내부전압(VINT)의 레벨이 하한기준전압(VREFL)의 레벨보다 낮은 경우 내부전압(VINT)을 풀업구동한다. 또한, 내부전압구동부(30)는 내부전압(VINT)의 레벨이 상한기준전압(VREFH)의 레벨보다 낮고 하한기준전압(VREFL)의 레벨보다 높은 경우 내부전압(VINT)을 구동하지 않는다.
좀더 구체적으로 벌크전압생성부(10)의 구성을 도 2를 참고하여 구체적으로 살펴보면 다음과 같다.
도 2에 도시된 바와 같이 벌크전압생성부(10)는 제1 스위치부(11) 및 제2 스위치부(12)를 포함한다.
제1 스위치부(11)는 스텐바이모드에서 액티브신호(ACT)가 로직로우레벨로 디스에이블되는 경우 턴온되어 노드(nd11)를 전원전압(VDD)으로 구동하여 제1 벌크전압(VBP)을 생성하는 PMOS 트랜지스터(P11) 및 액티브모드에서 액티브신호(ACT)가 로직하이레벨로 인에이블되는 경우 턴온되어 노드(nd11)를 코어전압(VCORE)으로 구동하여 제1 벌크전압(VBP)을 생성하는 PMOS 트랜지스터(P12)로 구성된다. 즉, 제1 스위치부(11)는 액티브모드에서 코어전압(VCORE)을 제1 벌크전압(VBP)으로 전달하고, 스텐바이모드에서 전원전압(VDD)을 제1 벌크전압(VBP)으로 전달한다.
제2 스위치부(12)는 액티브모드에서 액티브신호(ACT)가 로직하이레벨로 인에이블되는 경우 턴온되어 노드(nd12)를 접지전압(VSS)으로 구동하여 제2 벌크전압(VBN)을 생성하는 NMOS 트랜지스터(N11) 및 스텐바이모드에서 액티브신호(ACT)가 로직로우레벨로 디스에이블되는 경우 턴온되어 노드(nd12)를 저전압(VBB)으로 구동하여 제2 벌크전압(VBN)을 생성하는 NMOS 트랜지스터(N12)로 구성된다. 즉, 제2 스위치부(11)는 액티브모드에서 접지전압(VSS)을 제2 벌크전압(VBN)으로 전달하고, 스텐바이모드에서 저전압(VBB)을 제2 벌크전압(VBN)으로 전달한다.
좀더 구체적으로 기준전압생성부(20)의 구성을 도 3을 참고하여 구체적으로 살펴보면 다음과 같다.
도 3에 도시된 바와 같이 기준전압생성부(20)는 제1 레벨조절부(21), 제2 레벨조절부(22) 및 전압분배부(23)를 포함한다.
제1 레벨조절부(21)는 코어전압(VCORE)과 노드(nd21) 사이에 위치하고, 코어전압(VCORE)을 백바이어스전압으로 입력 받으며, 노드(nd21)가 게이트에 연결되는 PMOS 트랜지스터형 다이오드(P21)로 구성된다. 즉, 제1 레렙조절부(21)는 코어전압(VCORE)이 기 설정된 레벨로 감압된 레벨로 노드(nd21)를 구동하여 제1 레벨전압(LEV1)을 생성한다. 여기서, PMOS 트랜지스터형 다이오드(P21)는 실시예에 따라 코어전압(VCORE)을 감압하여 제1 레벨전압(LEV1)을 생성하는 NMOS 트랜지스터형 다이오드로 구현될 수 있다.
제2 레벨조절부(22)는 노드(nd22)와 접지전압(VSS) 사이에 위치하고, 노드(nd22)의 전압을 백바이어스전압으로 입력 받으며, 접지전압(VSS)이 게이트에 연결되는 PMOS 트랜지스터형 다이오드(P22)로 구성된다. 즉, 제2 레벨조절부(22)는 접지전압(VSS)이 기 설정된 레벨로 승압된 레벨로 노드(nd22)를 구동하여 제2 레벨전압(LEV2)을 생성한다. 여기서, PMOS 트랜지스터형 다이오드(P22)는 실시예에 따라 접지전압(VSS)을 승압하여 제2 레벨전압(LEV2)을 생성하는 NMOS 트랜지스터형 다이오드로 구현될 수 있다.
전압분배부(23)는 노드(nd21)와 노드(nd23)사이에 연결되어 제1 레벨전압(LEV1)이 감압된 상한기준전압(VREFH)을 생성하는 저항(R21), 노드(nd23)와 노드(nd24)사이에 연결되어 노드(nd23)의 전압이 감압된 하한기준전압(VREFL)을 생성하는 저항(R22) 및 노드(nd24)와 노드(nd22)사이에 연결되는 저항(R23)으로 구성된다. 즉, 전압분배부(23)는 제1 레벨전압(LEV1)과 제2 레벨전압(LEV2) 사이에 위치하는 다수의 저항들(R21,R22,R23)에 의해 전압 분배된 상한기준전압(VRFH)과 하한기준전압(VREFL)을 생성한다.
한편, 기준전압생성부(20)는 상한기준전압(VRFH)과 하한기준전압(VREFL)을 전압 분배하기 위한 저항의 수를 감소시키고, 저항을 대체하기 위한 트랜지스터형 다이오드를 사용하여 전압 분배동작을 수행함으로써 전류소모량을 감소할 수 있다.
좀더 구체적으로 내부전압구동부(30)의 구성을 도 4를 참고하여 구체적으로 살펴보면 다음과 같다.
도 4에 도시된 바와 같이 내부전압구동부(30)는 비교부(31) 및 구동부(32)를 포함한다.
비교부(31)는 하한기준전압(VREFL)과 내부전압(VINT)을 비교하여 내부전압(VINT)의 레벨이 하한기준전압(VREFL)의 레벨보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 풀업신호(PU)를 생성하는 제1 비교기(311) 및 상한기준전압(VREFH)과 내부전압(VINT)을 비교하여 내부전압(VINT)의 레벨이 상한기준전압(VREFH)의 레벨보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 풀다운신호(PD)를 생성하는 제2 비교기(312)로 구성된다. 즉, 비교부(31)는 내부전압(VINT)의 레벨이 하한기준전압(VREFL)의 레벨보다 낮은 레벨인 경우 로직로우레벨의 풀업신호(PU)를 생성하고, 내부전압(VINT)의 레벨이 상한기준전압(VREFH)의 레벨보다 높은 레벨인 경우 로직하이레벨의 풀다운신호(PD)를 생성한다. 또한, 비교부(31)는 내부전압(VINT)의 레벨이 상한기준전압(VREFH)의 레벨보다 낮고 하한기준전압(VREFL)의 레벨보다 높은 레벨인 경우 로직하이레벨의 풀업신호(PD)를 생성하고 로직로우레벨의 풀다운신호(PD)를 생성한다.
구동부(32)는 코어전압(VCORE)과 노드(nd31)사이에 위치하고, 제1 벌크전압(VBP)을 백바이어스전압으로 입력 받아 풀업신호(PU)가 로직로우레벨로 인에이블되는 경우 턴온되어 노드(nd31)를 풀업구동하는 풀업소자(P31) 및 노드(nd31)와 접지전압(VSS) 사이에 위치하고, 제2 벌크전압(VBN)을 백바이어스전압으로 입력 받아 풀다운신호(PD)가 로직하이레벨로 인에이블되는 경우 턴온되어 노드(nd31)를 풀다운구동하는 풀다운소자(N31)로 구성된다. 즉, 구동부(32)는 제1 및 제2 벌크전압(VBP,VBN)을 백바이어스전압으로 입력 받아 풀업소자(P31) 및 풀다운소자(N31)의 문턱전압(Vth)이 조절되고, 풀업신호(PU)가 로직로우레벨로 인에이블되는 경우 내부전압(VINT)을 풀업구동하며, 풀다운신호(PD)가 로직하이레벨로 인에이블되는 경우 내부전압(VINT)을 풀다운구동한다. 또한, 구동부(32)는 풀업신호(PU)가 로직하이레벨로 디스에이블되고, 풀다운신호(PD)가 로직로우레벨로 디스에이블되는 경우 내부전압(VINT)을 구동하지 않는다. 여기서, 풀업소자(P31) 및 풀다운소자(N31)가 턴오프되어 내부전압(VINT)을 풀업구동하거나 풀다운구동하지 않는 동작을 데드존(Dead Zone)구간이라 한다.
이와 같이 구성된 본 실시의 내부전압생성회로의 동작을 도 1 내지 도 5를 참고하여 설명하되, 스텐바이모드에 진입하여 구동부(32)의 풀업소자(P31) 및 풀다운소자(N31)의 문턱전압(Vth)을 조절하는 동작과 액티브모드에 진입하여 구동부(32)의 풀업소자(P31) 및 풀다운소자(N31)의 문턱전압(Vth)을 조절하는 동작을 설명하면 다음과 같다.
T1 시점에 벌크전압생성부(10)의 제1 스위치부(11)는 스텐바이모드에 진입하기 위한 로직로우레벨의 액티브신호(ACT)를 입력 받아 전원전압(VDD)을 제1 벌크전압(VBP)으로 전달한다. 벌크전압생성부(10)의 제2 스위치부(12)는 로직로우레벨의 액티브신호(ACT)를 입력 받아 저전압(VBB)을 제2 벌크전압(VBN)으로 전달한다. 여기서, 전원전압(VDD)은 2.0V로 설정되고, 저전압(VBB)은 -0.8V로 설정된다.
기준전압생성부(20)의 제1 레벨조절부(21)는 코어전압(VCORE)이 기 설정된 레벨로 감압된 레벨로 노드(nd21)를 구동하여 제1 레벨전압(LEV1)을 생성한다. 제2 레벨조절부(22)는 접지전압(VSS)이 기 설정된 레벨로 승압된 레벨로 노드(nd22)를 구동하여 제2 레벨전압(LEV2)을 생성한다. 전압분배부(23)는 제1 레벨전압(LEV1)과 제2 레벨전압(LEV2) 사이에 위치하는 다수의 저항들(R21,R22,R23)에 의해 전압 분배된 상한기준전압(VRFH)과 하한기준전압(VREFL)을 생성한다.
내부전압구동부(30)의 비교부(31)는 내부전압(VINT)과 하한기준전압(VREFL)을 비교하여 풀업신호(PU)를 생성하고, 내부전압(VINT)과 상한기준전압(VREFH)을 비교하여 풀다운신호(PD)를 생성한다. 구동부(32)의 풀업소자(P31)는 전원전압(VDD)의 레벨(2.0V)을 갖는 제1 벌크전압(VBP)을 백바이어스전압으로 입력 받아 문턱전압(Vth)이 높게 설정된다. 구동부(32)의 풀다운소자(N31)는 저전압(VBB)의 레벨(-0.8V)을 갖는 제2 벌크전압(VBN)을 백바이어스전압으로 입력 받아 문턱전압(Vth)이 높게 설정된다.
T2 시점에 벌크전압생성부(10)의 제1 스위치부(11)는 액티브모드에 진입하기 위한 로직하이레벨의 액티브신호(ACT)를 입력 받아 코어전압(VCORE)을 제1 벌크전압(VBP)으로 전달한다. 벌크전압생성부(10)의 제2 스위치부(12)는 로직하이레벨의 액티브신호(ACT)를 입력 받아 접지전압(VSS)을 제2 벌크전압(VBN)으로 전달한다. 여기서, 코어전압(VCORE)은 1.1V로 설정되고, 접지전압(VSS)은 0V로 설정된다.
기준전압생성부(20)의 제1 레벨조절부(21)는 코어전압(VCORE)이 기 설정된 레벨로 감압된 레벨로 노드(nd21)를 구동하여 제1 레벨전압(LEV1)을 생성한다. 제2 레벨조절부(22)는 접지전압(VSS)이 기 설정된 레벨로 승압된 레벨로 노드(nd22)를 구동하여 제2 레벨전압(LEV2)을 생성한다. 전압분배부(23)는 제1 레벨전압(LEV1)과 제2 레벨전압(LEV2) 사이에 위치하는 다수의 저항들(R21,R22,R23)에 의해 전압 분배된 상한기준전압(VRFH)과 하한기준전압(VREFL)을 생성한다.
내부전압구동부(30)의 비교부(31)는 내부전압(VINT)과 하한기준전압(VREFL)을 비교하여 풀업신호(PU)를 생성하고, 내부전압(VINT)과 상한기준전압(VREFH)을 비교하여 풀다운신호(PD)를 생성한다. 구동부(32)의 풀업소자(P31)는 코어전압(VCORE)의 레벨(1.1V)을 갖는 제1 벌크전압(VBP)을 백바이어스전압으로 입력 받아 문턱전압(Vth)이 낮게 설정된다. 구동부(32)의 풀다운소자(N31)는 접지전압(VSS)의 레벨(0V)을 갖는 제2 벌크전압(VBN)을 백바이어스전압으로 입력 받아 문턱전압(Vth)이 낮게 설정된다.
이와 같이 구성된 본 발명의 일 실시예에 따른 내부전압 생성회로는 스텐바이모드 시 내부전압(VINT)을 풀업구동하기 위한 풀업소자(P31)의 백바이어스전압을 전원전압(VDD)레벨로 생성하여 문턱전압(Vth)을 높이고, 내부전압(VINT)을 풀다운구동하기 위한 풀다운소자(N31)의 백바이어스전압을 저전압(VBB)레벨로 생성하여 문턱전압(Vth)을 높여 풀업소자(P31) 및 풀다운소자(N31)의 누설전류(Leakage Current)를 차단함으로써 전류소모량을 감소할 수 있다.
10. 벌크전압생성부 11. 제1 스위치부
12. 제2 스위치부 20. 기준전압생성부
21. 제1 레벨조절부 22. 제2 레벨조절부
23. 전압분배부 30. 내부전압구동부
31. 비교부 32. 구동부

Claims (19)

  1. 액티브신호에 응답하여 전원전압 또는 코어전압 중 어느 하나를 제1 벌크전압으로 전달하고, 접지전압 또는 저전압 중 어느 하나를 제2 벌크전압으로 전달하는 벌크전압생성부; 및
    상기 제1 및 제2 벌크전압을 공급받아 내부전압의 레벨이 상한기준전압의 레벨보다 높은 경우 상기 내부전압을 풀다운구동하고, 상기 내부전압의 레벨이 하한기준전압의 레벨보다 낮은 경우 상기 내부전압을 풀업구동하는 내부전압구동부를 포함하는 내부전압 생성회로.
  2. 제 1 항에 있어서, 상기 상한기준전압의 레벨은 상기 하한기준전압의 레벨보다 높은 레벨을 갖는 내부전압 생성회로.
  3. 제 1 항에 있어서, 상기 내부전압구동부는 상기 내부전압의 레벨이 상기 하한기준전압 레벨보다 높고 상기 상한기준전압의 레벨보다 낮은 경우 상기 내부전압을 구동하지 않는 내부전압 생성회로.
  4. 제 1 항에 있어서, 상기 벌크전압생성부는
    상기 액티브신호가 인에이블되는 경우 상기 코어전압을 상기 제1 벌크전압으로 전달하고, 상기 액티브신호가 디스에이블되는 경우 상기 전원전압을 상기 제1 벌크전압으로 전달하는 제1 스위치부; 및
    상기 액티브신호가 인에이블되는 경우 상기 접지전압을 상기 제2 벌크전압으로 전달하고, 상기 액티브신호가 디스에이블되는 경우 상기 저전압을 상기 제2 벌크전압으로 전달하는 제2 스위치부를 포함하는 내부전압 생성회로.
  5. 제 4 항에 있어서, 상기 코어전압은 외부로부터 공급되는 상기 전원전압이 감압되어 생성되는 전압이고, 상기 저전압은 외부로부터 공급되는 상기 접지전압을 펌핑하여 상기 접지전압 보다 낮은 레벨을 갖는 전압인 내부전압 생성회로.
  6. 제 1 항에 있어서, 상기 내부전압구동부는
    상기 내부전압과 상기 하한기준전압을 비교하여 풀업신호를 생성하고, 상기 내부전압과 상기 상한기준전압을 비교하여 풀다운신호를 생성하는 비교부; 및
    상기 풀업신호가 인에이블되는 경우 상기 내부전압을 풀업구동하고, 상기 풀다운신호가 인에이블되는 경우 상기 내부전압을 풀다운구동하는 구동부를 포함하는 내부전압 생성회로.
  7. 제 6 항에 있어서, 상기 비교부는
    상기 내부전압의 레벨이 상기 하한기준전압의 레벨보다 낮은 경우 인에이블되는 상기 풀업신호를 생성하는 제1 비교기; 및
    상기 내부전압의 레벨이 상기 상한기준전압의 레벨보다 높은 경우 인에이블되는 상기 풀다운신호를 생성하는 제2 비교기를 포함하는 내부전압 생성회로.
  8. 제 6 항에 있어서, 상기 구동부는
    상기 제1 벌크전압을 백바이어스전압으로 공급받고, 상기 풀업신호에 응답하여 턴온되어 상기 내부전압을 풀업구동하는 풀업소자; 및
    상기 제2 벌크전압을 백바이어스전압으로 공급받고, 상기 풀다운신호에 응답하여 턴온되어 상기 내부전압을 풀다운구동하는 풀다운소자를 포함하는 내부전압 생성회로.
  9. 제 1 항에 있어서,
    상기 코어전압이 기 설정된 레벨로 감압된 제1 레벨전압과 상기 접지전압보다 기 설정된 레벨로 승압된 제2 레벨전압 사이에 직렬연결되는 다수의 저항에 의해 전압 분배된 상기 상한기준전압 및 상기 하한기준전압을 생성하는 기준전압생성부를 더 포함하는 내부전압 생성회로.
  10. 제 9 항에 있어서, 상기 기준전압생성부는
    상기 코어전압과 제1 노드 사이에 위치하고, 상기 코어전압으로부터 기 설정된 레벨로 상기 제1 노드를 구동하여 상기 제1 레벨전압을 생성하는 제1 레벨조절부;
    제2 노드와 상기 접지전압 사이에 위치하고, 상기 접지전압으로부커 기 설정된 레벨로 상기 제2 노드를 구동하여 상기 제2 레벨전압을 생성하는 제2 레벨조절부; 및
    상기 제1 노드와 상기 제2 노드 사이에 직렬로 연결되는 다수의 저항을 포함하고, 상기 제1 레벨전압과 상기 제2 레벨전압 사이의 레벨로 전압 분배된 상기 상한기준전압 및 상기 하한기준전압을 생성하는 전압분배부를 포함하는 내부전압 생성회로.
  11. 액티브신호에 응답하여 전원전압 또는 코어전압 중 어느 하나를 제1 벌크전압으로 전달하고, 접지전압 또는 저전압 중 어느 하나를 제2 벌크전압으로 전달하는 벌크전압생성부;
    상기 코어전압이 기 설정된 레벨로 감압된 제1 레벨전압과 상기 접지전압보다 기 설정된 레벨로 승압된 제2 레벨전압 사이에 직렬연결되는 다수의 저항에 의해 전압 분배된 상한기준전압 및 하한기준전압을 생성하는 기준전압생성부; 및
    상기 제1 및 제2 벌크전압을 공급받아 내부전압의 레벨이 상한기준전압의 레벨보다 높은 경우 상기 내부전압을 풀다운구동하고, 상기 내부전압의 레벨이 하한기준전압의 레벨보다 낮은 경우 상기 내부전압을 풀업구동하는 내부전압구동부를 포함하는 내부전압 생성회로.
  12. 제 11 항에 있어서, 상기 코어전압은 외부로부터 공급되는 상기 전원전압이 감압되어 생성되는 전압이고, 상기 저전압은 외부로부터 공급되는 상기 접지전압을 펌핑하여 상기 접지전압 보다 낮은 레벨을 갖는 전압인 내부전압 생성회로.
  13. 제 11 항에 있어서, 상기 상한기준전압의 레벨은 상기 하한기준전압의 레벨보다 높은 레벨을 갖는 내부전압 생성회로.
  14. 제 11 항에 있어서, 상기 내부전압구동부는 상기 내부전압의 레벨이 상기 하한기준전압 레벨보다 높고 상기 상한기준전압의 레벨보다 낮은 경우 상기 내부전압을 구동하지 않는 내부전압 생성회로.
  15. 제 11 항에 있어서, 상기 벌크전압생성부는
    상기 액티브신호가 인에이블되는 경우 상기 코어전압을 상기 제1 벌크전압으로 전달하고, 상기 액티브신호가 디스에이블되는 경우 상기 전원전압을 상기 제1 벌크전압으로 전달하는 제1 스위치부; 및
    상기 액티브신호가 인에이블되는 경우 상기 접지전압을 상기 제2 벌크전압으로 전달하고, 상기 액티브신호가 디스에이블되는 경우 상기 저전압을 상기 제2 벌크전압으로 전달하는 제2 스위치부를 포함하는 내부전압 생성회로.
  16. 제 11 항에 있어서, 상기 기준전압생성부는
    상기 코어전압과 제1 노드 사이에 위치하고, 상기 코어전압으로부터 기 설정된 레벨로 상기 제1 노드를 구동하여 상기 제1 레벨전압을 생성하는 제1 레벨조절부;
    제2 노드와 상기 접지전압 사이에 위치하고, 상기 접지전압으로부커 기 설정된 레벨로 상기 제2 노드를 구동하여 상기 제2 레벨전압을 생성하는 제2 레벨조절부; 및
    상기 제1 노드와 상기 제2 노드 사이에 직렬로 연결되는 다수의 저항을 포함하고, 상기 제1 레벨전압과 상기 제2 레벨전압 사이의 레벨로 전압 분배된 상기 상한기준전압 및 상기 하한기준전압을 생성하는 전압분배부를 포함하는 내부전압 생성회로.
  17. 제 11 항에 있어서, 상기 내부전압구동부는
    상기 내부전압과 상기 하한기준전압을 비교하여 풀업신호를 생성하고, 상기 내부전압과 상기 상한기준전압을 비교하여 풀다운신호를 생성하는 비교부; 및
    상기 풀업신호가 인에이블되는 경우 상기 내부전압을 풀업구동하고, 상기 풀다운신호가 인에이블되는 경우 상기 내부전압을 풀다운구동하는 구동부를 포함하는 내부전압 생성회로.
  18. 제 17 항에 있어서, 상기 비교부는
    상기 내부전압의 레벨이 상기 하한기준전압의 레벨보다 낮은 경우 인에이블되는 상기 풀업신호를 생성하는 제1 비교기; 및
    상기 내부전압의 레벨이 상기 상한기준전압의 레벨보다 높은 경우 인에이블되는 상기 풀다운신호를 생성하는 제2 비교기를 포함하는 내부전압 생성회로.
  19. 제 17 항에 있어서, 상기 구동부는
    상기 제1 벌크전압을 백바이어스전압으로 공급받고, 상기 풀업신호에 응답하여 턴온되어 상기 내부전압을 풀업구동하는 풀업소자; 및
    상기 제2 벌크전압을 백바이어스전압으로 공급받고, 상기 풀다운신호에 응답하여 턴온되어 상기 내부전압을 풀다운구동하는 풀다운소자를 포함하는 내부전압 생성회로.
KR20130116211A 2013-09-30 2013-09-30 내부전압 생성회로 KR20150037035A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130116211A KR20150037035A (ko) 2013-09-30 2013-09-30 내부전압 생성회로
US14/175,505 US9459638B2 (en) 2013-09-30 2014-02-07 Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130116211A KR20150037035A (ko) 2013-09-30 2013-09-30 내부전압 생성회로

Publications (1)

Publication Number Publication Date
KR20150037035A true KR20150037035A (ko) 2015-04-08

Family

ID=52741359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130116211A KR20150037035A (ko) 2013-09-30 2013-09-30 내부전압 생성회로

Country Status (2)

Country Link
US (1) US9459638B2 (ko)
KR (1) KR20150037035A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304110B (zh) * 2015-11-26 2019-02-12 上海兆芯集成电路有限公司 数据接收芯片的控制方法
KR20170070691A (ko) * 2015-12-14 2017-06-22 주식회사 실리콘웍스 디스플레이 구동 장치의 출력 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713083B1 (ko) * 2005-03-31 2007-05-02 주식회사 하이닉스반도체 내부전원 생성장치
JP5008367B2 (ja) * 2005-09-29 2012-08-22 エスケーハイニックス株式会社 電圧発生装置
KR101224919B1 (ko) * 2006-02-07 2013-01-22 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치
KR100802073B1 (ko) * 2006-05-31 2008-02-12 주식회사 하이닉스반도체 반도체메모리소자의 내부전압 공급장치
KR101113330B1 (ko) * 2010-06-09 2012-02-27 주식회사 하이닉스반도체 내부전압생성회로
KR101143470B1 (ko) 2010-07-02 2012-05-08 에스케이하이닉스 주식회사 전압 정류 회로
KR101226275B1 (ko) * 2011-02-28 2013-01-25 에스케이하이닉스 주식회사 내부전압생성회로
US8519775B2 (en) 2011-07-28 2013-08-27 Arm Limited Voltage regulation of a virtual power rail

Also Published As

Publication number Publication date
US9459638B2 (en) 2016-10-04
US20150095668A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
KR20120086953A (ko) 내부전압생성회로 및 반도체메모리장치
KR100904423B1 (ko) 반도체 메모리 소자
US10084311B2 (en) Voltage generator
US8803566B2 (en) Output driver circuit
US8212609B2 (en) Internal voltage generation circuit
KR100460458B1 (ko) 외부 전압 글리치에 안정적인 내부 전압 발생 회로
KR20150037035A (ko) 내부전압 생성회로
KR20150030502A (ko) 내부전압생성회로 및 이를 포함하는 반도체장치
KR20140068649A (ko) 내부전압 생성회로
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR102082440B1 (ko) 벌크전압생성회로를 포함하는 반도체메모리장치
KR101113330B1 (ko) 내부전압생성회로
US20150177769A1 (en) Voltage generation circuits and semiconductor devices including the same
US9223330B2 (en) Internal voltage generation circuit
US9299413B1 (en) Semiconductor systems
KR101897239B1 (ko) 내부전압생성회로
KR20080001054A (ko) 내부 전압 발생 장치
KR20160084526A (ko) 전압감지부를 포함하는 반도체장치 및 반도체시스템
KR102010091B1 (ko) 내부전압 생성회로
KR20150093084A (ko) 레벨감지회로 및 이를 포함한 반도체장치
KR100919811B1 (ko) 내부전압 생성회로
KR20100076747A (ko) 파워 업 신호 생성회로
KR20170019672A (ko) 반도체 장치
KR19990057721A (ko) 승압 전원 발생기의 액티브 키커

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid