KR19990057721A - 승압 전원 발생기의 액티브 키커 - Google Patents
승압 전원 발생기의 액티브 키커 Download PDFInfo
- Publication number
- KR19990057721A KR19990057721A KR1019970077793A KR19970077793A KR19990057721A KR 19990057721 A KR19990057721 A KR 19990057721A KR 1019970077793 A KR1019970077793 A KR 1019970077793A KR 19970077793 A KR19970077793 A KR 19970077793A KR 19990057721 A KR19990057721 A KR 19990057721A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- pumping unit
- boosted
- external power
- pumping
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 외부 전원(VEXT)이 고전압으로 상승될 때 제 2 펌핑부를 디세이블함으로써 승압 전원(Vpp)을 전송하는 전송 트랜지스터의 게이트가 파괴되는 것을 방지하는 승압 전원 발생기의 액티브 키커(active kicker)를 개시한다. 이는 외부 전원(VEVT)이 공급되며 제 1 제어 신호에 의해 인에이블 또는 디세이블되어 승압하는 제 1 펌핑부, 외부 전원(VEVT)이 공급되어 승압하는 제 2 펌핑부, 및 제 2 제어 신호 및 상기 제 1 제어 신호에 의해 상기 제 2 펌핑부를 인에이블 또는 디세이블하는 제어부를 구비하고, 상기 제 1 펌핑부에서 출력된 전압을 승압 전원(Vpp)으로 반도체 메모리 장치 내부로 공급하는 전송 트랜지스터의 게이트는 상기 외부 전원(VEXT)의 전압이 일정한 정상 모드에서는 상기 제 1 및 제 2 펌핑부에서 출력된 전압에 의해 턴온되고 상기 외부 전원의 전압이 증가하는 비정상 모드에서는 상기 제 1 펌핑부에서 출력된 전압에 의해 턴온된다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 외부 전원(VEXT)이 고전압으로 상승될 때 승압 전원(Vpp)을 전송하는 전송 트랜지스터의 게이트가 파괴되는 것을 방지하기 위한 승압 전원 발생기의 액티브 키커(active kicker)에 관한 것이다.
외부 전원(VEXT)보다 높은 전압값을 갖는 승압 전원(Vpp)은 트랜지스터의 문턱 전압(Vt) 손실을 보충할 수 있어 반도체 메모리 장치, 특히 워드 라인 드라이버, 비트 라인 아이솔레이션 회로, 데이터 출력 버퍼 회로등에 이용된다.
상기 승압 전원(Vpp)을 발생하는 승압 전원 발생기에는 주 펌프(main pump)와 액티브 키커(active kicker)가 병렬로 접속된 것이 있다.
상기 주 펌프는 전원 전압 인가시 연속해서 펌프를 구동하여 빠른 시간 내에 전압을 소정의 레벨로 상승시키고 이후 승압 전원(Vpp)의 저속 레벨 변동을 보상하는 역할을 한다.
그리고 상기 액티브 키커는 승압 전원(Vpp)의 고속 레벨 변동을 보상하기 위한 것으로 반도체 메모리 동작 중에 전하가 갑자기 크게 소모되는 시기를 찾아서 이때에만 전하를 승압 전원(Vpp)에 주입시키는 동작을 한다.
도 1은 종래 기술에 의한 승압 전원 발생기의 액티브 키커(active kicker)이다.
상기 도 1을 참조하면, 상기 액티브 키커는 제어 신호(PAKEDET)에 의해 인에이블 또는 디세이블되는 제 1 펌핑부(1), 및 상기 제어 신호(PAKEDET)가 반전된 신호에 의해 인에이블 또는 디세이블되는 제 2 펌핑부(2)를 구비한다.
상기 제어 신호(PAKEDET)는 승압 전원(Vpp)에 스파이크(spike) 형태의 빠른 레벨 변동이 발생할 경우 상기 승압 전원(Vpp)의 평탄화를 도모하기 위해 입력되는 짧은 펄스 신호이다.
전송 트랜지스터(3)는 상기 제 1 펌핑부(1)의 펌핑 커패시터에 축적된 차아지를 승압 전원(Vpp)으로 공급하고 상기 승압 전원(Vpp)은 반도체 메모리 장치 내의 회로들로 드라이빙된다.
다시말해서, 상기 제 1 및 제 2 펌핑부(1,2)의 펌핑 커패시터에 축적된 차아지는 상기 전송 트랜지스터(3)의 게이트에 입력되어 상기 전송 트랜지스터(3)를 턴온하고 상기 제 1 펌핑부(1)의 다른 펌핑 커패시터에 축적된 차아지는 상기 전송 트랜지스터(3)의 드레인/소오스를 통해 승압 전원(Vpp)으로 공급된다.
상기 제 2 펌핑부(2)는 번인(Burn-In) 테스트 모드에서와 같이 외부 전원(VEXT)이 증가하여 상기 승압 전원(Vpp)이 상기 외부 전원(VEXT)에 비례하여 지속적으로 증가할 때 이에 따라 상기 전송 트랜지스터(3)의 게이트 전압도 더 증가된다.
그러나 상기에서 설명한 종래의 액티브 키커는, 외부 전원(VEXT)이 고전압으로 상승된 상태에서 상기 제 1 및 제 2 펌핑부(1,2)에 의해 두 번(double) 펌핑되므로 전송 트랜지스터(3)의 게이트로 공급되는 차아지가 과도하게 상승하여 상기 전송 트랜지스터(3)의 게이트를 파괴시키는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 외부 전원(VEXT)이 고전압으로 상승될 때 승압 전원(Vpp)을 전송하는 전송 트랜지스터의 게이트가 파괴되는 것을 방지하기 위한 승압 전원 발생기의 액티브 키커를 제공하는데 있다.
도 1은 종래 기술에 의한 승압 전원 발생기의 액티브 키커(active kicker)이다.
도 2는 본 발명에 의한 승압 전원 발생기의 액티브 키커(active kicker)를 나타낸 블록도이다.
도 3은 상기 도 2에 도시된 제 1 및 제 2 펌핑부(21,23)의 동작을 설명하기 위한 회로도이다.
상기 과제를 이루기 위하여 본 발명은, 외부 전원(VEVT)이 공급되며 제 1 제어 신호에 의해 인에이블 또는 디세이블되어 승압하는 제 1 펌핑부, 외부 전원(VEVT)이 공급되어 승압하는 제 2 펌핑부, 및 제 2 제어 신호 및 상기 제 1 제어 신호에 의해 상기 제 2 펌핑부를 인에이블 또는 디세이블하는 제어부를 구비하고,
상기 제 1 펌핑부에서 출력된 전압을 승압 전원(Vpp)으로 반도체 메모리 장치 내부로 공급하는 전송 트랜지스터의 게이트는
상기 외부 전원(VEXT)의 전압이 일정한 정상 모드에서는 상기 제 1 및 제 2 펌핑부에서 출력된 전압에 의해 턴온되고 상기 외부 전원의 전압이 증가하는 비정상 모드에서는 상기 제 1 펌핑부에서 출력된 전압에 의해 턴온되는 것을 특징으로하는 승압 전원 발생기의 액티브 키커(active kicker)를 제공한다.
상기 제어부는 상기 제 1 제어 신호가 반전된 신호와 상기 제 2 제어 신호를 입력으로하는 노아 게이트, 및 상기 노아 게이트에서 출력된 신호를 반전하는 인버터를 구비하고, 상기 제 2 제어 신호가 논리 로우이면 상기 제어부는 논리 하이를 출력하여 상기 제 2 펌핑부를 인에이블/디세이블하고, 상기 제 2 제어 신호가 논리 하이이면 상기 제어부는 논리 로우를 출력하여 상기 제 2 펌핑부를 디세이블/인에이블하는 것이 바람직하다.
상기 비정상 모드는, 예컨대 웨이퍼 번인 테스트 모드인 것이 바람직하다.
또한 상기 제 1 제어 신호는 상기 승압 전원(Vpp)에 스파이크(spike) 형태의 빠른 레벨 변동이 발생할 경우 입력되는 짧은 펄스 신호이고, 상기 제 2 제어 신호는 상기 비정상 모드에서는 상기 제 2 펌핑부를 디세이블하는 것이 바람직하다.
따라서 본 발명에 의한 승압 전원 발생기의 액티브 키커는, 외부 전원(VEXT)이 고전압으로 상승될 때 제 2 펌핑부를 디세이블함으로써 승압 전원(Vpp)을 전송하는 전송 트랜지스터의 게이트가 파괴되는 것을 방지한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명에 의한 승압 전원 발생기의 액티브 키커(active kicker)를 나타낸 블록도이다.
상기 도 2를 참조하면, 상기 액티브 키커는 제 1 펌핑부(21), 제어부(22), 및 제 2 펌핑부(23)를 구비하고 상기 제 1 펌핑부(21) 및 상기 제 2 펌핑부(23)는 종래와 동일하다.
상기 제 1 펌핑부(21)는 외부 전원(VEXT)이 공급되고 제 1 제어 신호(PAKEDET)에 의해 인에이블 또는 디세이블된다. 상기 제 1 제어 신호(PAKEDET)는 승압 전원(Vpp)에 스파이크(spike) 형태의 빠른 레벨 변동이 발생할 경우 상기 승압 전원(Vpp)의 평탄화를 도모하기 위해 입력되는 짧은 펄스 신호이다.
상기 제 2 제어부(22)는 상기 제 2 펌핑부(23)를 인에이블 또는 디세이블하기 위한 것으로서 제 2 제어 신호(HITE)와 상기 제 1 펌핑부(21)로부터 상기 제 1 제어 신호(PAKEDET)가 반전된 신호를 입력으로하는 노아 게이트(26), 및 상기 노아 게이트(26)에서 출력된 신호를 반전하는 인버터(27)를 포함하여, 상기 제 2 제어 신호(HITE)가 논리 로우이면 상기 제어부(22)는 논리 하이를 출력하여 상기 제 2 펌핑부(23)를 인에이블하고, 상기 제 2 제어 신호(HITE)가 논리 하이이면 상기 제어부(22)는 논리 로우를 출력하여 상기 제 2 펌핑부(23)를 디세이블한다.
상기 제 2 펌핑부(23)에는 외부 전원(VEXT)이 공급된다.
전송 트랜지스터(24)는 상기 제 1 펌핑부(21)의 펌핑 커패시터에 축적된 차아지를 승압 전원(Vpp)으로 공급하고 상기 승압 전원(Vpp)은 반도체 메모리 장치 내의 회로들로 드라이빙된다.
다시말해서, 상기 제 1 및 제 2 펌핑부(21,23)의 펌핑 커패시터에 축적된 차아지는 상기 전송 트랜지스터(24)의 게이트에 입력되어 상기 전송 트랜지스터(24)를 턴온하고 상기 제 1 펌핑부(21)의 다른 펌핑 커패시터에 축적된 차아지는 상기 전송 트랜지스터(24)의 드레인/소오스를 통해 승압 전원(Vpp)으로 공급된다.
상기 본 발명에 의하면, 상기 외부 전원(VEXT)이 고전압으로 상승되는 경우, 예컨대 번인(Burn-In) 테스트 모드에서는 상기 제 2 제어 신호(HITE)를 논리 하이로하여 상기 제 2 펌핑부(23)를 디세이블함으로써 상기 전송 트랜지스터(24)는 상기 제 1 펌핑부(21)로부터 출력된 차아지에 의해서만 턴온되고 그 결과 상기 전송 트랜지스터(24)의 게이트는 파괴되지 않는다.
도 3은 상기 도 2에 도시된 제 1 및 제 2 펌핑부(21,23)의 동작을 설명하기 위한 회로도이다.
상기 도 3을 참조하면, 상기 제 1 및 제 2 펌핑부(도 2의 21,23)는 펌핑 커패시터(31), 및 앤모스 트랜지스터(32)를 구비한다.
상기 앤모스 트랜지스터의 드레인에는 외부 전원(VEXT)이 공급되고 상기 드레인과 게이트가 연결되고 소오스는 상기 펌핑 커패시터(31)의 일단인 출력 노드(OUT)에 연결된다.
상기 펌핑 커패시터(31)의 다른 단인 입력 노드(IN)가 0V일 경우 상기 출력 노드(OUT)에는 상기 외부 전원(VEXT)과 상기 앤모스 트랜지스터(32)의 문턱 전압(Vt)의 차이에 해당하는 제 1 전압(V1=VEXT-Vt)이 나타나고, 상기 입력 노드(IN)가 3V일 경우 상기 출력 노드(OUT)에는 상기 제 1 전압(V1)보다 3V 상승한 전압(V1+3)이 나타난다.
예컨대 상기 외부 전원(VEXT)의 전압이 4.2V이고 상기 앤모스 트랜지스터(32)의 문턱 전압(Vt)이 0.7V라고하면, 상기 입력 노드(IN)가 0V일 경우 상기 출력 노드(OUT)는 3.5V(4.2-0.7)가 되고 상기 입력 노드(IN)가 3V일 경우 상기 출력 노드(OUT)는 6.5V(4.2-0.7+3)까지 펌핑된다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 승압 전원 발생기의 액티브 키커(active kicker)는, 외부 전원(VEXT)이 고전압으로 상승될 때 제 2 펌핑부를 디세이블함으로써 제 1 펌핑부에 축적된 차아지를 승압 전원(Vpp)으로 공급하는 전송 트랜지스터의 게이트가 파괴되는 것을 방지한다.
Claims (5)
- 외부 전원(VEVT)이 공급되며 제 1 제어 신호에 의해 인에이블 또는 디세이블되어 승압하는 제 1 펌핑부;외부 전원(VEVT)이 공급되어 승압하는 제 2 펌핑부; 및제 2 제어 신호 및 상기 제 1 제어 신호에 의해 상기 제 2 펌핑부를 인에이블 또는 디세이블하는 제어부를 구비하고,상기 제 1 펌핑부에서 출력된 전압을 승압 전원(Vpp)으로 반도체 메모리 장치 내부로 공급하는 전송 트랜지스터의 게이트는상기 외부 전원(VEXT)의 전압이 일정한 정상 모드에서는 상기 제 1 및 제 2 펌핑부에서 출력된 전압에 의해 턴온되고 상기 외부 전원의 전압이 증가하는 비정상 모드에서는 상기 제 1 펌핑부에서 출력된 전압에 의해 턴온되는 것을 특징으로하는 승압 전원 발생기의 액티브 키커(active kicker).
- 제 1 항에 있어서, 상기 제어부는상기 제 1 제어 신호가 반전된 신호와 상기 제 2 제어 신호를 입력으로하는 노아 게이트; 및상기 노아 게이트에서 출력된 신호를 반전하는 인버터를 구비하고,상기 제 2 제어 신호가 논리 로우이면 상기 제어부는 논리 하이를 출력하여 상기 제 2 펌핑부를 인에이블/디세이블하고, 상기 제 2 제어 신호가 논리 하이이면 상기 제어부는 논리 로우를 출력하여 상기 제 2 펌핑부를 디세이블/인에이블하는 것을 특징으로하는 승압 전원 발생기의 액티브 키커.
- 제 1 항에 있어서, 상기 비정상 모드는웨이퍼 번인 테스트 모드인 것을 특징으로하는 승압 전원 발생기의 액티브 키커.
- 제 1 항에 있어서, 상기 제 1 제어 신호는상기 승압 전원(Vpp)에 스파이크(spike) 형태의 빠른 레벨 변동이 발생할 경우 입력되는 짧은 펄스 신호인 것을 특징으로하는 승압 전원 발생기의 액티브 키커.
- 제 1 항에 있어서, 상기 제 2 제어 신호는상기 비정상 모드에서는 상기 제 2 펌핑부를 디세이블하는 것을 특징으로하는 승압 전원 발생기의 액티브 키커.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077793A KR19990057721A (ko) | 1997-12-30 | 1997-12-30 | 승압 전원 발생기의 액티브 키커 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077793A KR19990057721A (ko) | 1997-12-30 | 1997-12-30 | 승압 전원 발생기의 액티브 키커 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990057721A true KR19990057721A (ko) | 1999-07-15 |
Family
ID=66172781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077793A KR19990057721A (ko) | 1997-12-30 | 1997-12-30 | 승압 전원 발생기의 액티브 키커 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990057721A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630660B1 (ko) * | 2000-02-11 | 2006-10-02 | 삼성전자주식회사 | 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부 |
-
1997
- 1997-12-30 KR KR1019970077793A patent/KR19990057721A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630660B1 (ko) * | 2000-02-11 | 2006-10-02 | 삼성전자주식회사 | 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828620A (en) | High voltage boosted word line supply charge pump and regulator for DRAM | |
| KR950002015B1 (ko) | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 | |
| US5406523A (en) | High voltage boosted word line supply charge pump and regulator for DRAM | |
| KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
| US5394320A (en) | Low voltage charge pump circuit and method for pumping a node to an electrical potential | |
| KR20030094676A (ko) | 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법 | |
| KR100763331B1 (ko) | 반도체 메모리 장치 | |
| US5901055A (en) | Internal boosted voltage generator of semiconductor memory device | |
| US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
| US5278798A (en) | Semiconductor memory device | |
| KR100586545B1 (ko) | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 | |
| US5629843A (en) | Self compensating clamp circuit and method for limiting a potential at a pump circuit node | |
| KR100554841B1 (ko) | 고전압 스위치 회로 | |
| US7276959B2 (en) | Pumping circuit of semiconductor device | |
| KR19990057721A (ko) | 승압 전원 발생기의 액티브 키커 | |
| KR100350768B1 (ko) | 내부 전원전압 발생장치 | |
| US20020181310A1 (en) | Semiconductor memory device internal voltage generator and internal voltage generating method | |
| KR100592772B1 (ko) | 고전압 발생회로 | |
| KR100304279B1 (ko) | 래치-업방지회로 | |
| KR100919811B1 (ko) | 내부전압 생성회로 | |
| KR20240069378A (ko) | 반도체장치 | |
| KR960016103B1 (ko) | 더블펌핑회로를 가지는 반도체집적회로의 승압보상회로 | |
| KR20010017396A (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
| KR20000006767U (ko) | 반도체 메모리장치의 소모 전류 감소형 고전압 공급회로 | |
| KR20020053478A (ko) | 부스팅 전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |