KR100630660B1 - 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부 - Google Patents

워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부 Download PDF

Info

Publication number
KR100630660B1
KR100630660B1 KR1020000006549A KR20000006549A KR100630660B1 KR 100630660 B1 KR100630660 B1 KR 100630660B1 KR 1020000006549 A KR1020000006549 A KR 1020000006549A KR 20000006549 A KR20000006549 A KR 20000006549A KR 100630660 B1 KR100630660 B1 KR 100630660B1
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
active kicker
level
boosted voltage
Prior art date
Application number
KR1020000006549A
Other languages
English (en)
Other versions
KR20010083351A (ko
Inventor
한규한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000006549A priority Critical patent/KR100630660B1/ko
Publication of KR20010083351A publication Critical patent/KR20010083351A/ko
Application granted granted Critical
Publication of KR100630660B1 publication Critical patent/KR100630660B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L15/00—Chemical aspects of, or use of materials for, bandages, dressings or absorbent pads
    • A61L15/07—Stiffening bandages
    • A61L15/08—Stiffening bandages containing inorganic materials, e.g. plaster of Paris

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Epidemiology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Dram (AREA)

Abstract

워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은 전압으로 상승·유지시킬 수 있는 승압전압발생부가 개시된다. 본 발명은 트랜지스터의 문턱전압으로 인한 손실을 보충할 수 있도록 승압전압을 발생하는 승압전압발생부에 있어서, 전원전압 이상의 고전압레벨을 갖는 승압전압을 발생시키는 메인 펌핑부와, 외부 데이터 입력시 발생되는 로우방향 활성화 시작신호에 응답하여 승압전압의 레벨을 모니터링하여 그 전압레벨을 유지시키는 액티브키커를 구비한다. 그리하여 본 발명은 로우방향 활성화 시작 신호(Bsense)의 활성화에 응답하여 액티브키커가 바로 동작되기 때문에 워드라인 인에이블 상승 시간의 지연 및 문턱전압 손실을 수반한 데이터 기입 등의 발생이 방지된다.

Description

워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은 전압으로 상승·유지시킬 수 있는 승압전압발생부{High voltage generation circuit capable of rising and maintaining high voltage before activation of wordline}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 승압전압을 발생 시키는 동작 타이밍도를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 승압전압발생부을 포함하는 메모리 장치를 나타내는 도면이다.
도 3은 도 2의 승압전압발생부의 동작 타이밍도를 나타내는 도면이다.
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은 전압으로 상승·유지시킬 수 있는 승압전압발생부에 관한 것이다.
메모리 장치는 외부전원전압(VCC) 보다 높은 고전압을 사용하여 트랜지스터의 문턱전압(Vt)으로 인한 손실을 보충할 수 있도록 승압전압(Vpp)을 사용한다. 승 압전압(Vpp)은 워드라인드라이버(wordline driver)회로 또는 비트라인아이소레이션(bitline isolation)회로 등에 이용된다.
워드라인드라이버회로는 워드라인전압을 승압전압으로 하여 엔모스 셀 트랜지스터의 문턱전압 손실없이 비트라인의 로직 하이레벨의 데이터를 셀에 기입하고 독출시에는 충분히 셀 데이터를 비트라인으로 전달시키는 역할을 한다. 비트라인아이소레이션회로는 공유센스앰프와 같이 좌우의 비트라인이 공유하는 구조에서 비트라인을 서로 분리시키기 위하여 사용하는 회로로서 주로 엔모스 트랜지스터로 구성되는 데, 이 엔모스 트랜지스터의 문턱전압 손실없이 데이터 라인에서 전달되는 데이터를 비트라인으로 전달하거나 비트라인 데이터를 데이터 라인으로 전달시킨다.
승압전압발생회로는 메모리 장치의 파워업(power-up) 초기시에 미리 설정된 전압레벨을 갖는 승압전압(Vpp)을 발생시킨다. 이 승압전압(Vpp)은 VCC+2Vt 정도로 설정되어 상당히 큰 커패시터에 차아징(charging)된다. 특히, 워드라인 드라이버 회로로 인가되는 승압전압은 메모리 장치의 로우(row)방향으로의 활성화 동작, 즉 메모리 셀의 워드라인을 인에이블시키는 동작으로 인하여 그 전압레벨이 떨어질 수도 있다. 그래서 승압전압발생회로 내에는 액티브키커(Active Kicker)를 두어, 이를 통해 승압전압의 레벨을 올리는 방법이 사용된다. 액티브키커에 대한 하나의 예가 미국특허 제5,901,055(이하 '055 라고 칭함)에 기술되어 있다.
상기 미국특허 '055의 액티브키커는 펌핑부, 프리차아지부 및 제어부를 두어 제어 신호(ψAKE)에 따라 승압전압(Vpp)의 레벨을 일정 수준으로 조정(regulate)하게 된다. 그런데, 이 제어 신호(ψAKE)에 응답하여 액티브키커가 펌핑하여 의도된 승압 전압의 레벨이 되기까지는 상대적으로 긴 시간이 소요된다. 이를 타이밍도로 나타내면 도 1과 같다.
즉, 패킷(packet) 단위로 입력되는 데이터를 메모리 셀에 저장하는 경우에 있어서, 로우방향 활성화 시작 신호(Bsense)의 인에이블 후 소정 시간 지나서 활성화되는 로우방향 메인 활성화 신호(PR)에 의하여 일정시간(t3) 후에 제어 신호(ψAKE)가 활성화된다. 한편, 로우방향 활성화 시작 신호(Bsense)로부터 제1 지연시간(t1) 후에 워드라인(WL)이 활성화된다. 그리고, 제어 신호(ψAKE)로부터 제2 지연시간(t2) 후에 액티브키커를 통해 승압전압(Vpp)의 레벨이 조정된다. 즉, 워드라인(WL)이 인에이블되는 시점에서 승압전압의 레벨이 다소 떨어지기 때문에, 제1 지연시간과 제2 지연시간 사이의 시간 간격이 없어야만 승압전압(Vpp)의 레벨이 안정적으로 유지된다.
그런데, 제1 지연시간과 제2 지연시간 사이에 시간 간격이 생겨 워드라인(WL)이 승압전압(Vpp) 레벨로 활성화되어야 하는 시점에서, 승압전압(Vpp)이 충분히 높은 전압레벨을 갖지 못하게 되면 워드라인(WL)이 활성화되는 상승구간(Δt_rise_o)이 길어지게 된다. 그리하여 메모리 셀에 데이터를 기입하는 데에 시간이 많이 걸릴 뿐아니라 트랜지스터의 문턱전압 손실을 안고서 데이터가 기입되는 문제점이 생기게 된다.
따라서, 승압전압의 레벨(Vpp)을 워드라인 활성화 이전에 충분히 높은 전압레벨로 유지시킬수 있는 방안이 필요하다.
본 발명의 목적은 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은 전압으로 상승·유지시킬 수 있는 승압전압 발생회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은 트랜지스터의 문턱전압으로 인한 손실을 보충할 수 있도록 승압전압을 발생하는 승압전압발생부에 있어서, 전원전압 이상의 고전압레벨을 갖는 상기 승압전압을 발생시키는 메인 펌핑부와, 외부 데이터 입력시 발생되는 로우방향 활성화 시작신호에 응답하여 상기 승압전압의 레벨을 모니터링하여 그 전압레벨을 유지시키는 액티브키커를 구비하는 것을 특징으로 한다.
바람직하기로, 상기 액티브키커는 상기 로우방향 활성화 시작 신호의 활성화 이후에 발생되는 워드라인 인에이블 신호 이전에 미리 활성화되고, 그 동작 시점에서 상기 승압전압의 설정된 전압레벨 보다 높은 전압레벨로 차아징된다.
이와 같은 본 발명의 승압전압발생부는 로우방향 활성화 시작 신호(Bsense)의 활성화에 응답하여 액티브키커가 바로 동작되기 때문에 워드라인 인에이블 상승 시간의 지연 및 문턱전압 손실을 수반한 데이터 기입 등의 발생이 방지된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다. 본 명세서에서는 패킷 단위의 데이터를 송수신하는 메모리 장치가 예로서 기술된다.
도 2는 본 발명의 일실시예에 따른 승압전압발생회로를 포함하는 메모리 장 치의 블록도를 나타내는 도면이다. 이를 참조하면, 메모리 장치(5)는 패킷디코더(12), 드라이버(14), 메인신호발생기(16) 및 승압전압발생회로(18)를 포함한다. 메모리 콘트롤러(10)로부터 전송되는 다수개의 비트들로 구성된 패킷 데이터(Packet)는 패킷 디코더(12)에 의하여 해당 메모리 장치의 어드레스(DeviceID-Hit)와 일치할 때 활성화 신호들(Active)과 뱅크/로우 어드레스(Bank/Row Addr)로 구분된다. 이 활성화 신호들(Active)과 뱅크/로우 어드레스(Bank/Row Addr)를 조합하여 로우방향 활성화 시작 신호(Bsense)가 발생된다.
로우방향 활성화 시작 신호(Bsense)와 뱅크 어드레스(Bank Addr)에 응답하는 드라이버(14)는 로우방향 드라이빙 신호(BsenseD) 및 뱅크 어드레스 드라이빙 신호(Bank Addr_D)를 발생한다. 메인신호발생기(16)는 로우방향 드라이빙 신호(BsenseD) 및 뱅크 어드레스 드라이빙 신호(Bank Addr_D)에 응답하여 로우방향 메인 활성화 신호(PR)를 발생한다.
승압전압발생부(18)는 액티브키커 제어신호 발생회로(20), 액티브키커(22) 및 메인 펌핑부(24)로 이루어진다. 액티브키커 제어신호 발생회로(20)는 로우방향 활성화 시작 신호(Bsense)를 수신 및 응답하여 액티브키커 제어신호(ψAKE)를 발생한다. 액티브키커(22)는 앞서 설명한 바 있는 미국특허 '055에 개시된 액티브키커와 거의 동일하며 승압전압(Vpp)을 감시하여 그 전압레벨을 유지시키는 역할을 한다. 메인 펌핑부(24)는 통상의 승압전원발생회로와 동일하게 전원전압 이상의 고전압, 예컨대, VCC+2Vt를 갖는 승압전압(Vpp)을 발생시킨다. 메인 펌핑부(24)의 구성 및 작용은 당업자에게 주지되는 기술이므로 본 명세서에서는 생략하고자 한다.
이와 같은 승압전압발생부(18)에서는 승압전압을 모니터링하는 즉, 액티브키커(22)가 동작되는 시작 시점이 로우방향 활성화 시작 신호(Bsense)를 기준으로 설정되기 때문에, 워드라인(WL)이 인에이블되는 시점에서 승압전압(Vpp)이 낮아지는 경우는 발생하지 않는다. 그 이유는 도 3을 참조하여 설명한다.
도 3에서, 패킷 데이터(Packet) 입력 후 로우방향 활성화 시작 신호(Bsense)가 활성화된다. 활성화된 로우방향 활성화 시작 신호(Bsense)로부터 액티브키커 제어신호 발생회로(20)의 지연시간(tA) 후에 액티브키커 제어신호(ψAKE)가 인에이블된다. 인에이블된 액티브키커 제어 신호(ψAKE)로부터 액티브키커(22)의 지연시간(tB) 후 승압전압(Vpp)의 전압레벨이 모니터링된다. 이 때의 승압전압(Vpp)은 액티브키커(22)에 의하여 소정의 전압레벨(VCC+2Vt) 이상으로 상승된다.
그리고 워드라인(WL)이 인에이블되는 시점은 활성화된 로우방향 활성화 시작 신호(Bsense)로부터 제1 지연시간(t1) 후이다. 이 워드라인(ML)이 인에이블되는 상승구간(Δt_rise_n)은 미리 액티브키커(22)를 통해 소정의 전압레벨(VCC+2Vt) 이상으로 상승된 승압전압(Vpp)이 인가되므로 빨리 상승하게 된다. 이 때 워드라인(WL)의 인에이블 시점 즉, 승압전압(Vpp)의 차아지 소모 시점에서 승압전압(Vpp)이 다소 낮아진다하더라도 액티브키커(22)가 워드라인(WL)의 인에이블 시점 이전에 미리 활성화되어 있기 때문에, 승압전압(Vpp)의 레벨은 액티브키커(22)에 의해 모니터링되어 그 전압레벨을 유지하게 된다.
따라서, 본 발명의 승압전압발생부는 로우방향 활성화 시작 신호(Bsense)의 활성화에 응답하여 액티브키커가 바로 동작되기 때문에, 종래의 로우방향 활성화 시작 신호(Bsense)의 활성화 후 발생되는 제어신호(PR)에 의하여 액티브키커가 동작되어 그 동작시점이 워드라인 인에이블 시점 보다 늦어지는 바람에 워드라인 인에이블 상승 시간의 지연 및 문턱전압 손실을 수반한 데이터 기입 등의 문제점 발생이 방지된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 승압전압발생부는 로우방향 활성화 시작 신호(Bsense)의 활성화에 응답하여 액티브키커가 바로 동작되기 때문에 워드라인 인에이블 상승 시간의 지연 및 문턱전압 손실을 수반한 데이터 기입 등의 발생이 방지된다.

Claims (3)

  1. 트랜지스터의 문턱전압으로 인한 손실을 보충할 수 있도록 승압전압을 발생하는 승압전압발생부에 있어서,
    메모리 콘트롤러로부터 전송되는 패킷 데이터가 메모리 장치의 어드레스와 일치할 때 발생되는 로우방향 활성화 시작신호에 응답하여 액티브 키커 제어 신호를 발생하는 액티브 키커 제어 신호 발생 회로;
    전원전압 이상의 고전압레벨을 갖는 상기 승압전압을 발생시키는 메인 펌핑부; 및
    상기 액티브 키커 제어 신호에 응답하여 상기 승압 전압을 상기 고전압 레벨이상으로 상승시키는 액티브 키커를 구비하고,
    상기 액티브 키커는 상기 로우방향 활성화 시작 신호로부터 발생되는 워드라인 인에이블 신호 이전에 미리 활성화되는 것을 특징으로 하는 승압전압발생부.
  2. 제1항에 있어서, 상기 액티브키커는
    상기 승압전압을 모니터링하여 상기 고전압 레벨로 유지시키는 것을 특징으로 하는 승압전압발생부.
  3. 삭제
KR1020000006549A 2000-02-11 2000-02-11 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부 KR100630660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000006549A KR100630660B1 (ko) 2000-02-11 2000-02-11 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006549A KR100630660B1 (ko) 2000-02-11 2000-02-11 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부

Publications (2)

Publication Number Publication Date
KR20010083351A KR20010083351A (ko) 2001-09-01
KR100630660B1 true KR100630660B1 (ko) 2006-10-02

Family

ID=19645790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006549A KR100630660B1 (ko) 2000-02-11 2000-02-11 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부

Country Status (1)

Country Link
KR (1) KR100630660B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840685B1 (ko) 2007-01-26 2008-06-24 삼성전자주식회사 드라이버, 이를 포함하는 반도체 메모리 장치 및 적어도하나 이상의 로드를 구동시키는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029752A (ko) * 1995-11-13 1997-06-26 김광호 반도체 메모리장치의 내부승압전원 발생회로
US5901055A (en) * 1996-08-20 1999-05-04 Samsung Electronics Co., Ltd. Internal boosted voltage generator of semiconductor memory device
KR19990057721A (ko) * 1997-12-30 1999-07-15 윤종용 승압 전원 발생기의 액티브 키커
KR19990061021A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029752A (ko) * 1995-11-13 1997-06-26 김광호 반도체 메모리장치의 내부승압전원 발생회로
US5901055A (en) * 1996-08-20 1999-05-04 Samsung Electronics Co., Ltd. Internal boosted voltage generator of semiconductor memory device
KR19990057721A (ko) * 1997-12-30 1999-07-15 윤종용 승압 전원 발생기의 액티브 키커
KR19990061021A (ko) * 1997-12-31 1999-07-26 김영환 고전압 발생장치

Also Published As

Publication number Publication date
KR20010083351A (ko) 2001-09-01

Similar Documents

Publication Publication Date Title
US6894943B2 (en) Semiconductor memory device which reduces the consumption current at the time of operation
JP5461749B2 (ja) 高電圧発生器を有する半導体装置及びその高電圧供給方法
US7251170B2 (en) Peripheral voltage generator
JP4280060B2 (ja) ワードライン駆動回路
KR100678427B1 (ko) 소비 전력이 감소되고 시험 시간이 단축된 반도체 기억 장치
EP0355828B1 (en) A control circuit for a semiconductor memory device and semiconductor memory system
US6510072B2 (en) Nonvolatile ferroelectric memory device and method for detecting weak cell using the same
US20020176302A1 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US5367493A (en) Dynamic type semiconductor memory device having reduced peak current during refresh mode and method of operating the same
KR100560665B1 (ko) 독출 방지 기능을 갖는 반도체 메모리 장치
EP1665275B1 (en) Method and apparatus for read bitline clamping for gain cell dram devices
US6529434B2 (en) Semiconductor memory device with concurrent refresh and data access operation
JP4111371B2 (ja) 半導体メモリ素子及びその書き込み駆動方法
KR100924331B1 (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
KR100630660B1 (ko) 워드라인 활성화 이전에 승압전압의 레벨을 충분히 높은전압으로 상승·유지시킬 수 있는 승압전압발생부
KR20040023300A (ko) 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치
US6084822A (en) Semiconductor synchronous memory device responsive to external masking signal for forcing data port to enter into high-impedance state and method for controlling the same
US7599240B2 (en) Internal voltage generator of semiconductor memory device
US6504782B1 (en) Semiconductor memory apparatus that can prevent write level of data to memory cell from dropping and improve sense speed at next cycle
KR20000020963A (ko) 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로
KR100571645B1 (ko) 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
JPH08297972A (ja) ダイナミック形半導体記憶装置
KR20200142959A (ko) 증폭기 회로 및 메모리
JP4368994B2 (ja) 半導体装置
KR100303043B1 (ko) 단일-칩다이나믹랜덤액세스메모리시스템및그시스템의동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee