KR101143470B1 - 전압 정류 회로 - Google Patents

전압 정류 회로 Download PDF

Info

Publication number
KR101143470B1
KR101143470B1 KR1020100063999A KR20100063999A KR101143470B1 KR 101143470 B1 KR101143470 B1 KR 101143470B1 KR 1020100063999 A KR1020100063999 A KR 1020100063999A KR 20100063999 A KR20100063999 A KR 20100063999A KR 101143470 B1 KR101143470 B1 KR 101143470B1
Authority
KR
South Korea
Prior art keywords
voltage
driving force
current driving
adjusting unit
control signal
Prior art date
Application number
KR1020100063999A
Other languages
English (en)
Other versions
KR20120003242A (ko
Inventor
이준규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100063999A priority Critical patent/KR101143470B1/ko
Priority to US12/966,683 priority patent/US8441311B2/en
Publication of KR20120003242A publication Critical patent/KR20120003242A/ko
Application granted granted Critical
Publication of KR101143470B1 publication Critical patent/KR101143470B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Rectifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)

Abstract

전압 정류 회로는 기준 전압과 정류 전압을 분배한 분배 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 제 1 전류 구동력 조정부, 제 1 제어 신호와 제 2 제어 신호에 따라 가변된 전류 구동력으로 전류를 구동하여 정류 전압을 생성하도록 구성된 전류 구동부, 및 정류 전압의 레벨 변동에 상응하는 제 2 제어 신호를 생성하도록 구성된 제 2 전류 구동력 조정부를 포함한다.

Description

전압 정류 회로{VOLTAGE REGULATION CIRCUIT}
본 발명은 반도체 회로에 관한 것으로서, 특히 전압 정류 회로에 관한 것이다.
반도체 회로 예를 들어, 반도체 메모리는 주변 회로 전압(VPERI), 코어 전압(VCORE)과 같은 각종 내부 전압을 안정적인 레벨로 생성하기 위하여 전압 정류 회로를 사용한다.
종래의 기술에 따른 전압 정류 회로는 전원 전압 즉, 외부 전압(VDD)에 의한 전류를 구동하기 위하여 PMOS 트랜지스터를 사용할 수 있다.
이때 PMOS 트랜지스터의 전류 구동력을 크게 하기 위한 방법으로서, PMOS 트랜지스터의 사이즈를 크게 설계하는 방법을 사용한다.
이와 같이 트랜지스터의 사이즈를 크게 하므로 회로 면적이 커짐은 물론이고, 트랜지스터의 사이즈가 커짐에 따라 기생 커패시턴스가 증가하여 동작 속도를 저하시킨다.
본 발명의 실시예는 회로 면적 감소 및 전류 구동력 증가가 가능하도록 한 전압 정류 회로를 제공하고자 한다.
본 발명의 실시예는 기준 전압과 정류 전압을 분배한 분배 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 제 1 전류 구동력 조정부, 제 1 제어 신호와 제 2 제어 신호에 따라 가변된 전류 구동력으로 전류를 구동하여 정류 전압을 생성하도록 구성된 전류 구동부, 및 정류 전압의 레벨 변동에 상응하는 제 2 제어 신호를 생성하도록 구성된 제 2 전류 구동력 조정부를 포함함을 특징으로 한다.
본 발명의 실시예는 기준 전압과 정류 전압을 분배한 분배 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 제 1 전류 구동력 조정부, 제 1 제어 신호와 복수의 제 2 제어 신호에 따라 가변된 전류 구동력으로 전류를 구동하여 정류 전압을 생성하도록 구성된 전류 구동부, 및 정류 전압의 레벨 변동에 상응하는 복수의 제 2 제어 신호를 생성하도록 구성된 제 2 전류 구동력 조정부를 포함함을 다른 특징으로 한다.
본 발명의 실시예는 전류 구동을 위한 트랜지스터의 문턱 전압을 조절함으로써 사이즈 증가 없이도 전류 구동력을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전압 정류 회로(100)의 구성도,
도 2는 도 1의 제 2 전류 구동력 조정부(400)의 회로도,
도 3은 본 발명의 다른 실시예에 따른 전압 정류 회로(101)의 구성도,
도 4는 도 3의 제 2 전류 구동력 조정부(401)의 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
본 발명의 실시예의 설명에 앞서, 본 발명 실시예의 동작 원리를 설명하면 다음과 같다.
포화 영역의 전류 구동력(I)은 아래의 식으로 표현할 수 있다.
Figure 112010043064103-pat00001
선형 영역의 전류 구동력(I)은 아래의 식으로 표현할 수 있다.
Figure 112010043064103-pat00002
위의 수식에서 알 수 있는 바와 같이, 트랜지스터의 게이트 레벨(Vsg) 및 문턱 전압(Vthp)이 전류 구동력의 조정에 크게 관여하고 있음을 알 수 있다.
즉, 문턱 전압이 낮을수록 전류 구동력이 더욱 증가함을 알 수 있다.
문턱 전압(VT)은 아래의 식으로 표현할 수 있다.
Figure 112010043064103-pat00003
위의 수식에서 알 수 있는 바와 같이, 트랜지스터의 벌크 단자에 인가되는 전압 레벨에 따라 문턱 전압(VT)이 변하는 것을 알 수 있다.
이때 소스 벌크 전압(VSB)이 커질수록 즉, 벌크 단자에 인가되는 전압 레벨이 낮아질수록 문턱 전압(VT)이 낮아지는 것을 알 수 있다.
그러나 문턱 전압(VT)이 너무 낮아지는 경우 전류 구동부(300)의 트랜지스터(P1)의 누설전류가 증가할 수 있다.
따라서 본 발명의 실시예는 정류 전압(VOUT)의 레벨에 맞도록 전류 구동을 위한 트랜지스터의 문턱 전압을 가변시킴으로써 트랜지스터의 사이즈를 증가시키지 않고도 누설 전류 증가를 방지함과 동시에 전류 구동력 조정이 가능하도록 한 것이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 전압 정류 회로(100)는 제 1 전류 구동력 조정부(200), 전류 구동부(300), 제 2 전류 구동력 조정부(400) 및 분배 저항(500)을 포함한다.
제 1 전류 구동력 조정부(200)는 기준 전압(VREF)과 분배 전압(VDIV)을 비교하여 제 1 제어 신호(VG)를 생성하도록 구성된다.
제 1 전류 구동력 조정부(200)는 차동 증폭기로 구성할 수 있다.
전류 구동부(300)는 제 1 제어 신호(VG)와 제 2 제어 신호(VB)에 응답하여 가변된 전류 구동력으로 전류를 구동하여 정류 전압(VOUT)을 생성하도록 구성된다.
전류 구동부(300)는 트랜지스터(P1)로 구성할 수 있다.
트랜지스터(P1)의 게이트에는 제 1 제어 신호(VG)가 입력되고, 소오스에는 전원 전압(VDD)이 입력되며, 벌크(Bulk) 단자에 제 2 제어 신호(VB)가 입력된다.
제 2 전류 구동력 조정부(400)는 정류 전압(VOUT)의 레벨 변동에 상응하는 레벨의 제 2 제어 신호(VB)를 생성하도록 구성된다.
분배 저항(500)은 정류 전압(VOUT)을 정해진 분배 비 예를 들어, 1/2로 분배하여 분배 전압(VDIV)을 생성하도록 구성된다.
분배 저항(500)은 복수의 트랜지스터(N1, N2)로 구성할 수 있다.
도 2에 도시된 바와 같이, 제 2 전류 구동력 조정부(400)는 정류 전압(VOUT)을 설정된 분배 비로 분배하여 제 2 제어 신호(VB)를 생성하도록 구성된다.
제 2 전류 구동력 조정부(400)는 버퍼(410) 및 분배 저항(420)을 포함한다.
분배 저항(420)은 전원 전압(VDD) 단자와 접지 단자 사이에 연결된 복수의 저항을 포함한다.
복수의 저항은 트랜지스터를 다이오드 타입으로 연결하여 구성할 수 있다.
이때 도 2에서는 4개의 저항을 연결한 예를 든 것일 뿐, 회로 설계 시 원하는 분배 비에 맞도록 저항의 수를 조절할 수 있다.
또한 버퍼(410)는 정류 전압(VOUT)을 생성하기 위한 회로 구성에서 분배 저항(420) 측으로 인가되는 노이즈를 방지하기 위해 구성된 단위 이득 버퍼(Unit Gain Buffer)이다. 따라서 버퍼(410)를 제외하고 정류 전압(VOUT)을 분배 저항(420)에 직접 인가하는 방식으로 본 발명의 실시 예를 구성하는 것도 가능하다.
이하, 본 발명의 실시예의 전압 정류 동작을 설명하면 다음과 같다.
제 1 전류 구동력 조정부(200)가 기준 전압(VREF)과 분배 전압(VDIV)을 비교하여 제 1 제어 신호(VG)를 생성한다.
전류 구동부(300)가 제 1 제어 신호(VG)와 제 2 제어 신호(VB)에 따라 가변된 전류 구동력으로 전류를 구동하여 정류 전압(VOUT)을 생성한다.
전원 전압(VDD)과 정류 전압(VOUT) 사이의 전압 레벨이 분배 저항(420)에 설정된 분배 비로 분배되어 제 2 제어 신호(VB)로서 전류 구동부(300)의 트랜지스터(P1)의 벌크 단자에 입력된다.
제 2 제어 신호(VB)의 레벨에 따라 트랜지스터(P1)의 문턱 전압이 조정된다.
이때 정류 전압(VOUT)이 정상적인 레벨 즉, 회로 설계시 목표로 했던 레벨에 근접하여 있다면 이를 분배 하여 생성한 제 2 제어 신호(VB)의 레벨 또한 이에 비례하여 상승한다.
따라서 전류 구동부(300)의 트랜지스터(P1)의 문턱 전압이 상승하여 누설 전류가 방지된다.
한편, 정류 전압(VOUT)이 정상적인 레벨에 비해 낮아진 경우, 정류 전압(VOUT)을 정상적인 레벨로 높이기 위해서는 많은 전류를 필요로 한다.
이때 정류 전압(VOUT)이 낮아진 상태이므로 이를 분배 하여 생성한 제 2 제어 신호(VB)의 레벨 또한 이에 비례하여 낮아진다.
제 2 제어 신호(VB)의 레벨이 낮아지므로 전류 구동부(300)의 트랜지스터(P1)의 문턱 전압이 낮아지고 결국, 트랜지스터(P1)의 전류 구동력이 증가한다.
따라서 전류 구동부(300)의 트랜지스터(P1)가 증가된 전류 구동력으로 전류를 구동하여 정류 전압(VOUT)의 레벨을 신속하게 원하는 레벨까지 상승시킨다.
상술한 바와 같이, 본 발명의 실시예는 정류 전압(VOUT)의 레벨 변화에 따라 트랜지스터의 문턱 전압을 조정함으로써 현재 필요한 전류량에 맞게 전류 구동력을 조정할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다른 실시예를 보다 상세히 설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 전압 정류 회로(101)는 본 발명의 실시예와 동일한 동작 원리에 따라 구성된 것으로, 전류 구동부(301) 및 제 2 전류 구동력 조정부(401)를 제외하고는 도 1과 동일하게 구성할 수 있다.
도 3에 도시된 본 발명의 다른 실시예에 따른 전압 정류 회로(101)는 도 1의 실시예에 비해 전류 구동력의 총합이 더욱 커지도록 한 것이며, 또한 복수의 제 2 제어 신호(VB1 ~ VB3)의 레벨들이 동일한 범위 또는 서로 다른 범위에서 조정될 수 있도록 한 것이다.
전류 구동부(301)는 제 1 제어 신호(VG)와 복수의 제 2 제어 신호(VB1 ~ VB3)에 응답하여 가변된 전류 구동력으로 전류를 구동하여 정류 전압(VOUT)을 생성하도록 구성된다.
전류 구동부(301)는 전원 전압(VDD) 단자와 정류 전압(VOUT) 출력단 사이에 연결된 복수의 트랜지스터(P11 ~ P13)를 포함한다.
복수의 트랜지스터(P1 ~ P3)의 게이트에는 제 1 제어 신호(VG)가 공통 입력되고, 소오스에는 전원 전압(VDD)이 입력되며, 벌크(Bulk) 단자들에 복수의 제 2 제어 신호(VB1 ~ VB3)가 입력된다.
제 2 전류 구동력 조정부(401)는 정류 전압(VOUT)의 레벨 변동에 상응하는 레벨의 복수의 제 2 제어 신호(VB1 ~ VB3)를 생성하도록 구성된다.
도 4에 도시된 바와 같이, 제 2 전류 구동력 조정부(401)는 정류 전압(VOUT)을 각각 설정된 분배 비로 분배하여 복수의 제 2 제어 신호(VB1 ~ VB3)를 생성하도록 구성된다.
제 2 전류 구동력 조정부(401)는 복수의 제 2 제어 신호(VB1 ~ VB3) 각각을 생성하기 위한 복수의 조정부(402 ~ 404)를 포함한다.
조정부(402)는 버퍼(411) 및 분배 저항(421)을 포함한다.
분배 저항(421)은 전원 전압(VDD) 단자와 접지 단자 사이에 연결된 복수의 저항을 포함한다.
복수의 저항은 트랜지스터를 다이오드 타입으로 연결하여 구성할 수 있다.
이때 도 4에서 분배 저항(421)은 4개의 저항을 연결하여 구성한 예를 든 것일 뿐, 회로 설계 시 원하는 분배 비에 맞도록 저항의 수를 조절할 수 있다.
또한 버퍼(411)는 정류 전압(VOUT)을 생성하기 위한 회로 구성에서 분배 저항(421) 측으로 인가되는 노이즈를 방지하기 위해 구성된 단위 이득 버퍼(Unit Gain Buffer)이다. 따라서 버퍼(411)를 제외하고 정류 전압(VOUT)을 분배 저항(421)에 직접 인가하는 방식으로 본 발명의 실시 예를 구성하는 것도 가능하다.
한편, 복수의 제 2 제어 신호(VB1 ~ VB3)의 레벨들이 동일한 범위에서 조정되도록 할 경우 다른 조정부들(403, 404)은 조정부(402)와 동일하게 구성할 수 있다.
그러나 복수의 제 2 제어 신호(VB1 ~ VB3)의 레벨들이 서로 다른 범위에서 조정될 수 있도록 할 경우, 다른 조정부들(403, 404)의 분배 저항들(422, 423)은 조정부(402)의 분배 저항(421)과 다르게 구성된다.
즉, 분배 저항들(421 ~ 423)은 저항의 수 또는 복수의 제 2 제어 신호(VB1 ~ VB3)가 출력되는 노드의 위치를 다르게 할 수 있다.
이하, 본 발명의 다른 실시예의 전압 정류 동작을 설명하면 다음과 같다.
제 1 전류 구동력 조정부(200)가 기준 전압(VREF)과 분배 전압(VDIV)을 비교하여 제 1 제어 신호(VG)를 생성한다.
전류 구동부(301)가 제 1 제어 신호(VG)와 복수의 제 2 제어 신호(VB1 ~ VB3)에 따라 가변된 전류 구동력으로 전류를 구동하여 정류 전압(VOUT)을 생성한다.
전원 전압(VDD)과 정류 전압(VOUT) 사이의 전압 레벨이 분배 저항들(421 ~ 423)에 각각 설정된 분배 비로 분배되어 복수의 제 2 제어 신호(VB1 ~ VB3)로서 트랜지스터들(P1 ~ P3)의 벌크 단자에 입력된다.
복수의 제 2 제어 신호(VB1 ~ VB3)의 레벨에 따라 트랜지스터들(P1 ~ P3)의 문턱 전압이 조정된다.
이때 정류 전압(VOUT)이 정상적인 레벨 즉, 회로 설계시 목표로 했던 레벨에 근접하여 있다면 이를 분배 하여 생성한 복수의 제 2 제어 신호(VB1 ~ VB3)의 레벨 또한 이에 비례하여 상승한다.
따라서 트랜지스터들(P1 ~ P3)의 문턱 전압이 상승하여 누설 전류가 방지된다.
한편, 정류 전압(VOUT)이 정상적인 레벨에 비해 낮아진 경우, 정류 전압(VOUT)을 정상적인 레벨로 높이기 위해서는 많은 전류를 필요로 한다.
이때 정류 전압(VOUT)이 낮아진 상태이므로 이를 분배 하여 생성한 복수의 제 2 제어 신호(VB1 ~ VB3)의 레벨 또한 이에 비례하여 낮아진다.
복수의 제 2 제어 신호(VB1 ~ VB3)의 레벨이 낮아지므로 트랜지스터들(P1 ~ P3)의 문턱 전압이 낮아지고 결국, 트랜지스터들(P1 ~ P3)의 전류 구동력이 증가한다.
따라서 트랜지스터들(P1 ~ P3)이 증가된 전류 구동력으로 전류를 구동하여 정류 전압(VOUT)의 레벨을 도 1에 도시된 본 발명의 실시예에 비해 더욱 신속하게 원하는 레벨까지 상승시킨다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (16)

  1. 기준 전압과 정류 전압을 분배한 분배 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 제 1 전류 구동력 조정부;
    상기 제 1 제어 신호와 제 2 제어 신호에 따라 가변된 전류 구동력으로 전류를 구동하여 상기 정류 전압을 생성하도록 구성된 전류 구동부; 및
    전원 전압과 상기 정류 전압 사이의 전압 레벨을 설정된 분배 비로 분배하여 상기 제 2 제어 신호를 생성하도록 구성된 제 2 전류 구동력 조정부를 포함하는 전압 정류 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 2 전류 구동력 조정부는
    전원 전압 단자와 접지 단자 사이에 연결된 분배 저항을 포함하며,
    상기 분배 저항의 노드 들 중에서 어느 하나에 상기 정류 전압이 인가되고, 다른 하나의 노드를 통해 상기 제 2 제어 신호를 출력하도록 구성되는 전압 정류 회로.
  4. 제 1 항에 있어서,
    상기 제 1 전류 구동력 조정부는
    차동 증폭기를 포함하는 전압 정류 회로.
  5. 제 1 항에 있어서,
    상기 전류 구동부는
    소오스가 전원단에 연결되고, 게이트에 상기 제 1 제어 신호를 입력 받으며, 상기 제 2 제어 신호에 따라 문턱 전압이 가변되도록 구성된 트랜지스터를 포함하는 전압 정류 회로.
  6. 제 5 항에 있어서,
    상기 제 2 전류 구동력 조정부는
    상기 정류 전압의 레벨 변동에 응답하여 상기 트랜지스터의 벌크(Bulk) 단자의 전압 레벨을 가변시킴으로써 상기 트랜지스터의 문턱 전압을 가변시키도록 구성되는 전압 정류 회로.
  7. 제 5 항에 있어서,
    상기 제 2 전류 구동력 조정부는
    전원 전압 단자와 접지 단자 사이에 연결된 분배 저항을 포함하며,
    상기 분배 저항의 노드 들 중에서 어느 하나에 상기 정류 전압이 인가되고, 다른 하나의 노드가 상기 트랜지스터의 벌크 단자에 연결되는 전압 정류 회로.
  8. 제 5 항에 있어서,
    상기 제 1 전류 구동력 조정부는
    차동 증폭기를 포함하는 전압 정류 회로.
  9. 기준 전압과 정류 전압을 분배한 분배 전압을 비교하여 제 1 제어 신호를 생성하도록 구성된 제 1 전류 구동력 조정부;
    상기 제 1 제어 신호와 복수의 제 2 제어 신호에 따라 가변된 전류 구동력으로 전류를 구동하여 상기 정류 전압을 생성하도록 구성된 전류 구동부; 및
    전원 전압과 상기 정류 전압 사이의 전압 레벨을 서로 다른 분배 비로 분배하여 상기 복수의 제 2 제어 신호를 생성하도록 구성된 제 2 전류 구동력 조정부를 포함하는 전압 정류 회로.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 제 2 전류 구동력 조정부는
    상기 복수의 제 2 제어 신호를 각각 생성하기 위한 복수의 조정부를 포함하고,
    상기 조정부는
    전원 전압 단자와 접지 단자 사이에 연결된 분배 저항을 포함하며,
    상기 분배 저항의 노드 들 중에서 어느 하나에 상기 정류 전압이 인가되고, 다른 하나의 노드를 통해 상기 복수의 제 2 제어 신호 중에서 하나를 출력하도록 구성되는 전압 정류 회로.
  12. 제 9 항에 있어서,
    상기 제 1 전류 구동력 조정부는
    차동 증폭기를 포함하는 전압 정류 회로.
  13. 제 9 항에 있어서,
    상기 전류 구동부는
    소오스가 전원단에 연결되고, 게이트에 상기 제 1 제어 신호를 입력 받으며, 상기 복수의 제 2 제어 신호에 따라 문턱 전압이 가변되도록 구성된 복수의 트랜지스터를 포함하는 전압 정류 회로.
  14. 제 13 항에 있어서,
    상기 제 2 전류 구동력 조정부는
    상기 복수의 제 2 제어 신호를 이용하여 상기 복수의 트랜지스터의 벌크 단자의 전압 레벨을 독립적으로 가변시킴으로써 상기 복수의 트랜지스터의 문턱 전압을 가변시키도록 구성되는 전압 정류 회로.
  15. 제 13 항에 있어서,
    상기 제 2 전류 구동력 조정부는
    상기 복수의 제 2 제어 신호를 각각 생성하기 위한 복수의 조정부를 포함하고,
    상기 조정부는
    전원 전압 단자와 접지 단자 사이에 연결된 분배 저항을 포함하며,
    상기 분배 저항의 노드 들 중에서 어느 하나에 상기 정류 전압이 인가되고, 다른 하나의 노드를 통해 상기 복수의 제 2 제어 신호 중에서 하나를 출력하도록 구성되는 전압 정류 회로.
  16. 제 13 항에 있어서,
    상기 제 1 전류 구동력 조정부는
    차동 증폭기를 포함하는 전압 정류 회로.
KR1020100063999A 2010-07-02 2010-07-02 전압 정류 회로 KR101143470B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100063999A KR101143470B1 (ko) 2010-07-02 2010-07-02 전압 정류 회로
US12/966,683 US8441311B2 (en) 2010-07-02 2010-12-13 Voltage regulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063999A KR101143470B1 (ko) 2010-07-02 2010-07-02 전압 정류 회로

Publications (2)

Publication Number Publication Date
KR20120003242A KR20120003242A (ko) 2012-01-10
KR101143470B1 true KR101143470B1 (ko) 2012-05-08

Family

ID=45399213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063999A KR101143470B1 (ko) 2010-07-02 2010-07-02 전압 정류 회로

Country Status (2)

Country Link
US (1) US8441311B2 (ko)
KR (1) KR101143470B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150037035A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 내부전압 생성회로
DE102015224861B4 (de) 2015-12-10 2018-09-13 Alexander Senger Vorrichtung und Verfahren zur Reinigung von Espressomaschinen
DE202015009028U1 (de) 2015-12-10 2017-03-13 Alexander Senger Vorrichtung zur Reinigung von Espressomaschinen
BR122023021018A2 (pt) 2018-02-16 2023-12-26 H.B. Fuller Company Composição de enchimento
USD945778S1 (en) 2018-10-31 2022-03-15 Alexander Senger Cleaning device for espresso machines
TWI734221B (zh) * 2019-10-16 2021-07-21 立積電子股份有限公司 射頻裝置及其電壓產生裝置
US11625057B2 (en) * 2021-03-04 2023-04-11 United Semiconductor Japan Co., Ltd. Voltage regulator providing quick response to load change
US20240072783A1 (en) * 2022-08-31 2024-02-29 Texas Instruments Incorporated Load Dependent Discharge For Voltage Controlled Oscillator-Based Charge Pump Regulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040024789A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 안정된 내부 전압을 발생하는 내부전압 발생기
KR20080001054A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부 전압 발생 장치
KR20100054473A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 전압 강하 변환기

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929615A (en) * 1998-09-22 1999-07-27 Impala Linear Corporation Step-up/step-down voltage regulator using an MOS synchronous rectifier
JP4559643B2 (ja) * 2000-02-29 2010-10-13 セイコーインスツル株式会社 ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路
US6429726B1 (en) 2001-03-27 2002-08-06 Intel Corporation Robust forward body bias generation circuit with digital trimming for DC power supply variation
US6731158B1 (en) 2002-06-13 2004-05-04 University Of New Mexico Self regulating body bias generator
JP2005536105A (ja) 2002-08-08 2005-11-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トランジスタのしきい値電圧を制御するための回路および装置
US6861832B2 (en) * 2003-06-02 2005-03-01 Texas Instruments Incorporated Threshold voltage adjustment for MOS devices
US7119604B2 (en) 2004-06-17 2006-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage
US7098724B2 (en) * 2004-11-02 2006-08-29 Micron Technology, Inc. Forward biasing protection circuit
US7495471B2 (en) 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
US7378824B2 (en) * 2006-05-26 2008-05-27 Leadtrend Technology Corp. Voltage converter capable of avoiding voltage drop occurring in input signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040024789A (ko) * 2002-09-16 2004-03-22 삼성전자주식회사 안정된 내부 전압을 발생하는 내부전압 발생기
KR20080001054A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 내부 전압 발생 장치
KR20100054473A (ko) * 2008-11-14 2010-05-25 주식회사 하이닉스반도체 전압 강하 변환기

Also Published As

Publication number Publication date
US8441311B2 (en) 2013-05-14
KR20120003242A (ko) 2012-01-10
US20120001604A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
KR101143470B1 (ko) 전압 정류 회로
US8471538B2 (en) Controlled load regulation and improved response time of LDO with adaptive current distribution mechanism
US10503189B1 (en) Voltage regulator and dynamic bleeder current circuit
US9122293B2 (en) Method and apparatus for LDO and distributed LDO transient response accelerator
US9395730B2 (en) Voltage regulator
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
US11614764B2 (en) Bandgap reference circuit
US10331152B2 (en) Quiescent current control in voltage regulators
US9229462B2 (en) Capless on chip voltage regulator using adaptive bulk bias
US8385135B2 (en) Low consumption voltage regulator for a high voltage charge pump, voltage regulation method, and memory device provided with the voltage regulator
KR102605124B1 (ko) 증폭기 회로 및 증폭기 회로 내의 출력 전압 오버슈트 감소 방법
US9575498B2 (en) Low dropout regulator bleeding current circuits and methods
JP4703406B2 (ja) 基準電圧発生回路および半導体集積装置
US20140167714A1 (en) Soft-start circuits and power suppliers using the same
KR20130036554A (ko) 레귤레이터 및 고전압 발생기
US9360877B2 (en) Negative voltage regulation circuit and voltage generation circuit including the same
CN114356008B (zh) 一种低压差线性稳压器
JP5535447B2 (ja) 電源電圧降圧回路、半導体装置および電源電圧回路
US8013582B2 (en) Voltage control circuit
JP2020166648A (ja) 基準電圧発生回路、および半導体装置
US20140347026A1 (en) Circuit for voltage regulation
KR20150000114A (ko) 기준 전류의 오프셋 보정을 위한 반도체 장치
KR20140030552A (ko) 기준전압 발생장치
KR20150080102A (ko) 반도체 장치
KR20130061544A (ko) 전압 레귤레이터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 8