KR20130061544A - 전압 레귤레이터 - Google Patents

전압 레귤레이터 Download PDF

Info

Publication number
KR20130061544A
KR20130061544A KR1020110127910A KR20110127910A KR20130061544A KR 20130061544 A KR20130061544 A KR 20130061544A KR 1020110127910 A KR1020110127910 A KR 1020110127910A KR 20110127910 A KR20110127910 A KR 20110127910A KR 20130061544 A KR20130061544 A KR 20130061544A
Authority
KR
South Korea
Prior art keywords
resistor
unit
resistors
node
voltage
Prior art date
Application number
KR1020110127910A
Other languages
English (en)
Inventor
이현철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110127910A priority Critical patent/KR20130061544A/ko
Priority to US13/600,514 priority patent/US8803502B2/en
Publication of KR20130061544A publication Critical patent/KR20130061544A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

전압 레귤레이터는 전압 생성부, 제 1 저항부 및 제 2 저항부를 포함한다.상기 전압 생성부는 기준 전압 레벨과 제 1 노드의 전압 레벨을 비교하여 출력단에서 출력 전압을 생성한다. 상기 제 1 저항부는 상기 제 1 노드와 접지 전압 사이에 제 1 서브 저항 및 제 2 서브 저항을 포함하고, 상기 제 1 서브 저항 및 상기 제 2 서브 저항의 연결을 컨트롤하여 저항의 크기를 가변시킨다. 상기 제 2 저항부는 상기 출력단과 상기 제 1 노드 사이에 복수의 단위 저항 및 상기 단위 저항의 크기를 나눈 복수의 스텝 저항을 포함하고, 상기 단위 저항 및 상기 스텝 저항의 연결을 컨트롤하여 저항의 크기를 가변시킨다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은 반도체 집적 회로에 관한 것으로, 더 상세하게는 전압 레귤레이터에 관한 것이다.
반도체 메모리 장치는 내부에서 사용되는 전압을 생성하기 위하여 전압 레귤레이터를 구비한다. 전압 레귤레이터를 설계함에 있어서 원하는 타겟 레벨의 전압을 안정적으로 제공하는 것이 중요하다.
도 1은 일반적인 전압 레귤레이터의 회로도이다.
상기 전압 레귤레이터는 전압 생성부(2) 및 저항부(1)를 포함한다.
상기 전압 생성부(2)는 기준 전압(VREF)과 제 1 노드(ND1)의 전압 레벨을 비교하여, 비교 결과에 따라 출력 전압(VOUT)을 제어한다. 즉, 출력 전압(VOUT)이 타겟 레벨을 기준으로 변동하는 경우, 비교기(OP1)의 출력에 따라 펌핑 전압(VPUMP)의 공급을 조절함으로써 출력 전압(VOUT)을 안정적으로 제어한다.
상기 저항부(1)는 저항 값을 조절함으로써 상기 출력 전압(VOUT)의 레벨을 조절하는 기능을 한다. 상기 전압 레귤레이터에 있어서 출력 전압(VOUT)은 다음과 같은 식으로 나타낼 수 있다.
VOUT = (1+R2/R1)*VREF
상기 전압 레귤레이터는 네거티브 피드백 회로로서, 출력 전압(VOUT)은 기준 전압(VREF)의 (1+R2/R1)배의 크기로 출력된다. 이는 곧, 저항부(1)의 제 2 저항(R2)과 제 1 저항(R1)의 비를 조절하면 다른 타겟 레벨의 출력 전압(VOUT)을 생성할 수 있음을 의미한다.
도 2는 일반적인 저항부(1)의 회로도이다. 종래에는 저항비(R2/R1)을 조절하기 위해 제 2 저항(R2)의 크기를 변화시키는 방법을 사용하였다.
상기 저항부(1)는 제 1 노드(ND1)와 접지 전압(VSS) 사이에 제 1 저항(R1)을 연결하고, 출력 전압(VOUT)과 제 1 노드(ND1) 사이에 기준 저항(R2_0) 및 복수의 제 2 저항(R2_1~R2_39)을 포함한다. 이때, 복수개의 선택 신호(S1~S39)에 응답하여 연결되는 제 2 저항(R2)의 개수를 조절한다.
예컨대, 기준 저항(R2_0)의 크기를 40Ω으로 설정하고, 하나의 제 2 저항(R2)의 크기를 1Ω으로 설정한다고 보자. 39개의 제 2 저항(R2_1~R2_39)의 연결을 39개의 선택 신호(S1~S39)로 컨트롤하여 저항비(R2/R1)를 조절할 수 있다. 따라서 제 1 저항(R1)이 10Ω이라면, 기준 저항(R2_0)만 연결되었을 경우 출력 전압(VOUT)은 5*VREF의 레벨을 갖고, 하나의 제 2 저항(R2)이 추가적으로 연결될수록 0.1*VREF씩 출력 전압(VOUT)의 레벨이 증가하며, 최고로 8.9*VREF의 레벨을 갖는다.
그러나, 상기와 같은 저항부(1)로 출력 전압(VOUT)의 레벨을 조절하는 방법은 세밀한 조절을 위해서 많은 개수의 저항(R2_1~R2_39) 및 선택 트랜지스터(N1~N39)을 필요로 하기 때문에, 너무 큰 면적을 차지하게 된다는 문제점이 있다.
본 발명은 보다 적은 개수의 저항과 트랜지스터를 이용하여 세밀하게 다양한 레벨의 전압을 생성하는 전압 레귤레이터를 제공한다.
본 발명의 일 실시예에 따른 전압 레귤레이터는 기준 전압 레벨과 제 1 노드의 전압 레벨을 비교하여 출력단에서 출력 전압을 생성하는 전압 생성부; 상기 제 1 노드와 접지 전압 사이에 제 1 서브 저항 및 제 2 서브 저항을 포함하고, 상기 제 1 서브 저항 및 상기 제 2 서브 저항의 연결을 컨트롤하여 저항의 크기를 가변시키는 제 1 저항부; 및 상기 출력단과 상기 제 1 노드 사이에 복수의 단위 저항 및 상기 단위 저항의 크기를 나눈 복수의 스텝 저항을 포함하고, 상기 단위 저항 및 상기 스텝 저항의 연결을 컨트롤하여 저항의 크기를 가변시키는 제 2 저항부를 포함한다.
본 발명의 일 실시예에 따른 전압 레귤레이터는 기준 전압 레벨과 제 1 노드의 전압 레벨을 비교하여 출력단에서 출력 전압을 생성하는 전압 생성부; 상기 제 1 노드와 접지 전압 사이에 제 1 서브 저항 및 제 2 서브 저항을 포함하고, 분배 신호에 따라 상기 제 1 서브 저항의 연결을 컨트롤하는 제 1 저항부; 및 상기 출력단과 상기 제 1 노드 사이에 기준 저항 및 복수의 제 2 저항을 포함하고, 상기 복수의 제 2 저항의 연결을 컨트롤하여 저항의 크기를 가변시키며, 분배 신호에 따라 상기 복수의 제 2 저항의 크기를 반으로 감소시키는 제 2 저항부를 포함한다.
본 발명의 일 실시예에 따른 전압 레귤레이터는 기준 전압 레벨과 제 1 노드의 전압 레벨을 비교하여 출력단에서 출력 전압을 생성하는 전압 생성부; 상기 제 1 노드와 접지 전압 사이에 직렬로 연결되는 제 1 서브 저항 및 제 2 서브 저항; 소오스 단자와 드레인 단자가 상기 제 1 서브 저항 양단에 연결되고 분배 신호를 게이트 단자로 수신하는 제 1 트랜지스터; 상기 출력단과 상기 제 1 노드 사이에 직렬로 연결되는 기준 저항, 단위 저항 및 복수의 스텝 저항; 소오스 단자와 드레인 단자가 상기 단위 저항 양단에 연결되며, 단위 저항 선택 신호를 게이트 단자로 수신하는 제 2 트랜지스터; 및 상기 단위 저항 및 상기 복수의 스텝 저항이 서로 연결되는 복수의 노드에 소오스 단자가 연결되고, 상기 제 1 노드에 드레인 단자가 연결되며, 스텝 저항 선택 신호를 게이트 단자로 수신하는 복수의 제 3 트랜지스터를 포함하고, 상기 스텝 저항은 상기 단위 저항의 크기를 복수로 나눈 값을 갖는다.
본 기술은 전압 레귤레이터의 저항비 조절 방법을 개선함으로써, 보다 적은 저항 및 트랜지스터를 이용하여 넓은 범위의 출력 전압 레벨을 보장하면서도 세밀하게 전압 레벨을 조절할 수 있다.
도 1은 일반적인 전압 레귤레이터의 회로도,
도 2는 일반적인 도 1의 저항부의 회로도,
도 3은 본 발명의 일 실시예에 따른 저항부의 회로도,
도 4는 본 발명의 일 실시예에 따른 저항부의 회로도,
도 5는 본 발명의 일 실시예에 따른 저항부의 회로도,
도 6은 도 4의 제 2 저항부를 좀 더 구체적으로 나타낸 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 전압 레귤레이터의 저항부를 나타낸 회로도이다.
본 발명의 실시예는 앞서 설명한 일반적인 전압 레귤레이터에 있어서, 출력 전압의 타겟 레벨을 조절하기 위한 저항부(1)를 개선한 것을 특징으로 한다. 즉, 출력 전압(VOUT)이 기준 전압(VREF)의 (1+R2/R1)배의 크기로 출력되는 피드백 구조의 전압 레귤레이터에 있어서, 상기 저항비(R2/R1)를 조절하기 위한 개선된 저항부를 제공한다.
도 3의 저항부(10)는 제 1 저항부(R1) 및 제 2 저항부(R2)를 포함한다.
상기 제 1 저항부(R1)는 제 1 노드(ND1)와 접지 전압(VSS)사이에 연결되고, 소정 레벨로 설정된 저항 값을 갖는다.
상기 제 2 저항부(R2)는 직렬로 연결되는 기준 저항(R2A_0), 복수의 단위 저항(R2A) 및 상기 단위 저항(R2A)의 크기를 나눈 복수의 스텝 저항(R2B)을 포함하고, 상기 복수의 단위 저항(R2A) 및 상기 복수의 스텝 저항(R2B)의 연결을 제어하는 복수의 선택 트랜지스터(NA1~4, NB1~7)를 포함한다.
상기 복수의 단위 저항(R2A)은 비교적 큰 레벨의 저항 값을 조절하는 역할을 하고, 상기 복수의 스텝 저항(R2B)은 상기 단위 저항(R2B)의 레벨을 세분화하는 역할을 한다.
상기 복수개의 단위 저항(R2A)의 연결은 복수개의 단위 저항 선택 신호(S1~S4)에 의해 단위 저항(R2A_1~4)의 연결을 각각 제어하는 복수개의 단위 선택 트랜지스터(NA1~4)로서 컨트롤한다. 상기 복수개의 단위 선택 트랜지스터(NA1~4)는 게이트 단자로 대응하는 상기 단위 저항 선택 신호(S1~4)를 수신하고, 소오스 단자는 상기 기준 저항(R2A_0)와 상기 단위 저항(R2A)이 연결되는 노드 및 상기 복수개의 단위 저항(R2A_1~4)이 서로 연결되는 복수개의 노드에 연결되며, 드레인 단자는 제 2 노드(ND2)에 연결된다.
상기 복수개의 스텝 저항(R2B)의 연결은 복수개의 스텝 저항 선택 신호(STEP1~7)에 의해 스텝 저항(R2B_1~7)의 연결을 각각 제어하는 복수개의 스텝 선택 트랜지스터(NB1~7)로서 컨트롤한다. 상기 복수개의 스텝 선택 트랜지스터(NB1~7)는 게이트 단자로 대응하는 스텝 선택 신호(STEP1~7)를 수신하고, 소오스 단자는 상기 제 2 노드(ND2) 및 상기 복수개의 스텝 저항(R2B)이 서로 연결되는 복수개의 노드에 연결되며, 드레인 단자는 제 1 노드(ND1)에 연결된다.
예컨대, 기준 저항(R2A_0)은 40Ω으로 설정하고, 각각의 단위 저항(R2A)은 8Ω으로 설정하며, 각각의 스텝 저항(R2B)은 1Ω으로 설정할 수 있다. 이 경우, 상기 단위 저항(R2B)의 연결을 컨트롤함으로써 48Ω, 56Ω, 64Ω 등과 같이 8Ω단위로 제 2 저항부(R2)의 저항 값을 조절할 수 있고, 상기 스텝 저항(R2B)의 연결을 컨트롤함으로써 41Ω, 42Ω, 43Ω 등과 같이 상기 단위 저항(R2A) 레벨 사이의 값을 갖도록 제 2 저항부(R2)의 저항 값을 조절할 수 있다.
결국, 상기 제 2 저항부(R2)는 기준 저항(R2A_0), 4개의 단위 저항(R2A), 7개의 스텝 저항(R2B) 및 11개의 선택 트랜지스터(NA1~4, NB1~7)를 이용하여 저항 값을 40Ω에서 79Ω까지 1Ω간격으로 조절할 수 있다.
이와 같이 본 발명의 실시예에 따른 전압 레귤레이터의 저항부(10)는, 종래에는 1Ω단위의 저항 값 제어를 위해 저항 및 트랜지스터를 1Ω 단위 별로 각각 필요로 했던 것과는 달리, 비교적 큰 저항과 이를 나눈 작은 저항을 이용하여 저항 값을 조절함으로써 적은 개수의 구성 요소를 이용하여 동일한 전압 분배 효과를 낼 수 있다.
도 4는 본 발명의 일 실시예에 따른 저항부(100)를 나타낸 회로이다.
상기 저항부(100)는 제 1 저항부(110) 및 제 2 저항부(120)를 포함한다.
상기 제 1 저항부(110)는 제 1 저항으로 복수개의 서브 저항(R1_1~2)을 포함한다. 본 실시예에서는 상기 제 1 노드(ND1)와 상기 접지 전압(VSS) 사이에 제 1 서브 저항(R1_1) 및 제 2 서브 저항(R1_2)을 포함한다. 분배 신호(DV)에 따라 제 1 서브 저항(R1_1)의 연결을 컨트롤할 수 있다.
상기 제 2 저항부(120)는 복수개의 제 2 저항을 포함하고, 연결되는 상기 제 2 저항의 개수를 컨트롤함으로써 저항의 크기를 가변시킬 수 있다.
상기 제 2 저항부(120)의 구체적인 실시예로는, 상기 출력 전압(VOUT)과 상기 제 1 노드(ND1) 사이에 종래 기술과 같이 동일한 저항 값을 갖는 복수의 제 2 저항(R2)을 포함할 수도 있고, 앞서 설명한 실시예와 같이 복수개의 단위 저항(R2A) 및 복수개의 스텝 저항(R2B)를 포함할 수도 있다. 단위 저항(R2A)과 스텝 저항(R2B)를 이용하는 실시예의 경우, 단위 저항 선택 신호(S[1:4])에 응답하여 연결되는 단위 저항(R2A)의 개수를 조절하고, 스텝 저항 선택 신호(STEP[1:7])에 응답하여 연결되는 스텝 저항(R2B)의 개수를 조절한다.
앞서 설명한 실시예에서는 저항비(R2/R1)를 조절하기 위해 제 2 저항(R2)의 크기만을 가변시켰으나, 본 실시예에서는 제 1 저항(R1)의 크기도 가변 시킬 수 있게 함으로써, 비교적 적은 구성요소를 이용하여 출력 전압(VOUT)의 레벨을 효과적으로 변화시킬 수 있다.
구체적으로 상기 제 1 저항부(110)는 제 1 노드(ND1)과 접지 전압(VSS)사이에 연결되는 제 1 서브 전압(R1_1) 및 제 2 서브 전압(R1_2)과, 분배 신호(DV)에 응답하여 상기 제 1 서브 전압(R1_1)의 연결을 제어하는 분배 트랜지스터(N11)를 포함한다.
만약 제 1 서브 전압(R1_1)과 제 2 서브 전압(R2_1)의 크기를 동일하게 설정하는 경우, 상기 제 1 저항부(110)는 비활성화된 분배 신호(DV)를 수신하는 때에는 R1의 저항 값을 갖고, 활성화된 분배 신호(DV)를 수신하는 때에는 (R1)/2의 저항 값을 갖는다. 따라서, 제 2 저항부(120)의 저항 값이 40Ω과 79Ω 사이에서 가변되는 경우, 상기 분배 신호(DV)를 활성화시킴으로써 저항비(R2/R1)를 기존 값의 두 배로 변화시킬 수 있다. 결국 제 1 저항(R1)의 값을 반으로 나누는 것만으로, 출력 전압 값을 (1+2*(R2/R1))*VREF에 해당하는 레벨로 상승시킬 수 있다. 본 발명의 실시예에서는 제 1 저항(R1)을 2개의 서브 전압으로 나누는 것만 설명하였으나 이에 국한되는 것은 아니고 다양한 개수의 서브 전압으로 나눌 수 있다.
다만, 앞서 설명한 실시예는 상기 제 1 저항(R1)이 10Ω인 경우 0.1*VREF 단위로 출력 전압(VREF)의 타겟 레벨을 조절할 수 있었던 것과는 달리, 0.2*VREF단위로 밖에 조절할 수 없다는 단점이 있다. 즉, 제 1 저항(R1)의 값을 줄여 출력 전압(VOUT)을 효과적으로 상승시킬 수 있는 것과는 반대로, 출력 전압(VOUT)을 세밀하게 조정할 수 있는 능력이 떨어지게 된다.
도 5는 본 발명의 일 실시예에 따른 저항부(100)를 나타낸 회로이다.
상기 도 5에 따른 저항부(100)는 제 1 저항부(110) 및 제 2 저항부(120)를 포함한다.
상기 제 1 저항부(110)는 도 4에서 설명한 바와 같이 상기 제 1 노드(ND1)와 상기 접지 전압(VSS) 사이에 제 1 서브 저항(R1_1) 및 제 2 서브 저항(R1_2)을 포함한다. 분배 신호(DV)에 따라 제 1 서브 저항(R1_1)의 연결을 컨트롤하여 출력 전압(VOUT)의 타겟 레벨을 효과적으로 변경시킬 수 있다.
상기 제 2 저항부(120)는 출력 전압(VOUT)과 제 1 노드(ND1)사이에 연결되는 단위 분배부(121) 및 스텝 분배부(122)를 포함한다.
상기 단위 분배부(121)는 단위 선택 신호(S[1:4])에 응답하여 비교적 큰 레벨 단위로 저항 값을 가변시키고, 상기 분배 신호(DV)에 응답하여 상기 가변되는 저항 레벨을 반으로 감소시킨다.
상기 스텝 분배부(122)는 스텝 선택 신호(STEP[1:7])에 응답하여 비교적 작은 레벨 단위로 저항 값을 가변시키고, 상기 분배 신호(DV)에 응답하여 상기 가변되는 저항 레벨을 반으로 감소시킨다.
앞서 설명한 실시예에 따르면, 제 1 저항(R1)의 크기를 조절하여 출력 전압(VOUT)의 레벨을 효과적으로 상승시킬 수는 있지만, 출력 전압(VOUT)을 기존과 같이 보다 세밀하게 조절할 수는 없었다. 반면, 본 발명의 실시예에 따르면, 예컨대 분배 신호(DV)가 활성화되어 제 1 저항(R1)의 크기가 반으로 감소한 경우, 단위 분배부(121)와 스텝 분배부(122) 모두 가변되는 저항 레벨을 반으로 감소시킴으로써, 분배 신호(DV)가 비활성화된 때와 같은 단위로 출력 전압(VOUT)을 조절할 수 있다.
도 6은 상기 도 5의 제 2 저항부(120)의 구체적인 실시예를 나타낸 회로도이다.
상기 제 2 저항부(120)는 상기 출력 전압(VOUT)과 제 2 노드(ND2)사이에 연결되는 단위 분배부(121) 및 상기 제 2 노드(ND2)와 상기 제 1 노드(ND1) 사이에 연결되는 스텝 분배부(122)를 포함한다.
상기 단위 분배부(121)는 직렬로 연결되는 기준 저항(R2A_0), 복수의 단위 저항(R2A_1~4)및 단위 저항 선택 신호(S1~4)에 응답하여 상기 복수의 단위 저항(R2A_1~4)의 연결을 제어하는 복수의 단위 선택 트랜지스터(NA11~14)를 포함한다. 또한, 분배 신호(DV)에 응답하여 상기 각각의 단위 저항(R2A_1~4)의 크기를 반으로 나누어 연결하는 복수개의 분배 트랜지스터(ND21~24)를 포함한다.
상가 단위 분배부(121)는 비활성화된 분배 신호(DV)를 수신하는 경우, 상기 단위 저항 선택 신호(S1~4)에 대응하는 단위 저항(R2A_1~4)의 연결을 제어한다.
반면, 활성화된 분배 신호(DV)를 수신하는 경우에는, 상기 단위 저항(R2A_1~4)의 크기를 반으로 나누어 분배 단위 저항(R2A_11~ R2A_41)을 만들고, 상기 단위 저항 선택 신호(S1~4)에 대응하는 분배 단위 저항(R2A_11~ R2A_41)의 연결을 제어한다.
상기 스텝 분배부(122)는 직렬로 연결되는 복수의 스텝 저항(R2B_1~7) 및 스텝 저항 선택 신호(STEP1~7)에 응답하여 상기 복수의 스텝 저항(R2B1~7)의 연결을 제어하는 복수의 스텝 선택 트랜지스터(NB11~17)를 포함한다. 또한, 분배 신호(DV)에 응답하여 상기 각각의 스텝 저항(R2B1~7)의 크기를 반으로 나누어 연결하는 복수개의 분배 트랜지스터(ND11~17)를 포함한다.
상기 스텝 분배부(122)는 비활성화된 분배 신호(DV)를 수신하는 경우, 상기 스텝 저항 선택 신호(STEP1~7)에 대응하는 스텝 저항(R2B_1~7)의 연결을 제어한다.
반면, 활성화된 분배 신호(DV)를 수신하는 경우에는, 상기 스텝 저항(R2B_1~7)의 크기를 반으로 나누어 분배 스텝 저항(R2B_11~71)을 만들고, 상기 스텝 저항 선택 신호(STEP1~7)에 대응하는 분배 스텝 저항(R2B_11~71)의 연결을 제어한다.
예컨대, 기준 저항(R2A_0)은 40Ω으로 설정하고, 각각의 단위 저항(R2A_1~4)은 8Ω으로 설정하며, 각각의 스텝 저항(R2B_1~7)은 1Ω으로 설정할 수 있다. 분배 신호(DV)가 활성화된 경우 분배 단위 저항(R2A_11~ R2A_41)은 4Ω으로 설정되고, 분배 스텝 저항(R2B_11~71)은 0.5Ω으로 설정된다.
이때 제 1 저항(R1)을 10Ω으로 설정했다고 보자. 만약 비활성화된 분배 신호(DV)가 입력되는 경우에는 제 1 저항부(110)는 10Ω의 저항 값을 갖고, 제 2 저항부(120)는 40Ω에서 79Ω까지 1Ω간격으로 가변될 수 있다. 즉, 출력 전압(VOUT)은 5*VREF에서 8.9*VREF까지 0.1*VREF 단위로 가변될 수 있다.
반면 활성화된 분배 신호(DV)가 입력되는 경우에는 제 1 저항부(110)는 5Ω의 저항 값을 갖고, 제 2 저항부(120)는 40Ω에서 59.5Ω까지 0.5Ω간격으로 가변될 수 있다. 즉, 출력 전압(VOUT)은 9*VREF에서 11.9*VREF까지 0.1*VREF 단위로 가변될 수 있다.
즉, 본 발명의 실시예에 따르면, 분배 신호(DV)를 이용하여 제 1 저항부(110)의 저항 레벨 및 제 2 저항부(120)의 가변 저항 레벨을 반으로 감소시킴으로써 출력 전압(VOUT)의 레벨을 효과적으로 상승시킴과 동시에, 출력 전압(VOUT)의 레벨을 세밀하게 조정할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1, 10, 100 : 저항부 110 : 제 1 저항부
120 : 제 2 저항부 121 : 단위 분배부
122 : 스텝 분배부

Claims (11)

  1. 기준 전압 레벨과 제 1 노드의 전압 레벨을 비교하여 출력단에서 출력 전압을 생성하는 전압 생성부;
    상기 제 1 노드와 접지 전압 사이에 제 1 서브 저항 및 제 2 서브 저항을 포함하고, 상기 제 1 서브 저항 및 상기 제 2 서브 저항의 연결을 컨트롤하여 저항의 크기를 가변시키는 제 1 저항부; 및
    상기 출력단과 상기 제 1 노드 사이에 기준 저항, 복수의 단위 저항 및 상기 단위 저항의 크기를 나눈 복수의 스텝 저항을 포함하고, 상기 단위 저항 및 상기 스텝 저항의 연결을 컨트롤하여 저항의 크기를 가변시키는 제 2 저항부를 포함하는 전압 레귤레이터.
  2. 제 1 항에 있어서,
    상기 제 2 저항부는,
    단위 저항 선택 신호에 따라 상기 복수의 단위 저항의 연결을 컨트롤하고, 스텝 저항 선택 신호에 따라 상기 복수의 스텝 저항의 연결을 컨트롤하는 전압 레귤레이터.
  3. 제 1 항에 있어서,
    상기 제 1 저항부는,
    분배 신호에 따라 상기 제 1 서브 저항의 연결을 컨트롤하는 전압 레귤레이터.
  4. 기준 전압 레벨과 제 1 노드의 전압 레벨을 비교하여 출력단에서 출력 전압을 생성하는 전압 생성부;
    상기 제 1 노드와 접지 전압 사이에 제 1 서브 저항 및 제 2 서브 저항을 포함하고, 분배 신호에 따라 상기 제 1 서브 저항의 연결을 컨트롤하는 제 1 저항부; 및
    상기 출력단과 상기 제 1 노드 사이에 기준 저항 및 복수의 제 2 저항을 포함하고, 상기 복수의 제 2 저항의 연결을 컨트롤하여 저항의 크기를 가변시키며, 분배 신호에 따라 각각의 상기 제 2 저항의 크기를 반으로 감소시키는 제 2 저항부; 를 포함하는 전압 레귤레이터.
  5. 제 4 항에 있어서,
    상기 복수의 제 2 저항은,
    복수의 단위 저항 및 상기 단위 저항의 크기를 나눈 복수의 스텝 저항을 포함하는 전압 레귤레이터.
  6. 제 5 항에 있어서,
    상기 제 2 저항부는,
    단위 저항 선택 신호에 따라 상기 복수의 단위 저항의 연결을 컨트롤하는 단위 분배부; 및
    스텝 저항 선택 신호에 따라 상기 복수의 스텝 저항의 연결을 컨트롤하는 스텝 분배부를 포함하는 전압 레귤레이터.
  7. 제 6 항에 있어서,
    상기 단위 분배부는,
    상기 분배 신호에 따라 각각의 상기 단위 저항의 크기를 반으로 감소시키는 전압 레귤레이터.
  8. 제 7 항에 있어서,
    상기 스텝 분배부는,
    상기 분배 신호에 따라 각각의 상기 스텝 저항의 크기를 반으로 감소시키는 전압 레귤레이터.
  9. 기준 전압 레벨과 제 1 노드의 전압 레벨을 비교하여 출력단에서 출력 전압을 생성하는 전압 생성부;
    상기 제 1 노드와 접지 전압 사이에 제 1 서브 저항 및 제 2 서브 저항을 직렬로 연결하고, 분배 신호를 게이트 단자로 수신하고 상기 제 1 서브 저항의 양단에 연결되는 제 1 트랜지스터를 포함하는 제 1 저항부; 및
    상기 출력단과 제 2 노드 사이에 기준 저항, 적어도 하나 이상의 단위 저항을 직렬로 연결하고 상기 제 2 노드와 상기 제 1 노드 사이에 복수의 스텝 저항을 직렬로 연결하며, 단위 저항 선택 신호를 게이트 단자로 수신하고 상기 각각의 단위 저항의 한 끝단과 제 2 노드에 연결되는 적어도 하나 이상의 제 2 트랜지스터 및 스텝 저항 선택 신호를 게이트 단자로 수신하고 상기 각각의 스텝 저항의 한 끝단과 상기 제 1 노드에 연결되는 복수의 제 3 트랜지스터를 포함하는 제 2 저항부를 포함하고,
    상기 스텝 저항은 상기 단위 저항의 크기를 복수로 나눈 값을 갖는 전압 레귤레이터.
  10. 제 9 항에 있어서,
    상기 각각의 단위 저항은 제 1 분배 단위 저항 및 제 2 분배 단위 저항으로 나뉘고,
    상기 제 2 저항부는,
    상기 분배 신호를 게이트 단자로 수신하고 상기 제 1 분배 단위 저항 양단에 연결되는 적어도 하나 이상의 제 4 트랜지스터를 더 포함하는 전압 레귤레이터.
  11. 제 10 항에 있어서,
    상기 각각의 스텝 저항은 제 1 분배 스텝 저항 및 제 2 분배 스텝 저항으로 나뉘고,
    상기 제 2 저항부는,
    상기 분배 신호를 게이트 단자로 수신하고 상기 제 1 분배 스텝 저항 양단에 연결되는 복수의 제 5 트랜지스터를 더 포함하는 전압 레귤레이터.
KR1020110127910A 2011-12-01 2011-12-01 전압 레귤레이터 KR20130061544A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110127910A KR20130061544A (ko) 2011-12-01 2011-12-01 전압 레귤레이터
US13/600,514 US8803502B2 (en) 2011-12-01 2012-08-31 Voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127910A KR20130061544A (ko) 2011-12-01 2011-12-01 전압 레귤레이터

Publications (1)

Publication Number Publication Date
KR20130061544A true KR20130061544A (ko) 2013-06-11

Family

ID=48523509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127910A KR20130061544A (ko) 2011-12-01 2011-12-01 전압 레귤레이터

Country Status (2)

Country Link
US (1) US8803502B2 (ko)
KR (1) KR20130061544A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387235B1 (ko) * 2012-03-20 2014-04-21 삼성전기주식회사 정전압 생성회로 및 정전압 생성 방법
CN113409838B (zh) * 2021-06-28 2023-07-04 芯天下技术股份有限公司 用于芯片的电压切换方法、装置、电子设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019585B1 (en) * 2003-03-25 2006-03-28 Cypress Semiconductor Corporation Method and circuit for adjusting a reference voltage signal
JP4498400B2 (ja) * 2007-09-14 2010-07-07 Ｏｋｉセミコンダクタ株式会社 トリミング回路
US7619402B1 (en) * 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
CN102467144B (zh) * 2010-11-05 2014-03-12 成都芯源系统有限公司 电压调节器的输出电压修调装置及修调方法
KR101260801B1 (ko) 2011-01-13 2013-05-06 에스케이하이닉스 주식회사 전압 레귤레이터 및 전압 레귤레이팅 방법

Also Published As

Publication number Publication date
US8803502B2 (en) 2014-08-12
US20130141066A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
US9921593B2 (en) Wideband low dropout voltage regulator with power supply rejection boost
CN110716602B (zh) 用于电压调节器的极点-零点跟踪补偿网络
CN108700906B (zh) 具有改进的电源抑制的低压差电压调节器
US9461539B2 (en) Self-calibrated voltage regulator
US9874887B2 (en) Voltage regulator with adjustable feedback
US20080136396A1 (en) Voltage Regulator
US9298200B2 (en) Constant voltage circuit with drooping and foldback overcurrent protection
KR101260801B1 (ko) 전압 레귤레이터 및 전압 레귤레이팅 방법
US20140062442A1 (en) Fully integrated voltage regulator using open loop digital control for optimum power stepping and slew rate
JP2013127768A (ja) 基準信号を供給するための回路および方法
TWI411903B (zh) 低壓差穩壓器
US20130082672A1 (en) Capacitor-free low drop-out regulator
KR101143470B1 (ko) 전압 정류 회로
KR101086877B1 (ko) 반도체 장치
KR20130036554A (ko) 레귤레이터 및 고전압 발생기
US7265607B1 (en) Voltage regulator
US10152071B2 (en) Charge injection for ultra-fast voltage control in voltage regulators
KR101514459B1 (ko) 볼티지 레귤레이터
CN107171650B (zh) 可变增益放大电路
KR20170044342A (ko) 전압 레귤레이터 및 그의 동작 방법
KR20130061544A (ko) 전압 레귤레이터
US20020070722A1 (en) Apparatus for generating constant reference voltage signal regardless of temperature change
KR20210001215A (ko) 전압 트리밍 회로 및 이를 포함하는 전압 생성 회로
US10840894B1 (en) Linear delay generation circuitry and method
CN101282076B (zh) 多模块电流共享方案

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid