KR20050040515A - 집적회로용 기준전압 발생회로 - Google Patents

집적회로용 기준전압 발생회로 Download PDF

Info

Publication number
KR20050040515A
KR20050040515A KR1020030075749A KR20030075749A KR20050040515A KR 20050040515 A KR20050040515 A KR 20050040515A KR 1020030075749 A KR1020030075749 A KR 1020030075749A KR 20030075749 A KR20030075749 A KR 20030075749A KR 20050040515 A KR20050040515 A KR 20050040515A
Authority
KR
South Korea
Prior art keywords
mos transistor
reference voltage
conductive
gate terminal
power supply
Prior art date
Application number
KR1020030075749A
Other languages
English (en)
Other versions
KR100549947B1 (ko
Inventor
민영선
김남종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030075749A priority Critical patent/KR100549947B1/ko
Priority to US10/964,016 priority patent/US7135913B2/en
Publication of KR20050040515A publication Critical patent/KR20050040515A/ko
Application granted granted Critical
Publication of KR100549947B1 publication Critical patent/KR100549947B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

고속 응답특성 및 동작 안정성을 개선한 집적회로용 기준전압 발생회로가 개시되어 있다. 구동전원전압이 간헐적으로 인가되는 전원전압 공급노드를 갖는 집적회로용 기준전압 발생회로는, 상기 전원전압 공급노드에 소오스 단자가 연결되고 게이트 단자가 기준전압 출력노드로서의 드레인 단자에 연결된 제1 도전형 제1 모오스 트랜지스터와, 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자에 게이트 단자가 연결되고 소오스 단자가 상기 전원전압 공급노드에 연결된 제1 도전형 제2 모오스 트랜지스터를 포함하는 제1 전류미러부와; 상기 기준전압 출력노드에 드레인 단자가 연결되고 소오스 단자가 제1 저항 및 제1 다이오드가 직렬로 접속된 제1 전류경로에 연결된 제2 도전형 제3 모오스 트랜지스터와, 상기 제2 도전형 제3 모오스 트랜지스터의 게이트 단자에 게이트 단자와 드레인 단자가 공통 연결되고 소오스 단자가 제2 다이오드가 직렬로 접속된 제2 전류경로에 연결된 제2 도전형 제4 모오스 트랜지스터를 포함하는 제2 전류미러부와; 상기 제1 전류미러내의 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자와 상기 제2 전류미러내의 상기 제2 도전형 제4 모오스 트랜지스터의 게이트 단자간에 접속된 전하 이동부를 구비한다.

Description

집적회로용 기준전압 발생회로{Reference voltage generating circuit for integrated circuit chip}
본 발명은 집적회로용 기준전압 발생회로에 관한 것으로, 특히 온칩 온도센서를 위한 집적회로용 기준전압 발생회로에 관한 것이다.
통상적으로, CPU들, 메모리들, 및 게이트 어레이들 등과 같이 집적회로 칩으로 구현되는 다양한 반도체 장치들(devices)은 휴대용 퍼스널 컴퓨터들, PDA, 서버들, 휴대용 전화기, 또는 워크스테이션들과 같은 다양한 전기적 제품(electrical products)내로 합체되어진다. 그러한 전기적 제품들이 전원절약을 위한 슬립 모드(sleep mode)에 있을 경우에 대부분의 회로 콤퍼넌트들은 턴 오프 상태로 된다. 그러나, 예컨대 휘발성 메모리에 속하는 디램(DRAM)등과 같은 반도체 메모리는 메모리 셀에 저장된 데이터를 계속적으로 보존하기 위해 자체적으로 메모리 셀의 데이터를 리프레쉬하는 동작을 수행하여야 한다. 그러한 셀프 리프레쉬 동작의 필요에 기인하여 디램에서는 셀프 리프레쉬 전력이 소모된다. 보다 저전력을 요구하는 바테리 오퍼레이티드 시스템(battery operated system)에서 전력 소모를 줄이는 것은 매우 중요하며 크리티컬(critical)한 이슈이다.
셀프 리프레쉬에 필요한 전력소모를 줄이는 시도중 하나는 리프레쉬 주기를 온도에 따라 변화시키는 것이다. 디램에서의 데이터 보유 타임은 온도가 낮아질수록 길어진다. 따라서, 온도 영역을 여러 영역들로 분할하여 두고 낮은 온도 영역에서는 리프레쉬 클럭의 주파수를 상대적으로 낮추어 주면 전력의 소모는 줄어들 것임에 틀림없다. 여기서, 디램의 내부온도를 알기 위해서는 저전력 소모를 갖는 내장형 온도 감지기가 필요하며, 온도 감지기에 기준전압을 제공하기 위한 기준전압 발생기가 또한 필요해진다. 그러한 기준전압 발생기에서는 전력소모를 줄이기 위해 온 및 오프 동작이 되풀이되므로, 고속 응답특성 및 동작 안정성이 매우 중요한 사항이다.
전형적으로, 밴드 갭 레퍼런스(band-gap reference)타입의 기준전압 발생기의 회로구성은 도 1에 도시되어 있다.
도 1을 참조하면, 기준전압 발생기(10)는, 피형 모오스 트랜지스터들(MP1,MP2)로 구성된 제1 전류미러부와, 엔형 모오스 트랜지스터들(MN1,MN2)로 구성된 제2 전류미러부와, 제1 전류경로에 서로 직렬로 접속된 제1 저항(R) 및 제1 다이오드(D2)와, 제2 전류경로에 연결된 제2 다이오드(D1)와, 상기 제1 전류미러부의 전원전압 공급노드에 구동전원전압을 인가하기 위한 구동 스위칭부(IN1,PD1)를 포함한다. 여기서, 상기 제1,2 전류경로의 브랜치(A)와 브랜치(B)에 각기 접속되는 접합다이오드들(D2,D1)은 서로 동일한 디멘젼(dememsion)을 가지며, 피형 모오스 트랜지스터들(MP1,MP2)의 사이즈 비율은 1:1이고, 엔형 모오스 트랜지스터들(MN1,MN2)의 사이즈 비율도 1:1:1로 설정된다. 여기서 사이즈는 채널 길이(L)와 게이트 폭(W)을 곱한 값을 가리킨다.
상기 도 1에 도시된 기준전압 발생기의 동작은 이하에서 설명된다.
구동전원전압(VDD)은 상기 구동 스위칭부를 구성하는 피형 모오스 트랜지스터(PD1)가 턴온 상태로 되어 있는 경우에만 상기 제1 전류미러부의 피형 모오스 트랜지스터들(MP1,MP2)의 소오스에 인가된다.
상기 제1 전류미러부에 구동전원전압이 인가되면, 상기 피형 모오스 트랜지스터들(MP1,MP2)과 엔형 모오스 트랜지스터들(MN1,MN2)의 전류 미러동작에 의해, IO:Ir=1:1의 전류가 흐르고, 브랜치(A)와 브랜치(B)에 나타나는 전압은 서로 동일한 레벨로 된다.
통상적인 접합 다이오드에서 턴온 구간에서의 전류 식은 I=Is{e(VD/VT)-1} ≒Is*e(VD/VT)로 된다. 여기서, Is 는 역방향 포화 전류이고, VD 는 다이오드 전압이고, VT는 kT/q로서 써멀 전압(thermal voltage)을 가리킨다.
브랜치(A)와 브랜치(B)에 나타나는 전압은 서로 동일하므로, VA = VB = VD1 = VD2 + Ir*R 이 되고, IO = Is*e(VD1/VT)⇒ VD1 = VT*ln(IO/Is)로 된다.
또한, Ir = Is*e(VD2/VT)⇒ VD2 = VT*ln(Ir/Is) = VT*ln(M*IO/Is)이므로, VT*ln(IO/Is) = VT*ln(M* IO/Is) + Ir*R 이된다.
따라서, Ir = VT*ln(M)/R 이 되므로, 브랜치(A)에는 온도에 비례하는 전류가 흐르게 된다. 한편, 브랜치(B)의 전압 VB = VD1 = VT*ln(IO/Is) 로 나타난다.
보통 VT에 비해 역방향 포화전류 Is는 온도 증가에 따라 훨씬 크게 증가하므로 다이오드 전압은 온도에 따라 감소하는 특성을 갖는다. 즉, VB가 온도 증가에 따라 감소하므로 IO는 온도에 따라 감소한다.
따라서, 상기 구동전원전압(VDD)이 인가되면 상기 기준전압 발생기의 기준전압 출력노드(a1)에는 온도 보상이 된 일정한 전압 레벨을 갖는 기준전압(OUT)이 출력된다.
그러나, 도 1과 같은 회로에서, 스위칭 제어신호(EN)가 빠른 시간 내에 하이 또는 로우 상태로 교번되면, 상기 피형 모오스 트랜지스터(PD1)는 턴온과 턴오프 상태를 반복하게 되므로, 상기 기준전압 발생기의 동작은 다음과 같은 문제를 가질 수 있다.
먼저, 상기 스위칭 제어신호(EN)가 하이 상태로 인가되면, 상기 피형 모오스 트랜지스터(PD1)의 턴온동작에 의해 상기 제1 전류미러부의 피형 모오스 트랜지스터들(MP1,MP2)이 턴온되기 시작한다. 이 때 회로의 특성상 기준전압 출력노드(a1)의 전압레벨은 노드(a2)의 전압레벨보다 먼저 상승되므로, 노드(a2)의 전압레벨이 충분한 레벨로 상승되기도 전에 상기 피형 모오스 트랜지스터들(MP1,MP2)이 턴오프 상태로 될 수 있다. 그러한 경우에 상기 노드(a2)의 전압은 필요로 하는 레벨까지 충분히 도달되지 못하므로, 엔형 모오스 트랜지스터들(MN1,MN2)로 구성된 제2 전류미러부의 전류 미러동작이 불안정해지거나, 심지어는 동작불능상태로 되어버린다.
이와 같이, 구동전원전압(VDD)의 공급 초반에 상기 피형 모오스 트랜지스터들(MP1,MP2)의 이른(early) 턴오프 동작은 제2 전류 미러부의 전류 미러동작을 불안정하게 한다. 따라서, 기준전압 출력노드(a1)의 전압레벨이 정상적인 전압레벨로 세트되는 타임이 길어, 회로의 고속 응답특성이 저하된다.
상기 스위칭 제어신호(EN)가 로우 상태로 인가되면, 상기 피형 모오스 트랜지스터(PD1)의 턴오프 동작에 의해 상기 제1 전류미러부의 피형 모오스 트랜지스터들(MP1,MP2) 및 제2 전류미러부의 엔형 모오스 트랜지스터들(MN1,MN2)도 턴오프 된다. 이 경우에, 상기 제1 저항(R)과 제1 다이오드(D2)에 의해, 노드(a3)의 전압레벨은 플로팅 상태로 될 수 있다. 상기 노드(a3)가 플로팅 상태로 되면, 상기 스위칭 제어신호(EN)가 다시 하이 상태로 인가될 때 상기 제1,2 전류미러부가 정상적인 동작을 하기까지의 시간이 오래 걸린다.
도 1과 같은 종래의 회로는 전원공급시 각각의 노드들에 대한 전압 레벨을 안정화시키는데 걸리는 시간이 길어 회로의 셋업 시간을 길게 한다. 그러므로 고속 응답특성이 저하되는 문제를 갖는다. 또한, 전원 오프시 특정한 노드들이 플로팅상태로 되는 경우에 그 다음의 전원 공급시 초반에 전압 레벨을 안정화시키는데 더욱 더 많은 시간이 걸리게 되는 문제가 있다.
따라서, 반복적으로 전원이 온/오프되는 곳에 사용되는 기준전압 발생회로의 경우에, 전원공급 시 각각의 노드들의 전압레벨이 필요로 하는 전압 레벨까지 가능한 한 빨리 도달될 있도록 하는 기술이 요구된다. 즉, 고속 응답특성을 가지면서도 동작 안정성이 보장된 기준전압 발생회로가 필요해진다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 집적회로용 기준전압 발생회로를 제공함에 있다.
본 발명의 다른 목적은 구동전원전압의 인가 시 고속 응답특성을 갖는 집적회로용 기준전압 발생회로를 제공함에 있다.
본 발명의 또 다른 목적은 구동전원전압의 스위칭 시 초기 전류미러 동작을 안정화시킬 수 있는 집적회로용 기준전압 발생회로를 제공함에 있다.
본 발명의 또 다른 목적은 고속 응답특성을 가지면서도 동작 안정성이 보장되는 집적회로용 기준전압 발생회로를 제공함에 있다.
본 발명의 또 다른 목적도 반도체 메모리 등과 같은 집적회로 칩에 탑재되는 온도 센서에 채용하기 적합한 기준전압 발생회로를 제공함에 있다.
상기한 본 발명의 목적들 가운데 일부의 목적들을 달성하기 위하여 본 발명의 구체화(embodiment)에 따라, 집적회로용 기준전압 발생회로는, 상기 전원전압 공급노드에 소오스 단자가 연결되고 게이트 단자가 기준전압 출력노드로서의 드레인 단자에 연결된 제1 도전형 제1 모오스 트랜지스터와, 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자에 게이트 단자가 연결되고 소오스 단자가 상기 전원전압 공급노드에 연결된 제1 도전형 제2 모오스 트랜지스터를 포함하는 제1 전류미러부와; 상기 기준전압 출력노드에 드레인 단자가 연결되고 소오스 단자가 제1 저항 및 제1 다이오드가 직렬로 접속된 제1 전류경로에 연결된 제2 도전형 제3 모오스 트랜지스터와, 상기 제2 도전형 제3 모오스 트랜지스터의 게이트 단자에 게이트 단자와 드레인 단자가 공통 연결되고 소오스 단자가 제2 다이오드가 직렬로 접속된 제2 전류경로에 연결된 제2 도전형 제4 모오스 트랜지스터를 포함하는 제2 전류미러부와; 상기 제1 전류미러내의 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자와 상기 제2 전류미러내의 상기 제2 도전형 제4 모오스 트랜지스터의 게이트 단자간에 접속된 전하 이동부를 구비함을 특징으로 한다.
바람직하기로, 집적회로용 기준전압 발생회로는, 상기 전원전압 공급노드에 상기 구동전원전압을 선택적으로 인가하는 구동 스위칭부를 더 구비할 수 있으며, 상기 제2 도전형 제3 모오스 트랜지스터의 소오스 단자를 접지전압에 연결하기 위한 전류 싱크부를 더 구비할 수 있다. 여기서, 상기 전류 싱크부는 스위칭 제어신호를 게이트 단자로 수신하고 드레인 단자가 상기 제1 전류경로에 연결되고 소오스 단자가 상기 접지전압에 연결된 제2 도전형 제6 모오스 트랜지스터로 구성될 수 있다.
상기한 바와 같은 본 발명의 집적회로용 기준전압 발생회로에 따르면, 구동전원전압의 스위칭 시 초기 전류미러 동작을 빠른 시간 내에 안정화시킬 수 있으므로, 고속응답 특성 및 동작 안정성이 개선된다.
이하에서는 본 발명에 따라, 집적회로용 기준전압 발생회로에 관한 바람직한 실시 예 및 응용의 예가 첨부된 도면들을 참조로 설명될 것이다. 비록 다른 도면에 각기 표시되어 있더라도 동일 또는 유사한 기능을 가지는 구성요소들은 동일 또는 유사한 참조부호로서 라벨링된다. 이하의 실시예에서 많은 특정 상세들이 도면을 따라 예를 들어 설명되고 있지만, 이는 본 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 돕기 위한 의도 이외에는 다른 의도 없이 설명되었음을 주목(note)하여야 한다.
도 2는 본 발명의 실시예에 따른 기준전압 발생회로도이다. 도면을 참조하면, 도 1의 구성에 더하여, 제1 전류미러내의 상기 제1 도전형 제1 모오스 트랜지스터(MP2)의 게이트 단자와 상기 제2 전류미러내의 상기 제2 도전형 제4 모오스 트랜지스터(MN1)의 게이트 단자간에 접속된 전하 이동부(100)와, 제2 스위칭 제어신호(ENB)에 응답하여 상기 제2 도전형 제3 모오스 트랜지스터(MN2)의 소오스 단자를 접지전압(VSS)에 연결하기 위한 전류 싱크부(200)를 포함하는 기준전압 발생회로가 보여진다. 미도시 되었지만, 상기 다이오드(D2,D1)과는 병렬로 스위칭 잡음 제거를 위해 접지와 연결되는 필터부가 채용될 수 있다.
상기 전하 이동부(100)는 다이오드 기능을 행하는 제2 도전형 제5 모오스 트랜지스터(MN3)로 구성될 수 있으며, 상기 전류 싱크부(200)는 상기 제2 스위칭 제어신호(ENB)를 게이트 단자로 수신하고 드레인 단자가 상기 제1 전류경로에 연결되고 소오스 단자가 상기 접지전압에 연결된 제2 도전형 제6 모오스 트랜지스터(MN4)로 구성될 수 있다.
도 3 및 도 4는 기준전압 발생회로내의 노드들에서 나타나는 신호 파형들을 비교적으로 보인 그래프들이다. 도 3은 상기 전하 이동부(100)가 설치된 경우와 설치되지 아니한 경우를 비교하여 보인 것으로, 가로축은 시간을 세로축은 전압을 나타내고 있다. 도 4는 상기 전류 싱크부(200)가 설치된 경우와 설치되지 아니한 경우를 비교하여 보인 것으로, 가로축은 시간을 세로축은 전압을 나타내고 있다.
이하에서는 도 3 및 도 4를 참조하여 도 2에 도시된 기준전압 발생회로의 동작이 구체적으로 설명될 것이다.
도 2에서, 스위칭 제어신호(EN)가 빠른 시간 내에 하이 또는 로우 상태로 교번되면, 상기 피형 모오스 트랜지스터(PD1)는 턴온과 턴오프 상태를 반복하게 되지만, 상기 기준전압 발생기의 동작은 종래의 문제들을 다음과 같이 해결한다.
먼저, 상기 스위칭 제어신호(EN)가 하이 상태로 인가되면, 상기 피형 모오스 트랜지스터(PD1)의 턴온동작에 의해 상기 제1 전류미러부의 피형 모오스 트랜지스터들(MP1,MP2)이 턴온되기 시작한다. 이 때 기준전압 출력노드(a1)의 전압레벨이 노드(a2)의 전압레벨보다 먼저 상승되어도, 노드(a2)의 전압레벨이 충분한 레벨로 상승되기전 까지는 피형 모오스 트랜지스터들(MP1,MP2)은 턴오프 상태로 쉽게 되어지지 않는다. 즉, 기준전압 출력노드(a1)의 전압레벨이 노드(a2)의 전압레벨보다 먼저 상승되더라도, 상기 다이오드 기능을 행하는 엔형 모오스 트랜지스터(MN3)의 턴온 동작에 의해 상기 제1 전류미러를 구성하는 피형 모오스 트랜지스터들(MP1,MP2)의 턴오프는 방지된다. 구체적으로, 상기 엔형 모오스 트랜지스터(MN3)는 게이트와 소오스간의 전압(Vgs)이 문턱전압(Vth) 이상으로 되는 경우에 턴온되어, 상기 기준전압 출력노드(a1)에 디벨롭되는 전하가 노드(a2)로 이동되도록 한다. 이에 따라 노드(a1)의 전압레벨은 순간적으로 하강되고 상기 노드(a2)의 전압레벨은 충분한 레벨로 상승되어 제2 전류미러부의 전류미러 동작이 재빨리 안정적으로 수행되어진다.
도 3을 참조하면, 그래프(Pa1)는 도 1의 노드(a1)에 나타나는 전압 커브를 나타내고 그래프(Ia1)은 도 2의 노드(a1)에 나타나는 전압 커브를 나타낸다. 상기 두 그래프(Pa1,Ia1)를 서로 비교하면, 그래프(Ia1)의 경우에 다이오드 기능을 하는 상기 엔형 모오스 트랜지스터(MN3)의 작용에 기인하여 제2 전류미러부의 동작이 신속히 수행되므로, 기준전압 출력(OUT)의 세팅시점(T1)이 종래기술의 시점(T2)보다 빠르게 됨을 알 수 있다. 또한, 그래프(Pa3)는 도 1의 노드(a3)에 나타나는 전압 커브를 나타내고 그래프(Ia3)는 도 2의 노드(a3)에 나타나는 전압 커브를 나타낸다. 상기 두 그래프(Pa3,Ia3)를 서로 비교할 경우에도, 그래프(Ia3)의 경우에 다이오드 기능을 하는 상기 엔형 모오스 트랜지스터(MN3)의 작용에 기인하여 제2 전류미러부의 동작이 신속히 수행되므로, 노드(a3)의 세팅시점(T3)이 종래기술의 시점(T4)보다 빠르게 됨을 알 수 있다. 결국, 고속 응답특성이 실현된다.
한편, 상기 스위칭 제어신호(EN)가 로우 상태로 인가되면, 상기 피형 모오스 트랜지스터(PD1)의 턴오프 동작에 의해 상기 제1 전류미러부의 피형 모오스 트랜지스터들(MP1,MP2) 및 제2 전류미러부의 엔형 모오스 트랜지스터들(MN1,MN2)도 턴오프 된다. 도 1의 경우에 상기 제1 저항(R)과 제1 다이오드(D2)에 의해, 노드(a3)의 전압레벨은 플로팅 상태로 되지만, 도 2의 경우에는 상기 전류 싱크부(200)로서의 엔형 모오스 트랜지스터(MN4)가 턴온되어 노드(a3)의 전압레벨이 접지전압의 레벨로 하강된다. 따라서, 도 2의 경우에는 상기 노드(a3)가 플로팅 상태로 되지 않고 접지전압의 레벨로 되기 때문에, 상기 스위칭 제어신호(EN)가 다시 하이 상태로 인가될 때 상기 제1,2 전류미러부가 정상적인 동작을 하는 시간이 빨라진다. 즉, 상기 전류 싱크(sink)부(200)는 전원 오프상태에서 전원 온상태로의 천이시 제2 전류미러부의 게이트-소오스간 전압(Vgs)을 크게 하는 역할을 하여 전류미러 동작이 빠르게 실행되도록 한다.
도 4를 참조하면, 그래프(Pa1)는 도 1의 노드(a1)에 나타나는 전압 커브를 나타내고 그래프(Ia1)은 도 2의 노드(a1)에 나타나는 전압 커브를 나타낸다. 상기 두 그래프(Pa1,Ia1)를 서로 비교하면, 그래프(Ia1)의 경우에 전류 싱크부의 역할을 하는 상기 엔형 모오스 트랜지스터(MN4)의 전하방전 작용에 기인하여 전원 재인가시의 전류미러 동작이 신속히 수행되므로, 기준전압 출력(OUT)의 세팅시점(T10)이 종래기술의 시점(T20)보다 빠르게 됨을 알 수 있다. 또한, 그래프(Pa3)는 도 1의 노드(a3)에 나타나는 전압 커브를 나타내고 그래프(Ia3)는 도 2의 노드(a3)에 나타나는 전압 커브를 나타낸다. 상기 두 그래프(Pa3,Ia3)를 서로 비교할 경우에도, 그래프(Ia3)의 경우에 상기 엔형 모오스 트랜지스터(MN4)의 플로팅 방지 동작에 기인하여 전원의 재인가시 제2 전류미러부의 동작이 신속히 수행되므로, 노드(a3)의 세팅시점(T30)이 종래기술의 시점(T40)보다 수십 나노초 이상으로 빠르게 됨을 알 수 있다. 결국, 전원의 재인가 시 고속 응답특성이 실현된다.
상기한 바와 같이, 도 2의 회로에서는 초반 전원 공급시 전류미러가 안정적으로 신속히 동작되고, 전원의 미공급시에 플로팅 노드를 접지레벨로 만드는 것에 의해 다음의 전원 인가시 전류 미러의 동작이 빠르게 된다.
도 5는 도 2의 회로를 온칩용 반도체 온도센서에 적용한 온도센서 회로의 예이다. 도면을 참조하면, 밴드 갭 레퍼런스(band-gap reference)회로를 채용한 종래의 온도 센서는, 도 2와 같이 개선된 기준 전압 발생회로(11)와, 온도센싱부(20)로 구성된다.
상기 온도센싱부(20)는 피형 및 엔형 모오스 트랜지스터들(MP10,MN10)와, 온도의 증가에 따라 전류가 감소하는 감소 저항 브랜치(C)에 연결된 저항들(R1,RU3,RU2,RU1,RD3,RD2,RD1)과, 엔형 모오스 트랜지스터들(T3,T2,T1,TD3,TD2,TD1)과, 기준온도 전압(Ref)와 감지온도 전압(OT1)를 서로 비교한 결과를 비교출력신호(Tout)로서 출력하는 비교기(22)를 포함한다.
상기 기준 전압 발생회로(11)내의 브랜치(A)와 브랜치(B)에 각기 접속되는 접합다이오드들(D2,D1)은 서로 동일한 사이즈를 가지며, 상기 온도센서 회로를 구성하는 피형 모오스 트랜지스터들(MP1,MP2,MP10)의 사이즈 비율은 1:1:1이고, 엔형 모오스 트랜지스터들(MN1,MN2,MN10)의 사이즈 비율도 1:1:1로 설정된다. 여기서 사이즈는 채널 길이(L)와 게이트 폭(W)의 곱을 가리킨다.
상기 도 5에 도시된 온도센서 회로의 동작은 이하에서 설명된다. 상기 기준전압 발생회로(11)내의 피형 모오스 트랜지스터들(MP1,MP2)과 엔형 모오스 트랜지스터들(MN1,MN2)의 전류 미러동작에 의해, IO:Ir=1:1의 전류가 흐르고, 브랜치(A)와 브랜치(B)에 나타나는 전압은 서로 동일한 레벨로 된다.
브랜치(A)에 흐르는 전류 Ir = VT*ln(M)/R 이 되므로, 브랜치(A)에는 온도의 증가에 비례하는 전류가 흐르게 된다. 또한, I1과 IO에 비슷한 영역의 전류가 흐르도록 하면 브랜치(C)의 전압 VC는 VB의 값과 거의 같게 되고, VB = VD1 = VT*ln(IO/Is) 로 나타난다. 보통 VT에 비해 역방향 포화전류 Is는 온도 증가에 따라 훨씬 크게 증가하므로 다이오드 전압은 온도에 따라 감소하는 특성을 갖는다. 즉, VC가 온도 증가에 따라 감소하므로 I1은 온도에 따라 감소한다.
그러므로, 상기 감소 저항 브랜치(C)의 저항값을 튜닝하면 도 6에서 보여지는 바와 같은 특정온도에서 Ir와 I1의 값이 크로스(cross)되게 할 수 있다. 결국, 상기 도 5의 온도 센서회로는 특정온도(T1)에서 트립 포인트(trip point)를 갖도록 설계된 온도감지기로서 기능한다.
도 6는 도 5의 온도 센서회로의 동작에 따라 저항 브랜치 들에 나타나는 온도 대 전류변화를 보인 그래프로서, 가로축은 온도를 세로축은 전류를 나타낸다. 도 6에서 특정온도(T1)가 예를 들어 45℃라고 할 경우에 상기 비교기(22)로부터 출력되는 출력신호(Tout)는 도 7에서 보여지는 바와 같이 파형(OUT)로서 나타난다. 도 7은 도 5의 온도 센싱동작에 따른 비교기(22)의 출력파형을 보인 것으로서, 가로축은 온도를 세로축은 전압을 나타낸다.
도 5에서 보여지는 바와 같은 내장형 온도 센서를 반도체 메모리 장치 예컨대 디램에 적용하는 경우에, 온도 감지기에 대한 온도 튜닝작업이 수행되어진다. 왜냐하면, 온도 센서를 구성하는 소자들은 제조공정변화에 민감한 특성을 가지고 있어, 트립 포인트가 변화될 수 있기 때문이다.
도 5에서, 엔형 모오스 트랜지스터들(T3,T2,T1,TD3,TD2,TD1)중 트랜지스터들(T3,T2,T1)은 제어신호들(PU3,PU2,PU1)에 의해 제어되며 노말리(normally)턴오프 상태에 있다. 상기 트랜지스터들(T3,T2,T1)이 턴온될 경우에 각기 대응되는 저항은 동작적으로 단락되므로 브랜치(C)의 합성 저항값이 감소된다. 이에 따라 브랜치(C)에 흐르는 전류는 증가하여 도 6의 그래프들(I1a,I2a)과 같이 되고, 온도 센서회로의 출력은 도 7에서와 같이 출력(OU1a,OU2a)와 같이 된다. 결국, 온도 센서의 온도 트립 포인트는 상승된다.
한편, 엔형 모오스 트랜지스터들(T3,T2,T1,TD3,TD2,TD1)중 트랜지스터들(TD3,TD2,TD1)은 제어신호들(PD3,PD2,PD1)에 의해 제어되며 노말리(normally)턴온 상태로 있다. 상기 트랜지스터들(TD3,TD2,TD1)이 턴 오프될 경우에 각기 대응되는 저항은 동작적으로 단락해제되어 브랜치(C)의 합성 저항값을 증가시킨다. 이에 따라 브랜치(C)에 흐르는 전류는 감소되어 도 6의 그래프들(I1b,I2b)과 같이 되고, 온도 센서회로의 출력은 도 7에서와 같이 출력(OU1b,OU2b)와 같이 된다. 결국, 온도 센서의 온도 트립 포인트는 하강된다.
상기한 바와 같이, 제어신호들(PU3,PU2,PU1,PD3,PD2,PD1)의 논리 상태를 적절히 제어함에 의해 원하는 센싱온도를 갖는 온도 센서를 제공한다.
상기한 온도 센서회로는 전원절약을 위해, 상기 스위칭 제어신호(EN)에 의해 온/오프 동작이 빈번하게 제어된다. 그러한 경우에, 상기 기준전압 발생회로(11)는 고속 응답특성 및 동작 안정성이 개선되어진 회로이므로, 고속 동작 및 신뢰성 있는 온도 센싱이 구현된다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 도 2의 회로내의 트랜지스터 타입이나 개수를 본 발명의 기술적 사상을 벗어남이 없이 다양한 형태로 변경할 수 있음은 물론이다. 그리고 기준전압 발생회로의 적용처는 온도 센서에 한정됨이 없이 기준전압을 필요로 하는 타 반도체 회로에 채용될 수 있다.
상술한 바와 같은 집적회로용 기준전압 발생회로에 따르면, 구동전원전압의 스위칭 시 초기 전류미러 동작을 빠른 시간 내에 안정화시킬 수 있으므로, 고속응답 특성 및 동작 안정성이 개선되는 효과가 있다. 따라서, 상기 기준전압 발생회로는 반도체 메모리에 내장된 온도센서에 기준전압을 제공하기 위한 회로로서 적합하게 채용될 수 있는 장점을 갖는다.
도 1은 통상적인 밴드-갭 레퍼런스 타입 기준전압 발생회로도
도 2는 본 발명의 실시예에 따른 기준전압 발생회로도
도 3 및 도 4는 기준전압 발생회로내의 노드들에서 나타나는 신호 파형들을 비교적으로 보인 그래프들
도 5는 도 2의 회로를 온칩용 반도체 온도센서에 적용한 온도센서 회로도
도 6 및 도 7은 도 5에 관련된 그래프들

Claims (14)

  1. 구동전원전압이 간헐적으로 인가되는 전원전압 공급노드를 갖는 집적회로용 기준전압 발생회로에 있어서:
    상기 전원전압 공급노드에 소오스 단자가 연결되고 게이트 단자가 기준전압 출력노드로서의 드레인 단자에 연결된 제1 도전형 제1 모오스 트랜지스터와, 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자에 게이트 단자가 연결되고 소오스 단자가 상기 전원전압 공급노드에 연결된 제1 도전형 제2 모오스 트랜지스터를 포함하는 제1 전류미러부와;
    상기 기준전압 출력노드에 드레인 단자가 연결되고 소오스 단자가 제1 저항 및 제1 다이오드가 직렬로 접속된 제1 전류경로에 연결된 제2 도전형 제3 모오스 트랜지스터와, 상기 제2 도전형 제3 모오스 트랜지스터의 게이트 단자에 게이트 단자와 드레인 단자가 공통 연결되고 소오스 단자가 제2 다이오드가 직렬로 접속된 제2 전류경로에 연결된 제2 도전형 제4 모오스 트랜지스터를 포함하는 제2 전류미러부와;
    상기 제1 전류미러내의 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자와 상기 제2 전류미러내의 상기 제2 도전형 제4 모오스 트랜지스터의 게이트 단자간에 접속된 전하 이동부를 구비함을 특징으로 하는 집적회로용 기준전압 발생회로.
  2. 제1항에 있어서, 상기 전하 이동부는 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자에 드레인 단자 및 게이트 단자가 연결되고 상기 제2 도전형 제4 모오스 트랜지스터의 게이트 단자에 소오스 단자가 연결된 제2 도전형 제5 모오스 트랜지스터임을 특징으로 하는 집적회로용 기준전압 발생회로.
  3. 제1항에 있어서, 상기 전하 이동부는 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자에 애노드가 연결되고 상기 제2 도전형 제4 모오스 트랜지스터의 게이트 단자에 캐소드가 연결된 제3 다이오드임을 특징으로 하는 집적회로용 기준전압 발생회로.
  4. 제1항에 있어서, 제1 스위칭 제어신호에 응답하여 상기 전원전압 공급노드에 상기 구동전원전압을 인가하는 구동 스위칭부를 더 구비함을 특징으로 하는 집적회로용 기준전압 발생회로.
  5. 제1항에 있어서, 제2 스위칭 제어신호에 응답하여 상기 제2 도전형 제3 모오스 트랜지스터의 소오스 단자를 접지전압에 연결하기 위한 전류 싱크부를 더 구비함을 특징으로 하는 집적회로용 기준전압 발생회로.
  6. 제5항에 있어서, 상기 전류 싱크부는 상기 제2 스위칭 제어신호를 게이트 단자로 수신하고 드레인 단자가 상기 제1 전류경로에 연결되고 소오스 단자가 상기 접지전압에 연결된 제2 도전형 제6 모오스 트랜지스터임을 특징으로 하는 집적회로용 기준전압 발생회로.
  7. 제6항에 있어서, 상기 제2 스위칭 제어신호는 상기 제1 스위칭 제어신호와 는 반대의 위상을 가짐을 특징으로 하는 집적회로용 기준전압 발생회로.
  8. 제1항에 있어서, 상기 집적회로용 기준전압 발생회로는 온칩용 온도센서의 기준전압을 생성하기 위한 밴드 갭 레퍼런스 타입 회로임을 특징으로 하는 집적회로용 기준전압 발생회로.
  9. 제1항에 있어서, 상기 제1 도전형 모오스 트랜지스터들이 피형 모오스 전계효과 트랜지스터들인 경우에 상기 제2 도전형 모오스 트랜지스터들은 엔형 모오스 전계효과 트랜지스터들임을 특징으로 하는 집적회로용 기준전압 발생회로.
  10. 구동전원전압이 주기적으로 인가되는 전원전압 공급노드를 갖는 기준전압 발생회로에 있어서:
    상기 전원전압 공급노드에 소오스 단자가 연결되고 게이트 단자가 기준전압 출력노드로서의 드레인 단자에 연결된 제1 도전형 제1 모오스 트랜지스터와, 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자에 게이트 단자가 연결되고 소오스 단자가 상기 전원전압 공급노드에 연결된 제1 도전형 제2 모오스 트랜지스터를 포함하는 제1 전류미러부와;
    상기 기준전압 출력노드에 드레인 단자가 연결되고 소오스 단자가 제1 저항 및 제1 다이오드가 직렬로 접속된 제1 전류경로에 연결된 제2 도전형 제3 모오스 트랜지스터와, 상기 제2 도전형 제3 모오스 트랜지스터의 게이트 단자에 게이트 단자와 드레인 단자가 공통 연결되고 소오스 단자가 제2 다이오드가 직렬로 접속된 제2 전류경로에 연결된 제2 도전형 제4 모오스 트랜지스터를 포함하는 제2 전류미러부와;
    상기 제1 전류미러내의 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자와 상기 제2 전류미러내의 상기 제2 도전형 제4 모오스 트랜지스터의 게이트 단자간에 접속된 전하 이동부와:
    제1 스위칭 제어신호에 응답하여 상기 전원전압 공급노드에 상기 구동전원전압을 인가하는 구동 스위칭부와;
    제2 스위칭 제어신호에 응답하여 상기 제2 도전형 제3 모오스 트랜지스터의 소오스 단자를 접지전압에 연결하기 위한 전류 싱크부를 구비함을 특징으로 하는 집적회로용 기준전압 발생회로.
  11. 제10항에 있어서, 상기 전하 이동부는 상기 제1 도전형 제1 모오스 트랜지스터의 게이트 단자에 드레인 단자 및 게이트 단자가 연결되고 상기 제2 도전형 제4 모오스 트랜지스터의 게이트 단자에 소오스 단자가 연결된 제2 도전형 제5 모오스 트랜지스터임을 특징으로 하는 집적회로용 기준전압 발생회로.
  12. 제11항에 있어서, 상기 구동 스위칭부는 상기 제1 스위칭 제어신호의 위상을 반전하기 위한 인버터와;
    상기 인버터의 출력을 게이트 단자로 수신하고 소오스 단자는 상기 구동전원전압을 수신하며 드레인 단자는 상기 전원전압 공급노드에 연결된 제1 도전형 모오스 트랜지스터를 가짐을 특징으로 하는 집적회로용 기준전압 발생회로.
  13. 제12항에 있어서, 상기 전류 싱크부는 상기 제2 스위칭 제어신호를 게이트 단자로 수신하고 드레인 단자가 상기 제1 전류경로에 연결되고 소오스 단자가 상기 접지전압에 연결된 제2 도전형 제6 모오스 트랜지스터임을 특징으로 하는 집적회로용 기준전압 발생회로.
  14. 제12항에 있어서, 상기 회로는 반도체 온도센서에 적용됨을 특징으로 하는 집적회로용 기준전압 발생회로.
KR1020030075749A 2003-10-29 2003-10-29 집적회로용 기준전압 발생회로 KR100549947B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030075749A KR100549947B1 (ko) 2003-10-29 2003-10-29 집적회로용 기준전압 발생회로
US10/964,016 US7135913B2 (en) 2003-10-29 2004-10-13 Reference voltage generating circuit for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030075749A KR100549947B1 (ko) 2003-10-29 2003-10-29 집적회로용 기준전압 발생회로

Publications (2)

Publication Number Publication Date
KR20050040515A true KR20050040515A (ko) 2005-05-03
KR100549947B1 KR100549947B1 (ko) 2006-02-07

Family

ID=34545568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030075749A KR100549947B1 (ko) 2003-10-29 2003-10-29 집적회로용 기준전압 발생회로

Country Status (2)

Country Link
US (1) US7135913B2 (ko)
KR (1) KR100549947B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733422B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로
CN109743047A (zh) * 2018-12-29 2019-05-10 长江存储科技有限责任公司 一种信号生成电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
KR100673102B1 (ko) * 2004-09-24 2007-01-22 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US20060203883A1 (en) * 2005-03-08 2006-09-14 Intel Corporation Temperature sensing
US7830200B2 (en) * 2006-01-17 2010-11-09 Cypress Semiconductor Corporation High voltage tolerant bias circuit with low voltage transistors
US7755419B2 (en) 2006-01-17 2010-07-13 Cypress Semiconductor Corporation Low power beta multiplier start-up circuit and method
US7484886B2 (en) * 2006-05-03 2009-02-03 International Business Machines Corporation Bolometric on-chip temperature sensor
US7891865B2 (en) * 2006-05-03 2011-02-22 International Business Machines Corporation Structure for bolometric on-chip temperature sensor
US7632011B1 (en) 2007-05-18 2009-12-15 Lattice Semiconductor Corporation Integrated circuit temperature sensor systems and methods
US7661878B1 (en) * 2007-05-18 2010-02-16 Lattice Semiconductor Corporation On-chip temperature sensor for an integrated circuit
DE102008011603B4 (de) * 2008-02-28 2009-12-31 Semikron Elektronik Gmbh & Co. Kg Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
US7911260B2 (en) * 2009-02-02 2011-03-22 Infineon Technologies Ag Current control circuits
US20120062284A1 (en) * 2010-09-14 2012-03-15 Wang Ying Low-voltage data retention circuit and method
KR20180047778A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
US10374647B1 (en) * 2018-02-13 2019-08-06 Texas Instruments Incorporated Adjustable dynamic range signal detection circuit
US11049576B1 (en) * 2019-12-20 2021-06-29 Micron Technology, Inc. Power-on-reset for memory
JP7325352B2 (ja) * 2020-02-07 2023-08-14 エイブリック株式会社 基準電圧回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
US6031365A (en) * 1998-03-27 2000-02-29 Vantis Corporation Band gap reference using a low voltage power supply
US6087820A (en) * 1999-03-09 2000-07-11 Siemens Aktiengesellschaft Current source
JP2002328732A (ja) * 2001-05-07 2002-11-15 Texas Instr Japan Ltd 基準電圧発生回路
US6972550B2 (en) * 2001-10-10 2005-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733422B1 (ko) * 2005-09-29 2007-06-29 주식회사 하이닉스반도체 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로
CN109743047A (zh) * 2018-12-29 2019-05-10 长江存储科技有限责任公司 一种信号生成电路
CN109743047B (zh) * 2018-12-29 2023-06-30 长江存储科技有限责任公司 一种信号生成电路

Also Published As

Publication number Publication date
US7135913B2 (en) 2006-11-14
KR100549947B1 (ko) 2006-02-07
US20050093617A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
KR100549947B1 (ko) 집적회로용 기준전압 발생회로
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
US8125846B2 (en) Internal voltage generating circuit of semiconductor memory device
KR20050050206A (ko) 셀프 리프래쉬용 오실레이터
JPH08272467A (ja) 基板電位発生回路
US6304120B1 (en) Buffer circuit operating with a small through current and potential detecting circuit using the same
KR100452333B1 (ko) 파워 업 신호 발생기
KR100623616B1 (ko) 반도체메모리소자
US7081779B2 (en) Reset signal generating circuit
KR100616501B1 (ko) 리시버
US6201380B1 (en) Constant current/constant voltage generation circuit with reduced noise upon switching of operation mode
US6657903B2 (en) Circuit for generating power-up signal
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
JP4062405B2 (ja) 電源電圧レベル検出器
KR20080098572A (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100772711B1 (ko) 내부전원 생성장치
KR100460808B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100265609B1 (ko) 주기변환형 고전압 발생장치
KR100922885B1 (ko) 내부전압 발생회로
KR100390993B1 (ko) 파워 업 발생장치
KR100256129B1 (ko) 기판 바이어스전위 발생장치
KR100710642B1 (ko) 반도체 소자의 파워 업 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee