KR20060127315A - 반도체 메모리 장치의 고전압 발생회로 - Google Patents

반도체 메모리 장치의 고전압 발생회로 Download PDF

Info

Publication number
KR20060127315A
KR20060127315A KR1020050048298A KR20050048298A KR20060127315A KR 20060127315 A KR20060127315 A KR 20060127315A KR 1020050048298 A KR1020050048298 A KR 1020050048298A KR 20050048298 A KR20050048298 A KR 20050048298A KR 20060127315 A KR20060127315 A KR 20060127315A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
power supply
level
high voltage
Prior art date
Application number
KR1020050048298A
Other languages
English (en)
Inventor
최영경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050048298A priority Critical patent/KR20060127315A/ko
Publication of KR20060127315A publication Critical patent/KR20060127315A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 전원전압의 레벨변화에 따라 전압레벨이 조절되는 기준전압을 발생시키고, 이 기준전압을 이용해서 DRAM 칩이 실제 작동하는 전원전압 VDD에서 고전압 VPP를 원하는 레벨로 안정적으로 펌핑시키는 고전압 발생회로를 제공하는데 있다.
고전압, VPP, 전원전압, VDD, 기준전압

Description

반도체 메모리 장치의 고전압 발생회로{Circuit for generating high voltage of semiconductor memory device}
도 1은 종래 기술에 따른 고전압 발생회로를 나타낸 블록도이다.
도 2는 본 발명의 바람직한 실시예에 따른 고전압 발생회로를 나타낸 블록도이다.
도 3은 도 2의 VPP 기준전압 발생기를 나타낸 회로도이다.
도 4는 도 2의 고전압 발생회로의 시뮬레이션 결과를 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
11, 120 : VPP 검출기 12, 130 : VPP 펌프 회로
110 : VPP 기준전압 발생기
본 발명은 반도체 메모리 장치의 고전압 발생회로에 관한 것으로서, 특히 DRAM 칩이 실제 작동하는 전원전압 VDD에서 고전압 VPP를 원하는 값(레벨)으로 펌핑시키는 고전압 발생회로에 관한 것이다.
고전압(VPP)은 DRAM(Dynamic Random Access Memory)에서 사용되는 전압들 중 전원전압(VDD)보다 높은 전압이다.
도 1은 기존의 고전압 발생회로를 나타낸 블록도이다.
도 1을 참조하면, 고전압 발생회로(10)는 VPP 검출기(11)와 VPP 펌프회로(12)를 포함한다. VPP 검출기(11)는 VPP 펌프회로(12)로부터의 고전압 VPP의 레벨이 기존 정해진 값(레벨)보다 낮은지를 검출하여 고전압 VPP의 값을 높일 것인지를 결정하는 펌핑신호(PPES)를 출력한다. VPP 펌프회로(12)는 VPP 검출기(11)로부터 출력되는 펌핑신호(PPES)에 응답하여 펌핑동작을 수행하여 고전압 VPP을 원하는 값으로 펌핑시킨다.
상술한 VPP 검출기(11)는 DRAM 내부에서 만들어진 기준전압 VREFP와 고전압 VPP를 저항으로 나눈 전압을 비교하는 비교기로 이루어진다. 이때, 기준전압 VREFP는 전원전압 VDD가 증가 혹은 감소하여도 그 값이 변하지 않는 특성을 가지고 있다. 최근에는 기준전압 VREFP의 레벨을 코어전압 VCORE의 기준전압으로 사용하는 기준전압 VREFC와 같은 값을 사용하고 있는 추세이다. 기준전압 VREFP는 전원전압 VDD가 1.2~1.3V일 때, 안정화되며 그 값은 코어전압 VCORE의 절반 값을 갖는다. 따라서, 코어전압 VCORE의 값에 따라 기준전압 VREFP의 전압은 0.75V~0.85V의 값을 갖는다. 이때, 고전압 VPP는 3.3~3.5V가 된다. VPP 펌프회로(12)는 고정된 기준전압 VREFP에 의해 발생된 펌핑신호(PPES)에 응답하여 낮은 전원전압 VDD=1.2~1.3V에 서 고전압 VPP의 안정화 값인 3.3V~3.5V를 만들어내기 때문에 전류 소모가 많은 단점을 가지고 있다.
최근 DRAM에서 사용되는 전원전압 VDD의 값이 1.8V로 감소하면서 VPP 펌프회로(12)로 사용하기 시작한 트리플 펌프는 고전압 VPP의 값을 최고 전원전압 VDD의 3배까지 높일 수 있다. 따라서, 기준전압 VREFP가 안정화되는 시점인 VDD=1.2~1.3V일 때는 VPP 펌프회로(12)는 고전압 VPP의 안정화 레벨로서 3.3~3.5V를 만들게 된다. 하지만, 실제 칩은 전원전압 VDD가 1.2~1.3V일 때는 동작하지 않고 적어도 전원전압 VDD가 1.6V이상일 때 동작하기 때문에, 실제 칩이 동작하고 있지 않은 전원전압 VDD=1.2~1.3V에서 VPP 펌핑회로가 펌핑동작을 수행하여 고전압 VPP를 생성하기 때문에 필요하지 않은 전류를 소모하게 되게 단점이 있다.
본 발명은 고전압(VPP) 검출기에 사용되는 기준전압의 레벨을 조절하여 DRAM 칩이 실제 작동하는 전원전압 VDD에서 고전압(VPP)을 원하는 값으로 펌핑시키는 고전압 발생회로에 관한 것이다.
본 발명의 일 실시예에 따른 반도체 메모리 장치의 고전압 발생회로는, 제1 기준전압을 이용해서 전원전압의 레벨변화에 따라 전압레벨이 조절되는 제2 기준전압을 발생시키는 기준전압 발생기; 상기 제2 기준전압과 고전압을 비교하여 펌핑신 호를 출력하는 고전압 검출기; 및 상기 펌핑신호에 응답하여 상기 고전압을 원하는 값으로 펌핑시키는 고전압 펌핑회로를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 도면 상에서 동일 부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 바람직한 실시예에 따른 고전압 발생회로를 나타낸 블록도이다.
도 2를 참조하면, 고전압 발생회로(100)는 VPP 기준전압 발생기(110), VPP 검출기, 및 VPP 펌프 회로(130)를 포함한다.
VPP 기준전압 발생기(110)는 일반적으로 DRAM 칩에 사용되는 제1 기준전압 VREFP를 이용해서 실제 DRAM 칩이 동작하는 전원전압 VDD에서 안정화되는 제2 기준전압 VCOMP를 발생시킨다. 제2 기준전압 VCOMP는 전원전압 VDD가 실제 칩이 동작하는 전압값(레벨)로 상승할 때까지 제1 기준전압 VREFP보다 작은 값을 갖게 된다.
VPP 검출기(120)는 제2 기준전압 VCOMP과 고전압 VPP를 비교하여 고전압 VPP의 레벨이 기존 정해진 값보다 낮은지를 검출하여 고전압 VPP의 값을 높일 것인지 를 결정하는 펌핑신호(PPES)를 출력한다.
여기서, 전원전압 VDD가 실제 칩이 동작하는 전압값으로 상승하기 전까지는, 즉 전원전압 VDD가 1.6V 이하일 때는, 제2 기준전압 VCOMP의 값이 제1 기준전압의 값보다 작으며, 이로 인하여 고전압 VPP가 후에서 설명될 도 4에 도시한 바와 같이 적게 펌핑되며, 제2 기준전압 VCOMP의 값이 제1 기준전압의 값과 같게 되면, 즉 전원전압 VDD가 1.6V이상으로 되면, 고전압 VPP가 후에서 설명될 도 4에 도시한 바와 같이 원하는 값으로 안정적으로 펌핑된다.
VPP 검출기(120)는 제2 기준전압 VCOMP와 고전압 VPP을 저항으로 나눈 값을 비교하여, 고전압 VPP가 기존 값보다 낮은지 판단한 후에 고전압 VPP가 제2 기준전압 VCOMP보다 낮으면 펌핑신호(PPES)를 이용해서 VPP 펌프회로(130)를 동작시킨다.
VPP 펌프회로(130)는 펌핑신호(PPES)에 응답하여 고전압 VPP를 원하는 레벨로 펌핑시킨다. 즉, 전원전압 VDD가 1.2~1.3V이면 고전압 VPP를 적게 펌핑시키고, 전원전압 VDD가 1.6V이상이면, 고전압 VPP를 원하는 값으로 안정적으로 펌핑시킨다.
도 3은 도 2의 VPP 기준전압 발생기를 나타낸 회로도이다.
도 3을 참조하면, VPP 기준전압 발생기(110)는 비교기(111), 전원전압 공급부(112), 전압 분배부(113) 및 분배 전압 조절부(114)를 포함한다.
비교기(111)는 제1 기준전압 VREFP와 제2 기준전압 VCOMP를 비교하여 제1 기준전압 VREFP의 값이 제2 기준전압 VCOMP의 값보다 크면 로직 로우를 출력하고, 제1 기준전압 VREFP의 값이 제2 기준전압 VCOMP의 값과 같으면 로직 하이를 출력한 다. 그리고, 이 비교기(11)는 인에이블 신호 EN이 로직 로우일 때는 동작하지 않고 인에이블 신호 EN이 로직 하이일 때 동작한다.
또한, 비교기(111)는 PMOS 트랜지스터 MP1-MP4와, NMOS 트랜지스터 MN1-MN3를 포함한다. PMOS 트랜지스터 MP1-MP4는 서로 병렬로 접속된다. PMOS 트랜지스터 MP1은 전원전압 VDD와 노드 N1 사이에 접속되며, 게이트로 인에이블 신호 EN를 인가받는다. PMOS 트랜지스터 MP2는 전원전압 VDD와 노드 N1 사이에 접속되며, 게이트로 노드 N2의 전위를 인가받는다. PMOS 트랜지스터 MP3는 전원전압 VDD와 노드 N2 사이에 접속되며, 게이트로 노드 N2의 전위를 인가받는다. PMOS 트랜지스터 MP4는 전원전압 VDD와 노드 N2 사이에 접속되며 게이트로 인에이블 신호 EN를 인가받는다. NMOS 트랜지스터 MN1는 노드 N1과 노드 N3 사이에 접속되며 게이트로 기준전압 VREFP를 인가받는다. NMOS 트랜지스터 MN2는 노드 N2와 노드 N3 사이에 접속되며 게이트로 VCOMP를 인가받는다. NMOS 트랜지스터 MN3는 노드 N3와 접지전압 VSS 사이에 접속되며 게이트로 인에이블 신호 EN를 인가받는다.
전원전압 공급부(112)는 전원전압 VDD와 노드 VPPREF 사이에 접속되며 게이트로 비교기(111)의 출력신호, 즉 노드 N1의 신호를 인가받는 PMOS 트랜지스터 MP5로 구성된다. 이러한 전원전압 분배부(112)는 비교기(111)의 출력신호가 로직 로우이면 턴-온되어 전원전압 VDD를 공급하고, 비교기의 출력신호가 로직 하이이면 턴-오프되어 전원전압 VDD을 공급하는 것을 차단한다.
전압 분배부(113)는 노드 VPPREF와 접지전압 VSS 사이에 접속되는 저항 R1 내지 R4로 구성된다. 저항 R1 및 R2는 노드 VPPREF와 출력단 사이에 직렬 접속되며 저항 R3 및 R4는 출력단과 접지전압 VSS 사이에 직려로 접속된다. 이 전압 분배부(112)는 전원전압 공급부(112)로부터 노드 VPPREF로 공급되는 전원전압 VDD를 분배하여 제2 기준전압 VCOMP를 출력한다.
분배 전압 조절부(114)는 NMOS 트랜지스터 MN4 및 MN5를 포함하는데, NMOS 트랜지스터 MN4는 저항 R1에 병렬 접속되며 게이트로 테스트 모드 신호 TM1을 인가받는다. NMOS 트랜지스터 MN5는 저항 R3에 병렬 접속되며 게이트로 테스트 모드 신호 TM2를 인가받는다. 이 분배 전압 조절부(114)는 저항 R1 내지 R4의 값을 조절하기 위해 사용된다. 예를 들면, 저항 R1:R2:R3:R4=1:1:1:1인 경우에, 테스트 모드 신호 TM1가 로직 하이로 되면, NMOS 트랜지스터 MN4가 턴-온되어 저항 R1+R2의 값이 줄어들어 R1+R2=1로 되고, 저항 R3+R4=2를 그대로 유지된다.
이하, 도 3을 참조하여 VPP 기준전압 발생기의 동작을 보다 상세히 설명하기로 한다.
여기서, 제1 기준전압 VREFP는 코어전압 VCORE의 절반 값을 가지며, 새롭게 발생된 제2 기준전압 VCOMP은 도 2의 VPP 검출기(120)의 기준전압으로 사용된다. 일반적으로, 제1 기준전압 VREFP는 0.7V~0.8V 정도의 값을 갖는데, 제1 기준전압 VREFP는 전원전압 VDD가 상술한 0.7V~0.8V으로 될 때까지 전원전압 VDD를 따라 같이 증가하다가 전원전압 VDD가 0.7V~0.8V 정도로 증가하면, 제1 기준전압 VREFP는 더 이상 증가하지 않고 일정한 값을 갖는다.
저항 R1:R2:R3: R4의 저항비를 1:1:1:1로 하고, 제1 기준전압 VREFP이 코어전압 VCORE의 절반 값을 갖는 것으로 가정했을 때, 코어전압 VCORE가 1.6V이면, 제 1 기준전압 VREFP은 코어전압 VCORE의 절반 값 0.8V이다. 다음에, 전원전압 VDD가 1.2V가 되었을 때는 노드 VPPREF는 1.2V(VDD)까지 올라가지만, 제2 기준전압 VCOMP은 노드 VPPREF를 절반드로 나눈 값을 가지므로 0.6V이다. 따라서, 제1 기준전압 VREFP의 값(0.8V)이 제2 기준전압 VCOMP의 값(0.6)보다 크기 때문에, 노드 N1이 노드 N2보다 먼저 접지전압 VSS까지 떨어져서 PMOS 트랜지스터 MP5가 턴-온된다. 그러나, 전원전압 VDD가 1.2V 밖에 되지 않으므로 노드 VPPREF나 제2 기준전압 VCOMP는 더 증가하지 못하고 상기의 상태를 그대로 유지한다. 제2 기준전압 VCOMP(VCOMP=R3+R4/(R1+R2+R3+R4)×VPPREF(=VDD))가 제1 기준전압 VREFP와 같아지는 전원전압 VDD가 될 때까지 노드 N1은 계속 접지전압 VSS의 레벨로 유지된다. 이렇게 되면, VPP 검출기(120)가 0.6V의 제2 기준전압 VCOMP과 고전압 VPP를 비교하여 펌핑신호(PPES)를 발생시키기 때문에, 고전압 VPP가 도 4에 도시한 바와 같이 원하는 값으로 펌핑되지 않게 된다. 즉, DRAM이 동작하지 않는 저저압(VDD= 1.2V)에서는 고전압 VPP가 적게 펌핑되기 때문에, 종래보다 전류 소모가 줄게 되는 것이다.
이후에, 전원전압 VDD가 증가하여 전원전압 VDD가 R3+R4/(R1+R2+R3+R4)×VDD=VREFP를 만족하면, 예를 들어 전원전압 VDD가 1.6V가 되면, 제2 기준전압 VCOMP가 0.8V가 되어, 제1 기준전압 VREFP의 값(0.8V)과 제2 기준전압 VCOMP의 값(0.8V)이 같게 된다. 그 결과 노드 N1과 노드 N2가 동시에 접지전압 VSS의 레벨로 되어, 게이트로 노드 N2의 접지전압 VSS를 인가받는 PMOS 트랜지스터 MP2 및 MP3가 동시에 턴-온되고, 노드 N1 및 N2는 전원전압 VDD의 레벨로 다시 높아지며, PMOS 트랜지스터 MP5가 노드 N1의 전원전압 VDD에 의해 턴-오프된다. 이후부터는 전원전압 VDD가 더 상승해도 노드 VPPREF의 전압과 제1 기준전압 VCOMP은 값은 증가하지 않으므로, 전원전압 VDD가 1.6V이상인 경우부터는 제2 기준전압 VCOMP는 0.8V로 고정된다. 이렇게 되면, VPP 검출기(120)가 0.8V의 제2 기준전압 VCOMP과 고전압 VPP를 비교하여 펌핑신호(PPES)를 발생시키기 때문에, 고전압 VPP가 도 4에 도시한 바와 같이 VDD=1.6V 이후부터는 원하는 레벨로 일정하게 펌핑된다.
한편, 제1 기준전압 VREFP와 제2 기준전압 VCOMP의 값은 정해져 있으므로, 고전압 VPP가 원하는 값이 되어 더 이상 증가하지 않게 되는(도 4에서 수평으로 되는) 전원전압 VDD의 시점은 저항 R1 및 R3으로 조절하면 된다. 예를 들어 테스트 모드 신호 T1를 로직 하이로 하여 NMOS 트랜지스터 MN4D를 턴-온시켜서 R1+R2:R3+R4=1:2로 한다. 그러면, VDD=1.2V가 될 때 제2 기준전압 VCOMP가 0.8V로 되고, 고전압 VPP도 전원전압 VDD=1.2일 때 원하는 값으로 펌핑되어 안정화된다. 즉, 저항 R1 및 R3의 값을 조절함으로써 고전압 VPP를 원하는 전원전압 VDD의 레벨에서 원하는 값으로 충분하게 펌핑할 수 있게 된다.
도 2에서는 저항 R1 및 R3의 값을 테스트 모드 신호 TM1 및 TM2를 이용하여 조절하였으나, 메탈 옵션(metal option) 혹은 퓨즈로 조절해도 된다.
도 4는 도 2의 고전압 발생회로를 이용하여 고전압(VPP)을 발생시킨 경우와 기존의 고전압 발생회로를 이용하여 고전압(VPP)을 발생시킨 경우를 나타낸다. 여기서는 제1 기준전압 VREFP=0.8V로, 노드 VPPREF=1.6로 저항 R1:R2:R3:R4= 1:1:1:1로 하여, 전원전압 VDD가 1.6V 이후에 고전압 VPP가 3.3V에서 안정화되도록 하였 다.
도 4에서, X축은 시간으로, 1.8ms 동안 전원전압 VDD를 0V에서 1.6V까지 증가시켰다. 기존의 고전압 발생회로를 사용하는 경우에는 전원전압 VDD=1.2V에서 고전압 VPP가 이미 3.3V의 값을 가지게 되므로, 칩이 동작하지 않은 상태에서 과도한 펌핑으로 인하여 전류 소모가 많게 된다. 반면에 본발명에 따른 기준전압 VCOMP를 이용하는 고전압 발생회로를 사용하는 경우에는 DRAM 칩이 실제 동작하는 전원전압 VDD=1.6 이후에 기준전압 VCOMP가 고정되면서 고전압 VPP가 3.3V에서 안정화된다는 것을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, VPP 검출기의 기준전압의 값을 변경하여 고전압 VPP의 값이 안정화되는 시점을 자유롭게 조절할 수 있다. 그 결과 필요하지 않는 전류 소모를 줄일 수 있는 이점이 있다.

Claims (9)

  1. 제1 기준전압을 이용해서 전원전압의 레벨변화에 따라 전압레벨이 조절되는 제2 기준전압을 발생시키는 기준전압 발생기;
    상기 제2 기준전압과 고전압을 비교하여 펌핑신호를 출력하는 고전압 검출기; 및
    상기 펌핑신호에 응답하여 상기 고전압을 원하는 값으로 펌핑시키는 고전압 펌핑회로를 포함하는 반도체 메모리 장치의 고전압 발생회로.
  2. 제 1 항에 있어서,
    상기 기준전압 발생기는 상기 전원전압이 반도체 칩이 동작되는 전원레벨로 되면, 전압레벨 변화없이 일정한 전압레벨을 유지하는 상기 제2 기준전압을 발생시키는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  3. 제 1 항에 있어서,
    상기 기준전압 발생기는 상기 전원전압이 반도체 칩이 동작되지 않는 전압레벨이면 상기 제1 기준전압보다 작은 제2 기준전압을 출력하고, 상기 전원전압이 상기 반도체 칩이 동작되는 전압레벨로 상승되면 상기 제1 기준전압과 같은 레벨을 갖는 상기 제2 기준전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  4. 제 1 항에 있어서,
    상기 기준전압 발생기는 상기 제1 기준전압과 상기 제2 기준전압을 비교하는 비교기;
    상기 비교기의 출력신호에 응답하여 전원전압을 공급하는 전원전압 공급부;
    상기 전원전압 공급부로부터 출력되는 전압을 분배하여 상기 제2 기준전압을 발생시키는 전압 분배부; 및
    반도체 칩이 동작하는 전원전압의 레벨을 조절하기 위한 분배 전압 조절부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  5. 제 4 항에 있어서,
    상기 비교기는 인에이블 신호에 동작여부가 결정되는 차동 증폭기를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  6. 제 4 항에 있어서,
    상기 전원전압 공급부는 상기 비교기의 출력신호에 의해 턴-온/오프되는 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  7. 제 4 항에 있어서,
    상기 전압 분배부는 상기 전압 공급부와 접지전압 사이에 직렬로 접속되는 저항들로 이루어진 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  8. 제 7 항에 있어서,
    상기 분배 전압 조절부는 상기 전압 분배부의 상기 저항들의 일부에 병렬로 접속되는 MOS 트랜지스터들을 포함하며, 상기 NMOS 트랜지스터들를 테스트 모드 신호에 응답하여 턴-온/오프시켜서 상기 저항들의 값을 조절하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  9. 제 7 항에 있어서
    상기 분배 전압 조절부는 상기 전압 분배부의 상기 저항들의 일부에 연결되는 메탈 옵션 혹은 퓨즈를 포함하며, 상기 메탈 옵션 혹은 퓨즈의 커팅에 의해 상 기 저항들의 값을 조절하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
KR1020050048298A 2005-06-07 2005-06-07 반도체 메모리 장치의 고전압 발생회로 KR20060127315A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050048298A KR20060127315A (ko) 2005-06-07 2005-06-07 반도체 메모리 장치의 고전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050048298A KR20060127315A (ko) 2005-06-07 2005-06-07 반도체 메모리 장치의 고전압 발생회로

Publications (1)

Publication Number Publication Date
KR20060127315A true KR20060127315A (ko) 2006-12-12

Family

ID=37730427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048298A KR20060127315A (ko) 2005-06-07 2005-06-07 반도체 메모리 장치의 고전압 발생회로

Country Status (1)

Country Link
KR (1) KR20060127315A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904467B1 (ko) * 2008-01-09 2009-06-24 주식회사 하이닉스반도체 펌핑전압 감지회로
US10811107B2 (en) 2019-02-22 2020-10-20 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904467B1 (ko) * 2008-01-09 2009-06-24 주식회사 하이닉스반도체 펌핑전압 감지회로
US7961531B2 (en) 2008-01-09 2011-06-14 Hynix Semiconductor Inc. Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US10811107B2 (en) 2019-02-22 2020-10-20 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system having the same

Similar Documents

Publication Publication Date Title
JP4982688B2 (ja) 温度依存性を有する内部電源発生装置
JP4694089B2 (ja) 半導体メモリ装置のネガティブ電圧発生器
KR100956776B1 (ko) 네거티브 전압 생성 장치
KR100818105B1 (ko) 내부 전압 발생 회로
US8314649B1 (en) Semiconductor apparatus
US8194476B2 (en) Semiconductor memory device and method for operating the same
KR20060104899A (ko) 온도변화 적응형 내부 전원 발생 장치
JP4303930B2 (ja) 電圧発生装置
KR20120068228A (ko) 반도체 장치 및 그 동작방법
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
US20060274595A1 (en) Apparatus for supplying internal voltage
US7489578B2 (en) Boosted voltage level detector in semiconductor memory device
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR100977731B1 (ko) 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
KR20060127315A (ko) 반도체 메모리 장치의 고전압 발생회로
JP4166014B2 (ja) 高電圧感知器
US9647613B2 (en) Differential amplifier
KR20140145814A (ko) 기준전압 생성기 및 그를 포함하는 저전압용 내부전원 생성장치
KR100460808B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
KR100922885B1 (ko) 내부전압 발생회로
KR20100050139A (ko) 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로
KR20100064157A (ko) 내부 전압 생성회로
KR20080092085A (ko) 반도체 메모리 장치의 내부 전압 발생회로
KR20090110685A (ko) 네거티브 전압 생성 장치
KR20080001280A (ko) 내부전압 생성기

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination