KR20100050139A - 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로 - Google Patents

펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로 Download PDF

Info

Publication number
KR20100050139A
KR20100050139A KR1020080109278A KR20080109278A KR20100050139A KR 20100050139 A KR20100050139 A KR 20100050139A KR 1020080109278 A KR1020080109278 A KR 1020080109278A KR 20080109278 A KR20080109278 A KR 20080109278A KR 20100050139 A KR20100050139 A KR 20100050139A
Authority
KR
South Korea
Prior art keywords
current
pumping
voltage
node
unit
Prior art date
Application number
KR1020080109278A
Other languages
English (en)
Inventor
김명진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080109278A priority Critical patent/KR20100050139A/ko
Publication of KR20100050139A publication Critical patent/KR20100050139A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 여러 변수가 발생하더라도 항상 일정한 레벨의 전압을 생성하는 펌핑전압 생성회로에 관한 것으로, 본 발명에 따른 펌핑전압 생성회로는, 기준전압에 응답하여 흐르는 제1전류와 펌핑전압에 응답하여 흐르는 제2전류를 비교하여 펌핑 인에이블 신호를 생성하되, 상기 제1전류와 상기 제2전류의 양은 테스트 코드에 의해서도 조절되는 펌핑전압 감지부; 상기 펌핑 인에이블 신호에 응답하여 주기파를 생성하는 오실레이터부; 및 상기 주기파에 응답하여 상기 펌핑전압을 생성하는 전압 펌핑부를 포함한다.
Figure P1020080109278
펌핑전압, CD variation, 차지펌프

Description

펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로{VPP DETECTOR AND VPP GENERATOR INCLUDING THE SAME}
본 발명은 전원전압보다 높은 펌핑전압을 생성하는 펌핑전압 생성회로에 관한 것으로, 특히 항상 일정한 레벨의 펌핑전압을 생성하는 펌핑전압 생성회로에 관한 것이다.
각종 반도체장치에서는 외부에서 공급되는 전원전압(VDD)만이 아닌 외부에서 공급되는 전원전압(VDD)과 다른 레벨을 가지는 내부전압(internal voltage)을 만들어 사용하고 있다. 예를 들어, 반도체 메모리장치(DRAM)에서는 워드라인(wordline)을 구동하는 전압으로 전원전압(VDD)보다 높은 전압인 펌핑전압(VPP)을 내부적으로 생성해 사용하고 있다.
내부전압을 만드는 방식으로는 일반적으로 코어전압(VCORE) 등을 만들 때 쓰이는 다운 컨버팅(down converting) 방식과, 펌핑전압(VPP)을 만들 때 쓰이는 차지펌핑(charge pumping) 방식이 있는데, 이하 본 발명과 관련있는 차지펌핑 방식에 대해 알아보기로 한다.
도 1은 종래의 펌핑전압 생성회로의 구성도이다.
펌핑전압 생성회로는, 펌핑전압 감지부(10), 오실레이터부(20), 전압 펌핑부(30)를 포함하여 구성된다.
펌핑전압 감지부(10)는 펌핑전압(VPP)의 레벨을 감지하는 부분으로 전압 펌핑부(30)를 구동할 것인지 말 것인지의 여부를 결정하는 펌핑 인에이블 신호(PUMP_EN)를 출력한다. 오실레이터부(20)는 펌핑 인에이블 신호(PUMP_EN)를 입력받아 주기파(OSC)를 출력한다. 전압 펌핑부(30)는 오실레이터부(20)에서 출력되는 주기파(OSC)에 응답하여 펌핑전압(VPP)을 펌핑하는데 전압 펌핑부(30)는 첨프제어부(31)와 차지펌프부(32)로 구성될 수 있다. 상세하게, 펌프제어부(31)는 오실레이터부(20)로부터 출력되는 주기파(OSC)에 응답하여 펌프 제어신호(P1, P2, G1, G2)를 출력하며, 차지펌프부(32)는 펌프 제어신호(P1, P2, G1, G2)에 응답하여 펌핑전압(VPP)을 펌핑하게 된다.
전체적인 동작을 간단히 설명하면, 펌핑전압 감지부(10)에서 감지한 펌핑전압(VPP)의 레벨이 충분히 높은 경우에는 펌핑동작을 중단하고, 펌핑전압 감지부(10)에서 감지한 펌핑전압(VPP)의 레벨이 낮은 경우에는 전압 펌핑부(30)에서 펌핑전압(VPP)을 펌핑하는 동작을 하게 된다.
도면에 예시된 전압 펌핑부(30)는 주기파(OSC)를 이용해 펌프제어신호(P1, P2, G1, G2)를 생성하고 이에 따라 차지펌프부(32)가 펌핑전압(VPP)을 펌핑하는 동 작을 하는 경우를 예시하였으나, 이러한 전압 펌핑부(30)의 설계는 다양하게 이루어질 수 있다. 예를 들어, 차지펌프부(32)는 직접 주기파(OSC)를 입력받아 펌핑동작을 하도록 설계될 수도 있다.
도 2는 도 1의 펌핑전압 감지부(10)의 구성도이다.
펌핑전압 감지부(10)는 전압 펌핑부(30)로부터 피드백(feed back) 받은 펌핑전압(VPP)을 전압분배하여 기준전압(VREFP)과의 비교를 통해 펌핑전압(VPP)의 레벨을 감지한다.
펌핑전압(VPP)이 원하는 타겟(target) 레벨보다 떨어질 경우에는 A노드의 전위가 기준전압(VREFP)보다 낮아지게 된다. 그러면 전류미러(current mirror)를 형성하고 있는 트랜지스터(202)가 트랜지스터(201)보다 강하게 턴온되어 B노드의 논리레벨은 '로우'가 된다. 따라서 인버터(205)에서는 펌핑 인에이블 신호(PUMP_EN)가 '하이'로 활성화되어 출력된다(이는 펌핑전압을 펌핑하게 한다).
반대로 펌핑전압(VPP)이 원하는 타겟 레벨보다 높을 경우에는 A노드의 전위가 기준전압(VREFP)보다 높아지게 된다. 이때는 B노드의 논리레벨이 '하이'가 되고, 인버터(205)에서는 펌핑 인에이블 신호(PUMP_EN)가 '로우'로 비활성화되어 출력된다(고전압의 펌핑은 중단).
도 3은 도 1의 오실레이터부(20)의 구성도이다.
도면에 도시된 바와 같이, 오실레이터부(20)는 펌핑 인에이블 신호(PUMP_EN) 를 입력받는 낸드게이트와 인버터들로 구성된 링오실레이터(ring oscillator) 형태로 구성된다.
낸드게이트에 펌핑 인에이블 신호(PUMP_EN)가 '로우'로 비활성화되어 입력되면 낸드게이트는 항상 '로우' 신호를 출력한다. 따라서 주기파(OSC)는 토글링(toggling)하지 못한다. 펌핑 인에이블 신호(PUMP_EN)가 '하이'로 입력되면 낸드게이트는 인버터의 역할을 수행하게 되며, 링 형태로 연결된 인버터들에 의해서 일정한 주기를 가진 주기파(OSC)가 생성된다.
도 4는 도 1의 펌프제어부(31)의 구성도이며, 도 5는 펌프제어부(31)의 동작 타이밍도이다.
도면에 도시된 바와 같이, 펌프제어부(31)는 낸드게이트들 및 다수의 인버터들을 구비하여 차지펌프부(32)를 제어할 펌프제어신호(P1, P2, G1, G2)를 출력한다. 펌프제어신호 P1, P2는 차지펌프부(32)가 펌핑동작을 하도록 하는 신호들이며, 펌프제어신호 G1, G2는 일종의 프리차지(precharge) 신호이다.
주기파(OSC)에 따라 펌프제어신호(P1, P2, G1, G2)가 생성되는 타이밍은 도 4에 도시되어 있으므로, 이를 참조하면 펌프제어부(31)의 구성 및 동작에 대해 더욱 명확히 이해할 수 있다.
도 6는 도 1의 차지펌프부(32)의 구성도이다.
차지펌프부(32)는 펌핑전압(VPP)을 생성하는 역할을 하며, 도면에 도시된 바 와 같이, 펌프제어신호(P1, P2, G1, G2)를 자신의 소스와 드레인이 연결된 노드에 인가받아 캐패시터로 동작하는 NMOS 트랜지스터들을 포함하여 구성된다.
그 동작을 간단히 설명하면, P1, P2 신호들의 인가에 의해 고전압의 펌핑을 하게 되고, G1, G2 신호들의 인가에 의해 E, F 노드를 프리차지 한다.
펌핑전압 생성회로에서 항상 일정한 레벨의 펌핑전압(VPP)을 생성하기 위해서는 도 2의 펌핑전압 감지부(10)에서 펌핑 인에이블 신호(PUMP_EN)가 인에이블되는 펌핑전압(VPP)의 레벨이 항상 일정해야 한다. 즉, 펌핑전압 감지부(10)는 펌핑전압(VPP)이 정확히 타겟(target) 전압 아래로 떨어졌을 때에만 펌핑 인에이블 신호(PUMP_EN)를 인에이블시켜야 한다.
만약, 도 2에서 차동증폭기를 형성하는 트랜지스터들(201, 202, 203, 204)에 CD(Critical Dimension) 변화(variation) 등에 의한 오프셋(offset) 등, 제조공정의 변화에 따른 오프셋이 발생한다면, 펌핑전압 감지부(10)는 정확한 타겟전압에서 펌핑 인에이블 신호(PUMP_EN)를 인에이블시키지 못하게 되며, 펌핑전압 생성회로는 지나치게 높은 또는 낮은 펌핑전압(VPP)을 생성하게 되는 문제점이 있다.
또한, 차동증폭기의 오프셋으로 인해 펌핑 인에이블 신호(PUMP_EN)가 인에이블되는 속도가 느려지기도 한다. 즉, 펌핑전압 감지부(10)의 감지속도가 떨어지는 문제가 발생하기도 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 제조공정 등의 변화로 오프셋이 발생하더라도, 항상 일정한 레벨의 펌핑전압을 생성하게 하는 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 펌핑전압 생성회로는, 기준전압에 응답하여 흐르는 제1전류와 펌핑전압에 응답하여 흐르는 제2전류를 비교하여 펌핑 인에이블 신호를 생성하되, 상기 제1전류와 상기 제2전류의 양은 테스트 코드에 의해서도 조절되는 펌핑전압 감지부; 상기 펌핑 인에이블 신호에 응답하여 주기파를 생성하는 오실레이터부; 및 상기 주기파에 응답하여 상기 펌핑전압을 생성하는 전압 펌핑부를 포함한다.
또한, 본 발명에 따른 펌핑전압 감지회로는, 기준전압에 응답하여 제1전류의 양을 조절하는 제1입력부; 제1테스트 코드에 응답하여 상기 제1전류의 양을 조절하는 제1조절부; 펌핑전압에 응답하여 제2전류의 양을 조절하는 제2입력부; 제2테스트 코드에 응답하여 상기 제2전류의 양을 조절하는 제2조절부; 및 상기 제1전류와 상기 제2전류의 상대적인 양에 따라 활성화되는 펌핑인에이블 신호를 출력하는 출력부를 포함한다.
본 발명에 따른 펌핑전압 감지회로는 차동증폭기를 형성하는 양쪽 비교단의 전류를 테스트 코드에 의하여 각각 조절하는 것이 가능하다. 따라서 공정 변화 등에 의해 차동증폭기에 오프셋이 생겼더라도 이를 보정하는 것이 가능하며, 이는 결국 펌핑전압 생성회로가 항상 일정한 레벨의 펌핑전압을 생성하는 것을 가능하게 해준다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 7은 본 발명에 따른 펌핑전압 생성회로의 일실시예 구성도이다.
펌핑전압 생성회로는, 펌핑전압 감지부(710), 오실레이터부(720), 전압 펌핑부(730)를 포함하여 구성된다.
펌핑전압 감지부(710)는 펌핑전압(VPP)을 피드백(feedback) 받아 펌핑전압(VPP)의 레벨을 감지한다. 펌핑전압(VPP)의 레벨이 높으면 펌핑 인에이블 신호(PUMP_EN)를 비활성화해 펌핑동작이 일어나지 않도록 하며, 펌핑전압(VPP)의 레벨이 낮으면 펌핑 인에이블 신호(PUMP_EN)를 활성화해 펌핑동작이 일어나도록 한다. 본 발명의 펌핑전압 감지부(710)는 종래의 펌핑전압 감지부(10, 도 2)와는 다 르게 테스트코드(TCD<0:7>)에 의해 자신의 오프셋(offset)을 조절한다. 공정 변수 등의 발생으로 펌핑전압 감지부(710)의 비교기단에 오프셋이 발생하였을 경우, 테스트코드(TCD<0:7>)의 조절을 통해 이를 보정한다. 이에 관하여는 보다 상세한 도면과 함께 후술하기로 한다.
오실레이터부(720)는 펌핑 인에이블 신호(PUMP_EN)를 입력받아 주기파(OSC)를 출력한다. 펌핑 인에이블 신호(PUMP_EN)가 인에이블된 동안에는 주기파(OSC)를 출력하지만, 펌핑 인에이블 신호(PUMP_EN)가 디스에이블된 동안에는 하나의 논리 레벨만을 유지하는 신호를 출력하게 된다. 전압펌핑부(730)는 오실레이터부(720)에서 출력되는 주기파(OSC)에 응답하여 펌핑전압(VPP)을 생성한다. 본 발명에서는 종래의 오실레이터부(20, 도 4)와 전압펌핑부(30, 도 6)가 그대로 사용될 수 있으며, 이에 관하여는 배경기술 부분에서 상세히 설명하였으므로, 여기서는 더 이상의 설명을 생략하기로 한다.
도 8은 도 7의 펌핑전압 감지부(710)의 일실시예 구성도이다.
본 발명에 따른 펌핑전압 감지부(710)는, 기준전압(VREFP)에 응답하여 흐르는 제1전류(I1)와 펌핑전압(VPP)에 응답하여 흐르는 제2전류(I2)를 비교하여 펌핑 인에이블 신호(PUMP_EN)를 생성하되, 제1전류(I1)와 제2전류(I2)의 양은 테스트 코드(TCD<0:7>)에 의해서도 조절되는 것을 특징으로 한다.
이러한 펌핑전압 감지부(710)는, 제1입력부(810), 제1조절부(830), 제2입력부(820), 제2조절부(840), 출력부(850), 소스부(860)를 포함하여 구성된다.
제1입력부(810)는 기준전압(VREFP)에 응답하여 제1전류(I1)의 양을 조절한다. 기준전압(VREF1)의 레벨이 높아질수록 더욱 많은 전류를 제1노드(NODE1)로부터 접지단(VSS)으로 흘려 제1전류(I1)의 양이 늘어나도록 한다(물론 전류는 바이어스 트랜지스터(801)를 통해 접지단으로 빠진다).
제1조절부(830)는 제1테스트 코드(TCD<0:3>)에 응답하여 제1전류(I1)의 양을 조절한다. 제1조절부(830)는 제1테스트 코드(TCD<0:3>)를 구성하는 신호 각각을 게이트에 입력받으며, 제1입력부(810)에 병렬로 연결되는 적어도 하나 이상의 트랜지스터(831~834)를 포함하여 구성된다. 제1전류(I1)의 양은 제1입력부(810)에 의하여 크게 좌우되며, 제1조절부(830)는 다만 제1전류(I1)의 양을 부수적으로 조절해 주기 위한 구성이기에 제1조절부(830)를 구성하는 트랜지스터들(831~834)은 턴온되더라도 많은 전류를 흘리지는 않도록 설계되는 것이 바람직하다.
제2입력부(820)는 펌핑전압(VPP)에 응답하여 제2전류(I2)의 양을 조절한다. 제2입력부(820)는 펌핑전압(VPP)을 전압분배하여 입력받는데, 제3노드(NODE3)의 전압이 높아질수록 더욱 많은 전류를 제2노드(NODE2)로부터 접지단(VSS)으로 흘려 제2전류(I2)의 양이 늘어나도록 한다.
제2조절부(840)는 제2테스트 코드(TCD<4:7>)에 응답하여 제2전류(I2)의 양을 조절한다. 제2조절부(840)는 제2테스트 코드(TCD<4:7>)를 구성하는 신호 각각을 게이트에 입력받으며, 제2입력부(820)에 병렬로 연결되는 적어도 하나 이상의 트랜지스터(841~844)를 포함하여 구성된다. 제2전류(I2)의 양은 제2입력부(820)에 의하여 크게 좌우되며, 제2조절부(840)는 다만 제2전류(I2)의 양을 부수적으로 조절해 주 기 위한 구성이기에 제2조절부(840)를 구성하는 트랜지스터들(841~844)은 턴온되더라도 많은 전류를 흘리지는 않도록 설계되는 것이 바람직하다.
소스부(860)는 제1노드(NODE1)와 제2노드(NODE2)로 전류를 공급하는 역할을 한다. 소스부(860)는 제1노드(NODE1)와 제2노드(NODE2)에 동일한 양의 전류를 공급하도록 설계된다.
이제 펌핑전압 감지부(710)의 동작에 대해 살펴보기로 한다. 소스부(860)를 구성하는 두 트랜지스터(861, 862)는 동일하게 구성되며, 동일한 게이트 전압(NODE2)을 인가받기 때문에 제1노드(NODE1)와 제2노드(NODE2)로 동일한 양의 전류를 공급한다. 이러한 상황에서 펌핑전압(VPP)의 전압이 높아서 제3노드(NODE3)의 전압이 기준전압(VREFP)보다 높은 경우, 제2입력부(820)의 트랜지스터는 제1입력부(810)의 트랜지스터보다 강하게 턴온된다(I2>I1). 그러면 점차로 제1노드(NODE1)의 전압은 올라가고 제2노드(NODE2)의 전압은 내려가 펌핑 인에이블 신호(PUMP_EN)는 '하이'로 인에이블되어 출력된다.
반대로 펌핑전압(VPP)의 전압이 낮아서 제3노드(NODE3)의 전압이 기준전압(VREFP)보다 낮은 경우, 제1입력부(810)의 트랜지스터는 제2입력부(820)의 트랜지스터보다 강하게 턴온된다(I1>I2). 그러면 점차로 제2노드(NODE2)의 전압은 올라가고 제1노드(NODE1)의 전압은 내려가기에 펌핑 인에이블 신호(PUMP_EN)는 '로우'로 디스에이블되어 출력된다.
이상적으로, 제1입력부(810)의 트랜지스터와 제2입력부(820)의 트랜지스터는 완전히 동일하게 제조되어야 한다. 그 경우, 제3노드(NODE3)의 전압이 기준전 압(VREFP)보다 조금만 높아도 펌핑 인에이블 신호(PUMP_EN)는 '로우'로 출력될 것이며, 기준전압(VREFP)이 제3노드(NODE3)의 전압보다 조금만 높아도 펌핑 인에이블 신호(PUMP_EN)는 '하이'로 출력될 것이다. 그러나 공정 변수 등에 의하여 제1입력부(810)와 제2입력부(820)는 완전히 동일하게 제조되지 못하며 오프셋이 발생한다.
제1조절부(830)와 제2조절부(840)는 이러한 오프셋을 보정하는 동작을 한다. 제1테스트 코드(TCD<0:3>)의 값에 따라 제1조절부(830)는 제1전류(I1)의 양을 늘리거나 줄이게 되며, 제2테스트 코드(TCD<4:7>)의 값에 따라 제2조절부(840)는 제2전류(I2)의 양을 늘리거나 줄이게 된다. 따라서 제1입력부(810)와 제2입력부(820) 간에 오프셋이 발생하였다고 하더라도, 테스트코드(TCD<0:7>)의 조절을 통해 이러한 오프셋을 보정할 수 있으며, 그 결과 항상 정확한 비교 동작을 하는 것이 가능해진다.
테스트 코드(TCD<0:7>)는 칩의 테스트시에 이루어지는 설정(예, MRS) 등에 의해서 코드값이 변경되도록 할 수도 있으며, 별도의 입력 패드(pad)를 배분하여 테스트 코드(TCD<0:7>)를 입력시키도록 설계될 수도 있다. 또한, 오프셋의 조정이 끝난 후에는 알맞은 테스트 코드(TCD<0:7>)값이 유지되도록 퓨즈(fuse) 회로 등을 사용할 수도 있다. 이러한 테스트 코드(TCD<0:7>)의 값을 설정하는 방법은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 널리 알려진 것에 해당하므로, 여기서는 이에 대한 더 이상의 설명은 생략하기로 한다.
본 발명은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 펌핑전압 생성회로의 구성도.
도 2는 도 1의 펌핑전압 감지부(10)의 구성도.
도 3은 도 1의 오실레이터부(20)의 구성도.
도 4는 도 1의 펌프제어부(31)의 구성도이며, 도 5는 펌프제어부(31)의 동작 타이밍도.
도 6는 도 1의 차지펌프부(32)의 구성도.
도 7은 본 발명에 따른 펌핑전압 생성회로의 일실시예 구성도.
도 8은 도 7의 펌핑전압 감지부(710)의 일실시예 구성도

Claims (11)

  1. 기준전압에 응답하여 흐르는 제1전류와 펌핑전압에 응답하여 흐르는 제2전류를 비교하여 펌핑 인에이블 신호를 생성하되, 상기 제1전류와 상기 제2전류의 양은 테스트 코드에 의해서도 조절되는 펌핑전압 감지부;
    상기 펌핑 인에이블 신호에 응답하여 주기파를 생성하는 오실레이터부; 및
    상기 주기파에 응답하여 상기 펌핑전압을 생성하는 전압 펌핑부
    를 포함하는 펌핑전압 생성회로.
  2. 제 1항에 있어서,
    상기 펌핑전압 감지부는,
    기준전압에 응답하여 제1전류의 양을 조절하는 제1입력부;
    제1테스트 코드에 응답하여 상기 제1전류의 양을 조절하는 제1조절부;
    펌핑전압에 응답하여 제2전류의 양을 조절하는 제2입력부;
    제2테스트 코드에 응답하여 상기 제2전류의 양을 조절하는 제2조절부; 및
    상기 제1전류와 상기 제2전류의 상대적인 양에 따라 활성화되는 펌핑인에이블 신호를 출력하는 출력부
    를 포함하는 것을 특징으로 하는 펌핑전압 생성회로.
  3. 제 2항에 있어서,
    상기 펌핑전압 감지부는,
    제1노드와 제2노드로 전류를 공급하는 소스부를 더 포함하며,
    상기 제1전류는 상기 제1노드로부터 접지단으로 빠지는 전류이고, 상기 제2전류는 상기 제2노드로부터 접지단으로 빠지는 전류인 것을 특징으로 하는 펌핑전압 생성회로.
  4. 제 3항에 있어서,
    상기 제1입력부는,
    상기 기준전압을 게이트에 입력받아 상기 제1노드로부터 접지단으로 전류를 흘리는 트랜지스터를 포함하는 것을 특징으로 하는 펌핑전압 생성회로.
  5. 제 4항에 있어서,
    상기 제1조절부는,
    상기 제1테스트 코드를 구성하는 신호 각각을 게이트에 입력받으며, 상기 제1입력부에 병렬로 연결된 적어도 하나 이상의 트랜지스터를 포함하는 것을 특징으로 하는 펌핑전압 생성회로.
  6. 제 3항에 있어서,
    상기 제2입력부는,
    상기 펌핑전압을 전압분배하여 게이트에 입력받아 상기 제2노드로부터 접지단으로 전류를 흘리는 트랜지스터를 포함하는 것을 특징으로 하는 펌핑전압 생성회로.
  7. 제 6항에 있어서,
    상기 제2조절부는,
    상기 제2테스트 코드를 구성하는 신호 각각을 게이트에 입력받으며, 상기 제2입력부에 병렬로 연결된 적어도 하나 이상의 트랜지스터를 포함하는 것을 특징으로 하는 펌핑전압 생성회로.
  8. 제 3항에 있어서,
    상기 소스부는 상기 제2노드의 전압에 응답하여 상기 제1노드와 상기 제2노드로 전류를 공급하며,
    상기 출력부는 상기 제1노드의 전압에 응답하여 상기 펌핑 인에이블 신호를 출력하는 것을 특징으로 하는 고전압 생성회로.
  9. 기준전압에 응답하여 제1전류의 양을 조절하는 제1입력부;
    제1테스트 코드에 응답하여 상기 제1전류의 양을 조절하는 제1조절부;
    펌핑전압에 응답하여 제2전류의 양을 조절하는 제2입력부;
    제2테스트 코드에 응답하여 상기 제2전류의 양을 조절하는 제2조절부; 및
    상기 제1전류와 상기 제2전류의 상대적인 양에 따라 활성화되는 펌핑인에이블 신호를 출력하는 출력부
    를 포함하는 펌핑전압 감지회로.
  10. 제 9항에 있어서,
    상기 펌핑전압 감지회로는,
    제1노드와 제2노드로 전류를 공급하는 소스부를 더 포함하며,
    상기 제1전류는 상기 제1노드로부터 접지단으로 빠지는 전류이고, 상기 제2전류는 상기 제2노드로부터 접지단으로 빠지는 전류인 것을 특징으로 하는 펌핑전압 감지회로.
  11. 제 10항에 있어서,
    상기 소스부는 상기 제2노드의 전압에 응답하여 상기 제1노드와 상기 제2노 드로 전류를 공급하며,
    상기 출력부는 상기 제1노드의 전압에 응답하여 상기 펌핑 인에이블 신호를 출력하는 것을 특징으로 하는 펌핑전압 생성회로.
KR1020080109278A 2008-11-05 2008-11-05 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로 KR20100050139A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080109278A KR20100050139A (ko) 2008-11-05 2008-11-05 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109278A KR20100050139A (ko) 2008-11-05 2008-11-05 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로

Publications (1)

Publication Number Publication Date
KR20100050139A true KR20100050139A (ko) 2010-05-13

Family

ID=42276336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109278A KR20100050139A (ko) 2008-11-05 2008-11-05 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로

Country Status (1)

Country Link
KR (1) KR20100050139A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140135621A (ko) * 2013-05-16 2014-11-26 에이알엠 리미티드 전압 발생 및 전압 비교의 제어
US9323260B2 (en) 2013-09-12 2016-04-26 SK Hynix Inc. Internal voltage generation circuits and semiconductor devices including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140135621A (ko) * 2013-05-16 2014-11-26 에이알엠 리미티드 전압 발생 및 전압 비교의 제어
US9323260B2 (en) 2013-09-12 2016-04-26 SK Hynix Inc. Internal voltage generation circuits and semiconductor devices including the same

Similar Documents

Publication Publication Date Title
KR100842744B1 (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
KR101003140B1 (ko) 내부 전원 발생 장치와 그의 제어 방법
JP4694089B2 (ja) 半導体メモリ装置のネガティブ電圧発生器
KR20020090459A (ko) 고전압 발생회로
KR100798797B1 (ko) 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
KR20120068228A (ko) 반도체 장치 및 그 동작방법
KR100721198B1 (ko) 내부전압 자동 변경이 가능한 반도체장치의내부전압발생회로
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR19980069835A (ko) 반도체 집적 회로
KR20100050139A (ko) 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로
KR100929848B1 (ko) 반도체 장치
JP4166014B2 (ja) 高電圧感知器
KR100693784B1 (ko) 전압레벨 검출장치 및 그를 이용한 내부전압 발생장치
US9647613B2 (en) Differential amplifier
US20100052776A1 (en) Internal voltage generating circuit
KR20030002508A (ko) 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로
KR20060127315A (ko) 반도체 메모리 장치의 고전압 발생회로
KR100702771B1 (ko) 안정적인 내부 전압을 발생하는 반도체 메모리 장치의 내부전압 발생 회로
KR20100064157A (ko) 내부 전압 생성회로
KR100922885B1 (ko) 내부전압 발생회로
KR20090085468A (ko) 멀티 레벨 펌핑전압 발생장치
KR101159680B1 (ko) 반도체 장치의 내부 전압 생성 회로
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법
KR100596788B1 (ko) 내부 전원 발생 장치용 레벨 검출기

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination