JP4694089B2 - 半導体メモリ装置のネガティブ電圧発生器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、より詳細には半導体メモリ装置のネガティブ電圧発生器に関する。
【０００２】
【従来の技術】
一般的な半導体メモリ装置は、それぞれのメモリセル内部のアクセストランジスタを利用してメモリセルにデータを貯蔵、読み出し及びリフレッシュする。メモリセルのリフレッシュ時間に関する性能は、アクセストランジスタの漏れ電流により悪くなる。ネガティブ電圧でバイアスされるワードライン構造が、このような漏れ電流を低減するために考案された。ネガティブワードライン構造を使用するメモリ装置は、ネガティブ電圧を選択されていないメモリセルのワードラインに印加する。これはワードラインをバックバイアシングしたものであると呼ばれもする。
【０００３】
図１は、オシレータ１００、ネガティブチャージポンプ２００及びレベル検出器３００を含む従来技術のネガティブ電圧発生器を示す。図１のネガティブ電圧発生器は、一般的に半導体装置の基板を逆バイアスして漏れ電流を低減するためのネガティブ電圧ＶＢＢを生じさせるために使われてきた。従って、ネガティブ電圧発生器は、基板電圧発生器と呼ばれることもある。ネガティブ電圧発生器は、ネガティブフィードバック動作を利用し、調整されたネガティブ電圧を発生する。基板漏れ電流によりネガティブ電圧ＶＢＢが高まる時、レベル検出器３００はチャージポンプ２００を駆動するオシレータ１００をイネーブルさせる。ネガティブ電圧ＶＢＢは、レベル検出器３００がオシレータ１００をディセーブルするまで、チャージポンプ２００によりさらに降下させられる。
【０００４】
図２は、従来技術による一般的なＶＢＢレベル検出器３００を示す。ネガティブ電圧ＶＢＢが基板漏れ電流により高まる時、Ｍ２（７００）のソースドレーン等価抵抗が高まり、それによりノードＡの電圧は上昇する。ノードＡの電圧がインバータ９００のトリップポイントに到達した時、出力信号ＯＵＴはハイに上昇してオシレータ１００をイネーブルし、イネーブルされたオシレータ１００は方形波信号でネガティブチャージポンプ２００を駆動する。ネガティブチャージポンプ２００は、一般的なネガティブチャージポンピング構成と同様に、キャパシタ４００及び２つのダイオードＤＧＮＤ５００，ＤＳＵＢ６００を含む。方形波信号がハイである時、ノードＢは、ＤＧＮＤによって接地電圧よりもしきい電圧Ｖｔｈ分だけ高い電圧（すなわち、Ｖｔｈ）にクランプされ、一方、キャパシタ４００の他端は、ポジティブ電源電圧ＶＤＤに充電される。方形波信号がローである時、キャパシタ４００は、ＤＳＵＢを介してネガティブ電荷をＶＢＢに供給する。
【０００５】
ネガティブ電圧にバイアスされるワードライン構造を構成するために、図１及び図２を参照して説明された従来の技術によるネガティブ電圧発生器は、ワードラインのネガティブバイアスを提供するために利用されてきた。しかし、このような従来技術によるネガティブ電圧発生器は、ネガティブワードラインを駆動するために適さない。図１及び図２に示された調整器は、元来、半導体基板を逆バイアスまたはバックバイアシングするための少量の電流を提供しようというものであった。しかし、ネガティブワードライン構造は、ワードラインプリチャージ動作の間にワードラインを昇圧電圧Ｖｐｐからネガティブ電圧（ＶＢＢまたはＶＮＮ）に放電するために大きい電流駆動能力を必要とする。このような大きい放電電流は、ネガティブ供給電圧の変動を引き起こす。ネガティブワードライン構造の駆動回路は、ネガティブ供給電圧から別途の動作電流を消費するために、別途のネガティブ電圧発生器を必要とする。
【０００６】
従来の技術によるネガティブ電圧発生器の他の問題点は、レベル検出器３００の電圧利得が非常に低く（〜０．１）、応答時間が遅いということである。これは、図３に示すように、オン／オフ時間（〜１ｕｓ）を長くし、結果としてネガティブ電圧ＶＢＢにおける大きなリップル成分引き起こす。レベル検出器３００による他の問題点は、レベル検出器３００が工程及び温度変化に非常に敏感であるということである。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、前記問題点を解決するための半導体メモリ装置のネガティブ電圧発生器を提供するところにある。
【０００８】
【課題を解決するための手段】
本発明に係るネガティブ電圧発生器は、ワードラインプレチャージ信号に応答して制御される。
【０００９】
本発明の一つの側面による半導体メモリ装置のネガティブ電圧発生器は、出力端を有する第１チャージポンプと、前記第１チャージポンプの出力端に連結された出力端を有する第２チャージポンプとを備え、前記第２チャージポンプがワードラインプレチャージ信号により制御される。本発明の一つの側面による半導体メモリ装置を動作する方法は、ワードラインプレチャージ信号に応答し、ネガティブ電圧発生器を制御する段階を備える。
【００１０】
本発明の一つの側面による半導体装置のレベル検出器は、第１入力端及び第２入力端を有する差動増幅器と、前記差動増幅器の第１入力端に連結された第１電圧分配器と、前記差動増幅器の第２入力端に連結され、出力信号に応答して前記差動増幅器の第２入力端を駆動する第２電圧分配器とを備える。本発明の一つの側面による半導体装置の電圧を検出する方法は、基準信号を分配して第１分配信号を発生する段階と、前記基準信号を分配して第２分配信号を発生する発生段階と、前記第１及び第２分配信号間の差を増幅する段階とを備える。
【００１１】
本発明の一つの側面による半導体装置のネガティブ電圧調整器は、第１入力端、第２入力端及び出力端を有する差動増幅器と、前記差動増幅器の出力端に連結された出力トランジスタと、前記差動増幅器の第１入力端に連結された第１電圧分配器と、前記差動増幅器の第２入力端に連結され、前記出力トランジスタの出力信号に応答して前記差動増幅器の第２入力端を駆動する第２電圧分配器とを備える。本発明の一つの側面による半導体装置の第１ネガティブ電圧を生じる方法は、第２ネガティブ電圧を発生する段階と、基準信号を分配して第１分配信号を発生する段階と、前記第１ネガティブ電圧を分配して第２分配信号を発生する段階と、前記第１及び第２分配信号間の差を増幅して駆動信号を発生する段階と、前記駆動信号に応答して前記第１ネガティブ電圧及び第２ネガティブ電圧の間に連結された出力トランジスタを駆動する段階とを備える。
【００１２】
本発明の一つの側面によるネガティブ電圧発生器を有するワードライン構造を備える半導体メモリ装置は、第１ネガティブ電圧を生じるネガティブチャージポンプと、前記ネガティブチャージポンプに連結され、前記第１ネガティブ電圧を調整して第２ネガティブ電圧を発生するネガティブ電圧調整器とを備える。本発明の一つの側面によるネガティブワードライン構造を含む半導体メモリ装置のワードラインを駆動する方法は、第１ネガティブ電圧を発生する段階と、前記第１ネガティブ電圧を調節する第２ネガティブ電圧を発生する段階と、前記第２ネガティブ電圧として前記ワードラインを駆動する段階とを備える。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の望ましい実施形態を詳細に説明する。
【００１４】
＜ネガティブ電圧発生器＞
図４は、本発明によるネガティブ電圧発生器の望ましい実施形態を示す図面である。図４の実施形態は、オシレータ１０、出力ＶＢＢを有する第１ネガティブチャージポンプ２０及び従来技術のように配置されたレベル検出器３０を含む。しかし、図４の実施形態は、図４に示されたＶＮＮ発生器４０、または、図５及び図６に示された直接連結、または、その他の適当な構成を介して第１ネガティブチャージポンプ２０の出力に連結された出力を有する第２ネガティブチャージポンプ５０をさらに含む。第２ネガティブチャージポンプ（キッカともいう）５０は、プリチャージ命令またはプリチャージ信号に応答してアクティブ化され、ワードラインを遮断する追加的なネガティブ電荷を供給する。望ましくは、第２ネガティブチャージポンプ５０は、あらかじめ決定された量のネガティブ電荷を正確に提供するように設計される。従って、ワードラインを遮断するために必要なほとんどのプリチャージ電流を提供することにより、第２ネガティブチャージポンプ５０は、ネガティブ供給電圧に対する電圧変動を効果的に低減する。
【００１５】
望ましい実施形態において、第２ネガティブチャージポンプ５０は、第１ネガティブチャージポンプ２０と実質的に同一に構成されるが、第２ネガティブチャージポンプ５０は、プリチャージ命令またはプリチャージ信号に応答してアクティブ化される。望ましくは、第２ネガティブチャージポンプ５０の内部のキャパシタは、プリチャージ動作の間にワードラインから正確な量の電荷を放電するための大きさを有する。
【００１６】
ほとんどの半導体メモリ装置は接地電源を基準とするポジティブ電源で動作するので、バックバイアス方式はネガティブ電圧という用語で説明される。しかし、ここで使われるネガティブは、単にアクセス動作の間にワードラインに印加される極性の反対極性を意味する。
【００１７】
レベル検出器３０は、図１のレベル検出器３００と同じ機能を有するが、望ましい実施形態によれば、レベル検出器３０はさらに速い応答速度を有し工程及び温度変化に対して敏感ではない図８に示されている本発明に係るレベル検出器に代替される。
【００１８】
図４に示された実施形態は、リップルの除去されたＶＮＮを発生する電圧調整器であるＶＮＮ発生器４０を選択的に含む。このようなＶＮＮの供給により、さらに安定したネガティブワードラインバイアスが実現される。望ましい実施形態によるネガティブ電圧調整器については、図１０及び図１１を参照して後述する。本発明に係るネガティブ電圧調整器を使用する長所は、ネガティブ電圧調整器がＶＢＢにおいてリップルを除去できるということである。従って、前記ネガティブ電圧調整器は、さらに安定したネガティブワードラインバイアスを提供する。他の長所は、ＶＮＮ（一般的に、ほぼ−０．５ボルト）の絶対値がＶＢＢ（一般的に、ほぼ−１．０ボルト）の絶対値よりも小さいので（接地電位に近いので）、このようなＶＮＮによりプリチャージ動作の間にワードラインから除去すべき全体電荷量を小さくすることができる点である。ネガティブワードラインバイアス電圧（絶対値）を低下させるネガティブ電圧調整器を使用するさらに他の長所は、ネガティブワードライン構造の駆動回路の電力消費が小さい点である。
【００１９】
第２ネガティブチャージポンプ５０をトリガリングするために適したプリチャージ命令及びプリチャージ信号の例が図７に示されている。図７は、同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）装置の命令及び信号を示すタイミング図である。プリチャージ命令は、一般的に、ロウプリチャージ、オートプリチャージ、全バンクプリチャージなどのような外部命令である。信号は、一般的に、図７のＰＲのような内部信号である。しかし、本発明は、このような命令及び信号の使用またはＳＤＲＡＭ装置に限定されない。本発明は、ワードラインのプリチャージ動作に相当する他の適切な命令及び／または信号に従って動作するように具体化されうる。プリチャージ命令及びプリチャージ信号は、互いに置き換えて使われうる。従って、プリチャージ命令またはプリチャージ信号は、ワードラインのプリチャージ動作に対応するあらゆる適切な命令及び／または信号を言うものである。更に、本発明は、ワードラインに使われるものに限定されないだけでなく、ネガティブプリチャージ電圧で動作する他のあらゆる種類のメモリアクセスラインにも使われうる。
【００２０】
図５は、本発明によるネガティブ電圧発生器の他の実施形態を示す図面である。図５の実施形態にて、ネガティブ電圧調整器は存在せず、第２ネガティブチャージポンプ５０の出力は第１ネガティブチャージポンプ２０の出力に直接連結される。このような構成において、ＶＢＢ及びＶＮＮは同じ信号であり、第２ネガティブチャージポンプ５０はワードラインプリチャージ命令またはワードラインプリチャージ信号に応答し、あらかじめ決定されたネガティブ電荷を前記ワードライン制御回路に直接伝達するように設計される。
【００２１】
図６は、本発明によるネガティブ電圧発生器の第３実施形態を示す図面である。図６の実施形態は、第１及び第２ネガティブチャージポンプの出力に連結された入力と調整されたＶＮＮ信号を発生する出力とを有するネガティブ電圧調整器４０を含む点を除いて、図５の実施形態と同一である。
【００２２】
＜レベル検出器＞
図８は、本発明によるレベル検出器３０の実施形態を示す構成図である。図８のレベル検出器は、抵抗Ｒ１，Ｒ２より構成される第１電圧分配器、抵抗Ｒ３，Ｒ４より構成される第２電圧分配器、トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｎ１，Ｍｎ２より構成される差動増幅器及び一つまたはそれ以上のインバータＩＮＶ１，ＩＮＶ２を含む。前記第１電圧分配器は、内部基準電圧ＶＲＥＦと接地電源との間に連結される。前記第２電圧分配器は、内部基準電圧ＶＲＥＦとネガティブ電源ＶＢＢとの間に連結される。前記電圧分配器は、ＶＲＥＦと接地電源との間の電圧及びＶＲＥＦとＶＢＢとの間の電圧をそれぞれ分配することにより、次の式に従って、ＶＲＥＦ及びＶＢＢに応答して比較信号として作用する２つの分配信号Ｘ，Ｙを発生する。
【００２３】
【数１】

【００２４】
ＶＲＥＦは安定した基準電圧であるので、Ｘは一定値であり、出力ＺはＹがＸより大きいか、あるいは小さいかにより異なる。ＶＢＢの目標レベルは次の通り与えられる。
【００２５】
【数２】

【００２６】
トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｎ１，Ｍｎ２は、差動増幅器を構成するように配置されている。ここで、Ｍｐ３は、差動対をなす入力トランジスタとして配置されたＭｐ１及びＭｐ２をバイアスする電流源として配置されている。トランジスタＭｎ１，Ｍｎ２は、接地電源を基準とする電流ミラー負荷である。出力Ｚは、Ｍｐ１のドレーンとＭｎ１のドレーンとを連結した連結点から引き出されてインバータＩＮＶ１の入力に印加される。
【００２７】
前記差動増幅器は、高い電圧利得（一般的におよそ５０）を有するために、出力Ｚは、ＹがＸの上下にスイングするときに、インバータＩＮＶ１のスイッチングポイントを過ぎた後に高速でスイングする。前記差動増幅器の高い利得特性は、図９に示すように、レベル検出器３０のオン／オフディレイを低減する。その結果、ネガティブ電源の変動が低減される。
【００２８】
図８に示されたレベル検出器の他の長所は、抵抗により分圧された電圧レベルＸ及びＹは工程及び温度変化に敏感ではないので、レベル検出器３０もまたこのような変化に敏感でないということである。
【００２９】
さらに他の長所は、前記電圧分配器をＶＤＤまたは昇圧電源Ｖｐｐのようなポジティブ電源の代わりにＶＲＥＦに連結することにより、前記レベル検出器は、例えばＶＤＤがテスト動作の間に高められる時に発生する電源電圧の変化に敏感でないように製造できるということである。
【００３０】
図８に示されたレベル検出器のさらに他の長所は、電流ミラー負荷がＶＢＢ端子の代わりに接地電源端子を基準としているということである。これはＶＢＢからの電流引き込みを減らす。
【００３１】
さらに他の長所は、比較信号Ｘ，Ｙは、ＶＢＢより十分に高い静止電圧(quiescentvoltage)で前記電圧分配器によりバイアスされるということである。これは差動増幅器の設計を単純化させる。本質的に、前記電圧分配器は、前記ＶＢＢ信号を都合のよい電圧レベルにレベルシフトする。
【００３２】
本発明によるレベル検出器は、あらゆる場所に使われている図２に示された従来のレベル検出器を置き換えることができ、ネガティブワードライン構造を使用する実施形態に限定されない。
【００３３】
＜ネガティブ電圧調整器＞
図１０は、本発明によるネガティブ電圧調整器（ＶＮＮ発生器）４０の実施形態を示す構成図である。図１０のネガティブ電圧調整器は、抵抗Ｒ５，Ｒ６より構成される第１電圧分配器、抵抗Ｒ７，Ｒ８より構成される第２電圧分配器、トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｎ１，Ｍｎ２より構成される差動増幅器及び出力トランジスタＭｎ３を含む。
【００３４】
前記第１電圧分配器は、内部基準電圧ＶＲＥＦと接地電源との間に連結される。前記第２電圧分配器は、内部基準電圧ＶＲＥＦとトランジスタＭｎ３のドレーンとの間に連結される。Ｍｎ３のソースは、ネガティブ電源ＶＢＢに連結され、Ｍｎ３のゲートは、Ｍｎ１のドレーンとＭｐ１のドレーンとの間のノードＧである前記差動増幅器の出力に連結される。
【００３５】
トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｎ１，Ｍｎ２は、差動増幅器を構成するように配置されている。ここで、Ｍｐ３は、差動対をなす入力トランジスタとして配置されたＭｐ１及びＭｐ２をバイアスする電流源として配置されている。トランジスタＭｎ１，Ｍｎ２は、ネガティブ電源ＶＢＢを基準とする電流ミラー負荷として配置されている。
【００３６】
ＶＲＥＦと接地電源との間の電圧及びＶＲＥＦとＶＮＮとの間の電圧をそれぞれ分配することにより、前記電圧分配器は、ＶＲＥＦ及びＶＮＮに応答して比較信号として作用する２つの分配信号Ａ，Ｂを発生する。前記調整器がネガティブフィードバック配置に連結されるので、ノードＡ，Ｂ上の電圧は強制的に同じ値になる。従って、ＶＮＮは次の式で与えられる。
【００３７】
【数３】

【００３８】
ＶＢＢの電圧が変動すると、ノードＧの電圧はＶＢＢと同じ位相でそれに追従して、これによりＭｎ３のソースに対するゲートの電圧は一定になり、前記検出器のオン／オフ時間によるＶＢＢのリップルは、図１１に示されたようにＶＮＮにおいて除去される。
【００３９】
図１０のネガティブ電圧調整器の長所は、前記電圧分配器がＶＮＮより十分に高い静止電圧で前記比較信号Ａ，Ｂをバイアスするということである。これは一般的にＶＮＮとほぼ同じ電圧レベルでバイアスされる比較信号を有する他の調整器と比較される時、前記調整器を非常に単純化させる。本質的に、前記電圧分配器は、前記信号を都合のよい電圧レベルにレベルシフトする。
【００４０】
本発明の原理を望ましい実施形態を通して説明したが、本発明は、前記原理から逸脱しない範囲で修正されうるということは明白である。本発明については、請求項の思想及び範囲内から導き出されるあらゆる修正例を及び変形例を権利として請求する。
【００４１】
【発明の効果】
本発明によるネガティブ電圧発生器は、安定したネガティブ電圧を供給でき、例えばワードライン等のライン又はノードをプリチャージするために必要な電荷量を低減することができる。
【図面の簡単な説明】
【図１】従来技術のネガティブ電圧発生器を示す図面である。
【図２】従来技術のレベル検出器を示す図面である。
【図３】従来技術のネガティブ電圧発生器及びレベル検出器の動作を示す図面である。
【図４】本発明によるネガティブ電圧発生器の実施形態を示す図面である。
【図５】本発明によるネガティブ電圧発生器の第２実施形態を示す図面である。
【図６】本発明によるネガティブ電圧発生器の第３実施形態を示す図面である。
【図７】本発明の実施に適したワードラインプリチャージ命令の例を示すタイミング図である。
【図８】本発明によるレベル検出器の実施形態を示す構成図である。
【図９】本発明によるレベル検出器の実施形態の動作を示す図面である。
【図１０】本発明によるネガティブ電圧調整器の実施形態を示す図面である。
【図１１】本発明によるネガティブ電圧調整器の実施形態の動作を示す図面である。
【符号の説明】
１０ オシレータ
２０ 第１ネガティブチャージポンプ
３０ レベル検出器
４０ ＶＮＮ発生器
５０ 第２ネガティブチャージポンプ
ＶＢＢ 出力

Claims (33)

1. 出力を有する第１チャージポンプと、
   前記第１チャージポンプの出力に連結された出力を有する第２チャージポンプとを備え、
   前記第１チャージポンプは、ネガティブ電圧を選択されていないメモリセルのワードラインに印加するものであり、
   前記第２チャージポンプは、ワードラインプリチャージ信号に応答してアクティブ化され、ワードラインを遮断する追加的なネガティブ電荷を供給するものであり、
   前記第２チャージポンプが、ワードラインプリチャージ信号のみにより制御されることを特徴とする半導体メモリ装置のネガティブ電圧発生器。
2. 前記第１チャージポンプの出力に連結された入力及び前記第２チャージポンプの出力に連結された出力を有するネガティブ電圧調整器をさらに備えることを特徴とする請求項１に記載のネガティブ電圧発生器。
3. 前記第１チャージポンプの出力が、前記第２チャージポンプの出力に直接連結されていることを特徴とする請求項１に記載のネガティブ電圧発生器。
4. 前記第１及び第２チャージポンプの出力に連結された入力を有するネガティブ電圧調整器をさらに備えることを特徴とする請求項３に記載のネガティブ電圧発生器。
5. 前記第１チャージポンプの出力に連結された入力を有するレベル検出器をさらに備えることを特徴とする請求項１に記載のネガティブ電圧発生器。
6. オシレータと、
   前記オシレータに連結された入力及び前記オシレータが発生するオシレーティング信号に応答して第１ネガティブ電圧を発生する出力を有する第１チャージポンプと、
   前記第１チャージポンプの出力に連結された入力及び前記第１ネガティブ電圧に応答して第２ネガティブ電圧を発生する出力を有するネガティブ電圧調整器と、
   前記ネガティブ電圧調整器の出力に連結された出力を有する第２チャージポンプとを備え、
   前記ネガティブ電圧調整器は、ネガティブ電圧を選択されていないメモリセルのワードラインに印加するものであり、
   前記第２チャージポンプは、ワードラインプリチャージ信号に応答してアクティブ化され、ワードラインを遮断する追加的なネガティブ電荷を供給するものであり、
   前記第２チャージポンプが、ワードラインプリチャージ信号のみにより制御されることを特徴とする半導体メモリ装置のネガティブ電圧発生器。
7. 前記第１チャージポンプの出力に連結された入力及び前記オシレータに連結された出力を有するレベル検出器をさらに備えることを特徴とする請求項６に記載のネガティブ電圧発生器。
8. ネガティブ電圧発生器の第１チャージポンプが、選択されていないメモリセルのワードラインに印加するネガティブ電圧を発生する段階と、
   ワードラインプリチャージ信号に応答して前記ネガティブ電圧発生器の第２チャージポンプが発生する所定の追加的な電荷量が前記ネガティブ電圧に供給される段階とを備え、
   前記第２チャージポンプが、ワードラインプリチャージ信号のみにより制御されることを特徴とする半導体メモリ装置の動作方法。
9. ネガティブ電圧発生器の第１チャージポンプが第１ネガティブ電圧を発生する段階と、
   前記第１ネガティブ電圧を調節して選択されていないメモリセルのワードラインに印加する第２ネガティブ電圧を発生する段階と、
   ワードラインプリチャージ信号に応答して前記ネガティブ電圧発生器の第２チャージポンプが発生する所定の追加的な電荷量が前記第２ネガティブ電圧に供給される段階とを備え、
   前記第２チャージポンプが、ワードラインプリチャージ信号のみにより制御されることを特徴とする半導体メモリ装置の動作方法。
10. 前記レベル検出器が、
    第１入力及び第２入力を有する差動増幅器と、
    前記差動増幅器の前記第１入力に連結された第１電圧分配器と、
    前記差動増幅器の前記第２入力に連結され、ネガティブ電圧に応答して前記差動増幅器の第２入力を駆動する第２電圧分配器とを備えることを特徴とする請求項５又は７に記載の半導体装置のネガティブ電圧発生器。
11. 前記第１電圧分配器が、基準電圧に応答して前記差動増幅器の第１入力を駆動することを特徴とする請求項１０に記載のネガティブ電圧発生器。
12. 前記第１電圧分配器が、
    前記基準電圧と前記差動増幅器の第１入力との間に連結された第１抵抗と、
    前記差動増幅器の第１入力と電源端子との間に連結された第２抵抗とを備えることを特徴とする請求項１１に記載のネガティブ電圧発生器。
13. 前記第２電圧分配器が、
    前記基準電圧と前記差動増幅器の第２入力との間に連結された第１抵抗と、
    前記差動増幅器の第２入力と前記ネガティブ電圧との間に連結された第２抵抗とを備えることを特徴とする請求項１１に記載のネガティブ電圧発生器。
14. 前記第１電圧分配器が、
    基準電圧と前記差動増幅器の第１入力との間に連結された第１抵抗と、
    前記差動増幅器の第１入力と電源端子との間に連結された第２抵抗とを備え、
    前記第２電圧分配器が、
    前記基準電圧と前記差動増幅器の第２入力との間に連結された第３抵抗と、
    前記差動増幅器の第２入力と前記ネガティブ電圧との間に連結された第４抵抗とを備え、
    前記差動増幅器が、
    前記第１及び第２入力に連結された入力トランジスタの差動対と、
    前記入力トランジスタの差動対に連結された電流源と、
    前記入力トランジスタの差動対に連結された負荷とを備え、
    前記ネガティブ電圧レベル検出器が前記差動増幅器の出力に連結された入力を有するインバータをさらに備えることを特徴とする請求項１０に記載のネガティブ電圧発生器。
15. 前記レベル検出器が、
    第１入力及び第２入力を有する差動増幅器と、
    前記差動増幅器の第１入力に連結され、基準電圧に応答して前記差動増幅器の第１入力を駆動してポジティブ電圧に前記差動増幅器の第１入力を保持する第１電圧分配器と、
    前記差動増幅器の第２入力に連結され、ネガティブ電圧に応答して前記差動増幅器の第２入力を駆動してポジティブ電圧に前記差動増幅器の第２入力を保持する第２電圧分配器とを備えることを特徴とする請求項５又は７に記載の半導体装置のネガティブ電圧発生器。
16. 前記第１電圧分配器が、
    前記基準電圧と前記差動増幅器の第１入力との間に連結された第１抵抗と、
    前記差動増幅器の第１入力と電源端子との間に連結された第２抵抗とを備えることを特徴とする請求項１５に記載のネガティブ電圧発生器。
17. 前記第２電圧分配器が、
    前記基準電圧と前記差動増幅器の第２入力との間に連結された第１抵抗と、
    前記差動増幅器の第２入力と前記ネガティブ電圧との間に連結された第２抵抗とを備えることを特徴とする請求項１５に記載のネガティブ電圧発生器。
18. 前記第１ネガティブ電圧を検出する検出段階を更に備え、前記検出段階が、
    基準電圧を分配して第１分配信号を発生する段階と、
    ネガティブ電圧を分配して第２分配信号を発生する段階と、
    前記第１及び第２分配信号の間の差を増幅する段階とを備えることを特徴とする請求項９に記載の半導体装置の動作方法。
19. 前記基準電圧を分配する段階が、前記基準電圧をレベルシフトする段階を備えることを特徴とする請求項１８に記載の半導体装置の動作方法。
20. 前記ネガティブ電圧を分配する段階が、前記ネガティブ電圧をレベルシフトする段階を備えることを特徴とする請求項１８に記載の半導体装置の動作方法。
21. 前記第１及び第２分配信号の間の差を増幅する段階が、基準電圧を電源電圧とする差動増幅器で増幅する段階を備えることを特徴とする請求項１８に記載の半導体装置の動作方法。
22. 前記ネガティブ電圧調整器が、
    第１入力、第２入力及び出力を有する差動増幅器と、
    前記差動増幅器の出力に連結され、第１ネガティブ電圧から第２ネガティブ電圧を発生させるように配置された出力トランジスタと、
    前記差動増幅器の第１入力に連結された第１電圧分配器と、
    前記差動増幅器の第２入力に連結され、前記第２ネガティブ電圧に応答して前記差動増幅器の第２入力を駆動する第２電圧分配器とを備えることを特徴とする請求項２、４及び６のいずれか１項に記載の半導体装置のネガティブ電圧発生器。
23. 前記第１電圧分配器が、基準電圧に応答して前記差動増幅器の第１入力を駆動することを特徴とする請求項２２に記載の半導体装置のネガティブ電圧発生器。
24. 前記第１電圧分配器が、
    前記基準電圧と前記差動増幅器の第１入力との間に連結された第１抵抗と、
    前記差動増幅器の第１入力と電源端子との間に連結された第２抵抗とを備えることを特徴とする請求項２３に記載の半導体装置のネガティブ電圧発生器。
25. 前記第２電圧分配器が、
    基準電圧と前記差動増幅器の第２入力との間に連結された第１抵抗と、
    前記差動増幅器の第２入力と前記第２ネガティブ電圧との間に連結された第２抵抗とを備えることを特徴とする請求項２２に記載の半導体装置のネガティブ電圧発生器。
26. 前記第１電圧分配器が、
    基準電圧と前記差動増幅器の第１入力との間に連結された第１抵抗と、
    前記差動増幅器の第１入力と電源端子との間に連結された第２抵抗とを備え、
    前記第２電圧分配器が、
    前記基準電圧と前記差動増幅器の第２入力との間に連結された第３抵抗と、
    前記差動増幅器の第２入力と前記第２ネガティブ電圧との間に連結された第４抵抗とを備え、
    前記差動増幅器が、
    前記第１及び第２入力に連結された入力トランジスタの差動対と、
    前記入力トランジスタの差動対に連結された電流源と、
    前記入力トランジスタの差動対に連結された負荷とを備え、
    前記出力トランジスタが前記差動増幅器の出力端子に連結された第２端子を含むことを特徴とする請求項２２に記載の半導体装置のネガティブ電圧発生器。
27. 前記ネガティブ電圧調整器が、
    第１入力、第２入力及び出力を有する差動増幅器と、
    前記差動増幅器の出力に連結されて第１ネガティブ電圧から第２ネガティブ電圧を発生させるように配置された出力トランジスタと、
    前記差動増幅器の第１入力に連結され、基準電圧に応答して差動増幅器の第１入力を駆動してポジティブ電圧に前記差動増幅器の第１入力を保持する第１電圧分配器と、
    前記差動増幅器の第２入力に連結され、前記第２ネガティブ電圧に応答して前記差動増幅器の第２入力を駆動してポジティブ電圧に前記差動増幅器の第２入力を保持する第２電圧分配器とを備えることを特徴とする請求項２、４及び６のいずれか１項に記載の半導体装置のネガティブ電圧発生器。
28. 前記第１電圧分配器が、
    前記基準電圧と前記差動増幅器の第１入力との間に連結された第１抵抗と、
    前記差動増幅器の第１入力と電源端子との間に連結された第２抵抗とを備えることを特徴とする請求項２７に記載の半導体装置のネガティブ電圧発生器。
29. 前記第２電圧分配器が、
    前記基準電圧と前記差動増幅器の第２入力との間に連結された第１抵抗と、
    前記差動増幅器の第２入力と前記第２ネガティブ電圧との間に連結された第２抵抗とを備えることを特徴とする請求項２７に記載の半導体装置のネガティブ電圧発生器。
30. 前記第１ネガティブ電圧を調節する調節段階を備え、前記調節段階が、
    基準電圧を分配して第１分配信号を発生する段階と、
    前記第１ネガティブ電圧を分配して第２分配信号を発生する段階と、
    前記第１及び第２分配信号との間の差を増幅することにより駆動信号を発生する段階と、
    前記駆動信号に応答し、前記第１ネガティブ電圧及び前記第２ネガティブ電圧に連結された出力トランジスタを駆動する段階とを備えることを特徴とする請求項９に記載の半導体装置の動作方法。
31. 前記基準電圧を分配する段階が、前記基準電圧をレベルシフトする段階を備えることを特徴とする請求項３０に記載の半導体装置の動作方法。
32. 前記第１ネガティブ電圧を分配する段階が、前記第１ネガティブ電圧をレベルシフトする段階を備えることを特徴とする請求項３１に記載の半導体装置の動作方法。
33. 前記第１及び第２分配信号間の差を増幅する段階が、基準電圧を前記第２ネガティブ電圧とする差動増幅器を使用する段階を備えることを特徴とする請求項３１に記載の半導体装置の動作方法。

Images