TW556210B - Negative voltage generator for a semiconductor memory device - Google Patents

Negative voltage generator for a semiconductor memory device Download PDF

Info

Publication number
TW556210B
TW556210B TW091109128A TW91109128A TW556210B TW 556210 B TW556210 B TW 556210B TW 091109128 A TW091109128 A TW 091109128A TW 91109128 A TW91109128 A TW 91109128A TW 556210 B TW556210 B TW 556210B
Authority
TW
Taiwan
Prior art keywords
voltage
input
negative voltage
differential amplifier
coupled
Prior art date
Application number
TW091109128A
Other languages
English (en)
Inventor
Jae-Yoon Sim
Jei-Hwan Yoo
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW556210B publication Critical patent/TW556210B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Description

556210 A7 B7 五、發明説明（彳 ） 此申請案主張由本申請案的相同發明人所提，申請於 2001年5月4日之臨時中請案號碼________的優先權，其名 稱為”用於半導體記憶裝置的負電壓產生器”，其内容以引 用的方式併入本文參考。 背景 1. 發明領域 本發明一般與半導體記憶裝置有關，且特別與用於半導 體記憶裝置的負電壓產生器有關。 2. 相關技藝說明 在一個典型的半導體記憶裝置在每個記憶單元使用一個 存取電晶體以儲存，讀取，和刷新在單元内的資料。一個 記憶單元的刷新時間是被此存取電晶體的漏電流所降級。 一個負偏壓字線模式已被發明以減少此漏電流。一個採用 一個負字線模式的記憶裝置將一個負電壓Vbb或Vnn加在未 選到的記憶單元的字線上。此也稱做對字線向後偏壓。 圖1圖示了包含一個振盪器100, 一個負電荷幫浦200和位 準偵測器300的一個先前技藝的負電壓產生器。圖1的產生 器已廣泛地用於產生一個負電壓（Vbb)以對半導體裝置的基 底做反向偏壓，因而減少了漏電流。因此真經常被稱做基 底電壓產生器。其產生一個使用負回饋操作的調節過的負 電壓供應。當Vbb由於基底的漏電流而增加時，偵測器300 啓動了之後驅動電荷幫浦200的振盪器100。Vbb的電壓被 電荷幫浦驅動得更負直到此偵測器使振盪器失效為止。 圖2圖示了一個典型的先前技藝的Vbb位準偵測器300。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）
裝 訂
556210 A7 B7 五、發明説明（2 當由於基底漏電流而使得Vbb增加時，源-汲極等效電阻 M2(700)增加，因而引起節點a的電壓升高。當節點A到達 反相器900的切換點，輸出信號out升到高位準且啓動接著 以一方波驅動負電荷幫浦200的振盪器1〇〇。此負電荷幫浦 包含了安排成典型的負電荷幫浦組態的一個電容4〇〇和兩個 二極體DGND(500)和DSUB(600)。當方波信號是在高位 準時，節點B被箝制在接地點DGND的一個臨界電壓（Vth) 之上，然而電容400的另一端被充電到正的供應電壓Vdd。 然後’當方波掉到低位準時，此電容經由DSUB將負電荷打 到 Vbb。 為了要具體實現一個負偏壓字線模式，以上所說明參考 到圖1和圖2的先前技藝的負電壓產生器也已被用來提供負 偏壓給字線。無論如何，此先前技藝的產生器並不很適合 用於驅動負字線。圖1和圖2所示的調節器原先是要來提供 一用來對半導體基底作反向或向後偏壓少量電流。一個負 偏壓字線模式，無論如何，需要大的電流驅動能力以在字 線預先充電操作期間將字線自一昇高電壓Vpp放電到負電壓 Vbb或Vnn。這些大的放電電流引起負電壓供應的波動。因 為其消耗了來自負電壓供應的的額外操作電流，所以用於 負偏壓字線模式的驅動電路增加了對負電壓產生器的額外 需求。 先前技藝的負電壓產生器的另一個問題是此偵測器3〇〇的 電壓增益是非常的低（〜0.1)，以致於其反應時間慢。如此 引起一長的開/關延遲時間（〜lus)，其會導致如圖3所示的 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
556210
在負電壓Vbb上的-大的漣波成分。此偵測器的—個更進一 步問題是其對製程和溫度的變動高度敏感。 摘要 根據本發明的一種負電壓產生器被控制以回應字線預先 充電信號。 本發明的一個方面是一種用於半導體記憶裝置的負電壓 產生态，包含：具有一個輸出的第一電荷幫浦；和具有一 個耦合到第一電荷幫浦輸出的輸出之第二電荷幫浦，其中 此第一電荷幫浦被修改成為一個字線預先充電信號所控 制。本發明的另一方面是用以操作半導體記憶裝置的一種 方法，包含控制一負電壓產生器以回應字線預先充電信 號。 本發明的另一方面是一個用於半導體裝置的位準偵測 态，包含：具有一個第一輸入和一個第二輸入的一個差動 放大器；耦合到此差動放大器的第一輸入的第一分壓器； 耦合到此差動放大器的第二輸入而且修改成驅動此差動放 大器的第二輸入以回應一輸出信號的第二分壓器。本發明 的另一方面是用以偵測在半導體裝置的電壓的一種方法， 包含：對一參考信號作分壓，因而產生第一分壓信號；對 此電壓作分壓，因此產生第二分壓信號；而且放大第一分 壓信號和第二分壓信號之間的差。 本發明的更進一步的方面是一個用於半導體裝置的負電 壓調節器，包含：具有一個第一輸入，一個第二輸入和一 個輸出的一個差動放大器；耦合到此差動放大器的輸出的 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
556210 A7 B7 五、發明説明（4 )
輸出電晶體；耦合到此差動放大器的第一輸入的第一分壓 器，輕合到此差動放大器的第二輸入而且修改成驅動此差 動放大器的第二輸入以回應來自此輸出電晶體輸出信號的 第二分壓器。本發明的另一方面是用以產生在半導體裝置 上的第一負電壓的一種方法，包含：產生第二負電壓；對 一參考信號作分壓，因而產生第一分壓信號；對第一負電 壓作分壓，因而產生第二分壓信號，放大第一分壓信號和 第一分壓信號之間的差，因而產生一驅動信號；驅動輕合 於第一負電壓和第二負電壓之間的一輸出電晶體以回應此 驅動信號。 裝 訂
而本發明的另一方面是一種具有包含負電壓產生器之負 偏壓子線模式的半導體記憶裝置，包含··一修改以產生第 一負電壓的電荷幫浦；和一耦合到此負電荷幫浦且修改藉 由調整第一負電壓以產生第二負電壓的負電壓調節器。本 發明的另一方面是用以在具有負偏壓字線模式的半導體記 憶裝置上驅動一字線的一種方法，包含：產生第一負電 壓；藉由調整第一負電壓以產生第二負電壓；和以第二負 電壓驅動此字線。 ' 本發明的這些和其它方面被揭示且宣告。· 圖示簡單說明 圖1是一個先前技藝的負電壓產生器的圖形。 圖2是一個先前技藝的位準偵測器的電路圖。 圖3圖示了一個先前技藝的負電壓產生器和位準偵測器的 操作。 、
發明説明（5 ) 圖4是一個依照本發明的一個負電壓產生器的一個實施例 的圖形。 圖5圖示了一個依照本發明的一個負電壓產生器的第二種 實施例的圖形。 圖6圖示了一個依照本發明的一個負電壓產生器的第三種 實施例的圖形。 圖7圖示了一個適合本發明使用的某範例字線預先充電命 令和信號的時序圖。 圖8是一個依照本發明的一個位準偵測器的實施例的圖 形。 圖9圖示了一個依照本發明的一個位準偵測器的實施例之 操作。 圖1 〇疋一個依照本發明的一個負電壓調節器的實施例的 電路圖。 圖11是一個依照本發明的一個負電壓調節器的實施例之 操作。 詳細說明 負電壓產生器 圖4是一個依照本發明的一個負電壓產生器的一個實施例 的圖形。圖4的實施例包含安排如先前技藝的_個振逢器 ίο，一個具有一個輸出Vbb的負電荷幫浦2〇和位準偵測器 30。無論如何，圖4的實施例更進一步包含具有一經由如圖 4所示的Vnn產生器或經由如圖5和6所示的直接連接，或經 由任何其它適合的安排而耦合到第一負電荷幫浦2〇輸出的 輸出之第二負電荷幫浦5〇。第二負電荷幫浦5()(也稱為 556210 A7 B7 五、發明説明（6 ) ”踢者”）被啓動且提供用以關閉一字線以回應預先充電命令 或信號的額外負電荷。此第二負電荷幫浦較佳地設計成提 供一精確的預先決定數量的負電荷。因此，藉由提供大部 分用來關閉字線所需的預先充電電流，第二電荷幫浦戲劇 性地減少了在負電壓供應上的電壓波動。 在一個較佳的實施例中，第二電荷幫浦基本上被建構成 與第一電荷幫浦相同，但其被啓動以回應預先充電命令或 信號。第二電荷幫浦上的電容較佳地調整大小以在預先充 電操作期間自一字線放掉剛好數量的電荷。 因為大部分的半導體記憶裝置操作自參考到電源供應接 地的正的電源供應，一向後偏壓模式是以負電壓來說明。 無論如何，如在此所用的，負被了解僅僅意味著與存取操 作時加到字線上的信號之相反極性。 偵測器30執行如在圖1中的位準偵測器300的相同功能， 但在一個較佳的實施例中，其為一依照本發明諸如圖8以下 所示具有一較快的反應時間和較大的製程和溫度變動的免 疫力的偵測器所取代。 圖4所示的一個實施例更進一步包含其為藉由抵消在Vbb 上的漣波以產生Vnn的電壓調節器的一個選擇性的Vnn產生 器40。因此，使用Vnn供應可以得到一較為穩定的負字線 偏壓。關於圖10和11之負電壓調節器的一個較佳的實施例 在以下作說明。使用依照本發明的一個負電壓調節器的一 項優點是其消除了在Vbb上的漣波。因此，其提供了 一較為 穩定的負字線偏壓。另一個優點是因為Vnn(典型地約-0.5 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂
556210 A7 _________B7___ 五、發明説明（7 ) 伏特）是不如Vbb(典型地約-ΐ·〇伏特）那麼負，所以其減少 了在預先充電操作期間，必須自一字線上移除的電荷總 量。使用一個負電壓調節器以減少此負字線偏壓電壓的更 進一步優點是用於此負字線驅動模式的驅動電路花費較少 的功率。 適合用於激勵此第二負電荷幫浦上的預先充電命令和信 號的範例是如圖7中所示的，圖7為用於一個同步動態隨機 存取記憶體（SDRAM)裝置的命令和信號之時序圖。預先充 電命令典型地是諸如列預先充電，自動預先充電，所有記 憶區塊預先充電，等等的外部命令。信號典型地是諸如圖7 中的PR之類的内部信號。無論如何，本發明不限於的使用 於這些命令和信號，或也不限於SDRAM裝置《本發明可以 被修改成與任何其它預先處理或相當於用於字線上預先充 電操作之適當的命令和/或信號一齊作用。預先充電命令和 信號將被交互使用。因此，預先充電命令和信號被了解係 指任何預先處理或相當於用於字線上預先充電操作的適當 的命令和/或信號《此外，本發明不限於使用於字線使用， 但也可以使用於其它任何型式的操作於負預先充電電壓之 記憶體存取線。 圖5是一個依照本發明的一個負電壓產生器的另一個實施 例的圖形。圖5中的實施例中，沒有一個電壓調節器，而且 第二負電荷幫浦50的輸出直接連接到第一負電荷幫浦2〇的 輸出。在這種組態中，Vbb和Vnn是相同的信號，而且第二 電荷幫浦被設計成遞送此預先決定負電荷直接到字線控制 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公复） 556210 A7 B7 五、發明説明（8 電路以回應字線預先充電命令或信號。 圖6是-個依照本發明的-個負電壓產生器的第三種實施 例的圖形。圖6的實施例是與圖5的實施例相同，除了其包 含具有-個耦合到-第-電荷幫浦和第二電荷幫浦輸出之 輸入’和-個產生調節過的™號之輪出的負電壓調節器 40 ° 位準偵測器
裝 訂
圖8是一個依照本發明的一個位準偵測器的實施例的圖 形。圖8中的位準债測器包含一個由電阻玟丨和尺]*組成的 第一分壓器，一個由電阻R3和R4所組成的第二分壓器，一 個由電晶體MP2，Mp2，Mp3，Mnl和Mn2所組成的差動 放大器，和一個或多個反相器INV1，INV2。此第一分壓 器被連接於一内部參考電壓Vref和一個電源供應接地點之 間。此第二分壓器被連接於一内部參考電壓vref和一個負 電源供應’在此例為Vbb之間。這些分壓器將介於vref和 接地點之間以及Vref和Vbb之間的電壓做分壓，因而產生 了依照以下的方程式以回應Vref和Vbb，操作為比較信號 的兩個分壓信號X和Y X = Vref·—和 Y = (Vref-Vbb)·—— R1 + R2 R3 + R4
Vref是一個穩定的參考電壓，所以χ有一個常數值，而且 輸出Z將視γ是否高於或低於X而定。Vbb的目標值是由如 下的公式所給：
Vbb = Vref · R2R3-R1R4 R1R3 + R2R3 電晶體Mpl，Mp2，Mp3，Mnl和Mn2被安排成一個差 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 556210 A7 B7 五、發明説明（9 ) 動放大裔，以Mp3形成一個電流源來對安排成輸入電晶體 之差動對的乂^和“”作偏壓。電晶體Mnl*Mn2被安排 成-個參考到此電源供應接地的電流鏡射負載。輸出z是由 Mpl和Mnl的汲極之間拉出，且加到反相 器INV1的輸入 上β 因為此差動放大器有一個高的電壓增益（一般大約是 50) ’當Υ在X之上和之下擺動時，輸出冗會快速地通過反相 器INV1的父換點作擺動。此差動放大器的高增益特性減少 了如圖9所示㈣測器的開/關的延遲。如此，依序地減少 了此負電壓供應的波動。 如圖8所示的位準偵測器的另一優點是其電阻分壓位準χ 和Υ對製程和溫度的變動不敏感，所以此賴器也對這些變 動不敏感。 更進一步的疋優點是，藉由將這些分壓器連接到Vref而 非諸如Vdd的正電壓供應或是諸如外^的昇高電壓源，此位 準偵測器可以被做成訝此負電壓供應的變動不敏感，發生 的例子如當在一測試操作期間時Vdd增加。 但如圖8所示的位準谓測器的另-優點是此電流鏡射負載 被參考到此電源供應接地端點而不是Vbb端點 。如此減少了 流自Vbb的電流。 一個額外的優點是比較信號χ和Y是由這些分壓器在一個 遠高於Vbb之上的靜態電壓來做偏壓 。如此簡化了此差動放 大器的設計。實際上，這些分壓器位準將vbb信號移到一更 方便的電壓位準。 -12- 本紙張尺度適用中國國豕標準(CNS) A4規格(210X 297公釐) 556210 A7 B7 五、發明説明（1() 依照本發明的一個位準偵測器可以在任何地方取代如圖2 中所示的傳統型位準偵測器而且不限於使用負字線模式的 應用上。 負電壓調節器 圖10是一個依照本發明的一個負電壓調節器（Vnn產生器） 的實施例的圖形。圖10的調節器包含了一個由電阻R5和R6 所組成的第一分壓器，一個由電阻R7和R8所組成的第二分 壓器，一個由電晶體Mpl，Mp2，Mp3，Mnl和Mn2所組 成的差動放大器，和一個輸出電晶體Mn3。 裝 訂
此第一分壓器被連接於一内部參考電壓Vref和一個電源 供應接地點之間。此第二分壓器被連接於一内部參考電壓 Vref和電晶體Mn3的汲極之間。Mn3的源極被連接到此負 電源供應Vbb，Mn3的閘極被連接到此差動放大器的輸 出，位於Mnl和Mpl的汲極之間的節點G。 電晶體Mpl，Mp2，Mp3，Mnl和Mn2被安排組成一個 差動放大器，以Mp3形成一個電流源來對安排成輸入電晶 體之差動對的Mpl和Mp2作偏壓。電晶體Mnl和Mn2被安 排成一個參考到此負電源供應Vbb的電流鏡射負載。 這些分壓器將介於Vref和接地點之間以及Vref和Vnn之 間的電壓做分壓，因此產生了操作為比較信號以回應Vref 和Vnn的兩個分壓信號A和B。因為此調節器是以負回饋的 安排方式來連接，所以在節點A和B上的電壓被強迫成相同 的值。因此，Vnn的值是由如下的公式所給：
Vm = Vref· R6R7-R5R8 R5R8 + R6R8 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 556210 A7 B7 五 發明説明（U ) 當Vbb的電壓變動時，節點G的電壓保持和Vbb同相以便 Mn3的閘極到源極電壓仍然保持常數，而且如圖11所示， 由偵測器開/關時間所引起的Vbb漣波會在Vnn上被抵消。 圖10中的負電壓調節器的一個優點是這些比較信號A和B 是由這些分壓器在一個遠高於Vnn之上的靜態電壓來做偏 壓。與其它典型地具有偏壓於大約Vnn相同電壓位準的比較 信號之調節器相比，如此做大大地簡化了此調節器電路。 實際上，這些分壓器位準將這些信號移到一更方便的電壓 位準上。 在以其某些較佳的實施例來說明和例舉本發明的原理 後，很顯然地本發明可以在安排和細節上作修改而不會脫 離這些原理。我們聲明所有的修改和變動都來自以下的申 請專利範圍的精神和範圍之内。 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

  1. • 一種用於半導體記憶裝置的負電壓產生器，包含： 一個具有一個輸出的第一電荷幫浦；和 一個具有一個耦合到第一電荷幫浦輸出的輸出之第二 電何幫浦，其中此第二電荷幫浦適於受一個預先充電信 號所控制。 2·根據申請專利範圍第1項之負電壓產生器，更進一步包含 一個具有一個耦合到第一電荷幫浦輸出的輸入，和一個 輕合到第二電荷幫浦輸出的輸出之負電壓產生器。 3·根據申請專利範圍第1項之負電壓產生器，其中第一電荷 幫浦輸出的輸出直接連接到第二電荷幫浦之輸出。 4·根據申請專利範圍第3項之負電壓產生器更進一步包含一 個具有一耦合到第一和第二電荷幫浦之輸出的輸入之負 電壓調節器。 ' 5·根據申請專利範圍第1項之負電壓產生器更進一步包含一 個具有一耦合到第一負電荷幫浦之輸出的輸入之位準偵 測器。 ' 6, 一種用於半導體記憶裝置的負電壓產生器，包含： 一個振盪器； 一個具有一耦合到此振盪器的輸入和用以產生一第一 負電壓以回應來自振盪器的之振盪信號的輸出之第一電 荷幫浦； 一個具有一個耦合到此負電壓調節器輸出的輸入和一 個用以產生一第二負電壓以回應此第一負電壓的輸出之 負電壓調節器；和 -15· 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 556210
    具有一個耦合到此負電壓調節器輸出的輸出之第二電 荷幫4其中此第一電荷幫浦適於受一字線預先充電俨 號所控制。 ' ° 7.根據申請專利範圍第6項之負電壓產生器，更進一步包含 一個具有一耦合到第一電荷幫浦輸出的輸入和一個耦合 到此振盪器的輸出之位準偵測器。 8·根據申請專利範圍第6項之負電壓產生器，其中第二電荷 幫浦適於將預定的電荷量打到第二負電壓，以回應此字 線預先充電信號。 # 9. 一種用以操作半導體記憶裝置的方法，包含： 自負電壓產生器的第-電荷幫浦產生一負電壓；以及 自此負電壓產i器的第二電荷幫浦提供預定的電荷量 給此負電壓以回應預先充電信號。 10· —種用以操作半導體記憶裝置的方法，包含： 自一負電壓產生器的第一電荷幫浦產生一第一負電 壓； ' 藉由調節此第一負電壓以產生一第二負電壓；以及 自此負電壓產生器的第二電荷幫浦提供預定的電荷量 給此第二負電壓以回應預先充電信號。 11·根據申請專利範圍第9或10項之方法，其中此預先充電信 號是一個字線預先充電信號。 12. —種用於半導體裝置的負電壓位準谓測器，包含· 一個具有一個第一輸入和一個第二輸入的差動放大 3S · 裔， -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） A BCD 556210 六、申請專利範圍 一個耦合到此差動放大器的第一輸入之第一分壓器； 以及 一個耦合到此差動放大器的第二輸入且被修改成來驅 動此差動放大器的第二輸入以回應一負電壓之第二分壓 器。 13. 根據申請專利範圍第12項之負電壓位準偵測器，其中第 一分壓器適於驅動此差動放大器的第一輸入以回應一參 考電壓。 14. 根據申請專利範圍第13項之負電壓位準偵測器，其中第 一分壓器包含： 一個耦合於此參考電壓和此差動放大器的第一輸入之 間的第一電阻；和 一個耦合於此差動放大器的第一輸入和一電源供應端 點之間的第二電阻。 15 ·根據申請專利範圍第13項之負電壓位準偵測器，其中第 二分壓器包含： 一個耦合於此參考電壓和此差動放大器的第二輸入之 間的第一電阻；和 一個耦合於此差動放大器的第二輸入和此負電壓之間 的第二電阻。 16·根據申請專利範圍第12項之負電壓位準偵測器，其中第 一分壓器包含： 一個耦合於一參考電壓和此差動放大器的第一輸入之 間的第一電阻；和 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 556210 A8 B8 C8 申請專利範圍 一個耦合於此差動放大器的第一輸入和一電源供應端 點之間的第 二電阻。 其中此第二分壓器包含： 一個耦合於此參考電壓和此差動放大器的第二輸入之 間的第三電阻；和 一個耦合於此差動放大器的第二輸入和此負電壓之間 的第四電阻； 其中此差動放大器包含： 一對耦合到第一和第二輸入端點的輸入電晶體之差動 對， 耦合到這些電晶體的差動對的一個電流源，和 耦合到這些電晶體的差動對的一個負載；和 更進一步包含一個具有耦合到此差動放大器一個輸出 之輸入的反相器。 一種用於半導體裝置的負電壓位準偵測器，包含： 一個具有一個第一輸入和一個第二輸入的差動放大 器； 一個輕合到此差動放大器的第一輸入且被修改成來驅 動此差動放大器的第一輸入以回應一參考電壓之第一分 壓器，其中此第一分壓器適於將此差動放大器的第一輸 入維持在一正電壓；和 一個耦合到此差動放大器的第二輸入且被修改成來驅 動此差動放大器的第二輸入，以回應一負電壓之第二分 壓器，其中此第二分壓器適於將此差動放大器的第二輸 -18· 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    裝 iy Φ D8 請專利範圍 入維持在一正電壓。 18·根據申請專利範圍第17項之負電壓位準偵測器，其中第 一分壓器包含： 一個輕合於一參考電壓和此差動放大器的第一輸入之 間的第一電阻；和 一個耦合於此差動放大器的第一輸入和一電源供應端 點之間的第二電阻。 19·根據申請專利範圍第17項之負電壓位準偵測器，其中第 二分壓器包含： 一個耗合於一參考電壓和此差動放大器的第二輸入之 間的第一電阻；和 一個耦合於此差動放大器的第二輸入和此負電壓之間 的第二電阻。 2〇· —種用以偵測在半導體裝置上的負電壓之方法，包含： 對一參考電壓作分壓，因而產生第一分壓信號； 對此負電壓作分壓，因而產生第二分壓信號；和 放大第一分壓信號和第二分壓信號之間的差。 2l·根據申請專利範圍第20項之方法，其中對此參考電壓作 分壓包含對此參考電壓作位準移動。 •根據申請專利乾圍第20項之方法，其中對此負電壓作分 壓包含對此負電壓作位準移動。 •根據申请專利犯圍第20項之方法，其中放大第一分歷作 號和第二分壓信號之間的差包含將一差動放大器参考到 一電源供應電壓。 -19- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 556210 B8 C8 _ _D8 六、申請專利範圍 24· —種用於半導體裝置的負電壓調節器，包含： 一個具有一個第一輸入、一個第二輸入和一個輸出的 差動放大器； 一個耦合到此差動放大器輸出且被安排以自第一負電 壓產生第二負電壓的輸出電晶體； 一個耦合到此差動放大器的第一輸入之第一分壓器； 和 一個耦合到此差動放大器的第二輸入且適於驅動此差 動放大器的第二輸入以回應此第二負電壓之第二分壓 器。 25·根據申請專利範圍第24項之負電壓調節器，其中此第一 分壓器適於驅動此差動放大器的第一輸入，以回應一参 考電壓。 26·根據申請專利範圍第25項之負電壓調節器，其中此第一 分壓器包含： 一個耦合於此參考電壓和此差動放大器的第一輸入之 間的第一電阻；和 一個耦合於此差動放大器的第一輸入和一個電源供應 端點之間的第二電阻。 27·根據申請專利範圍第24項之負電壓調節器，其中此第二 分壓器包含： 一個耦合於一參考電壓和此差動放大器的第二輸入之 間的第一電阻；和 一個耦合於此差動放大器的第二輸入和此第二負電壓 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X297公釐） 556210 A B c D 六、申請專利範圍 之間的第二電阻。 28·根據申請專利範圍第24項之負電壓調節器，其中此第一 分壓器包含： 一個搞合於一參考電壓和此差動放大器的第一輸入之 間的第一電阻；和 一個耦合於此差動放大器的第一輸入和一個電源供應 端點之間的第二電阻； 其中此第二分壓器包含： 一個耦合於此參考電壓和此差動放大器的第二輸入之 間的第三電阻；和 一個耦合於此差動放大器的第二輸入和一個第二負電 壓之間的第四電阻； 其中此差動放大器包含〆 一對耦合到第一和第二輸入端點的輸入電晶體之差動 對， 耦合到這些電晶體的差動對的一個電流源，和 輕合到這些電晶體的差動對的一個負載；和 其中此輸出電晶體具有一耦合到此差動放大器一個輸 出端點的第二端點。 29· —種用於半導體裝置的負電壓調節器，包含： 一個具有一個第一輸入，一個第二輸入和一個輸出的 差動放大器； 一個耦合到此差動放大器輸出且被安排以自第一負電 壓產生第二負電壓的輸出電晶體； -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）
    556210 ABCD 六、申請專利範圍 一個耦合到此差動放大器的第一輸入且適於驅動此差 動放大益的第一輸入以回應一參考電壓之第一分壓器， 其中此第一分壓器適於將此差動放大器的第一輸入維持 在一正電壓；和 一個耦合到此差動放大器的第二輸入且適於驅動此差 動放大器的第二輸入以回應此第二負電壓之第二分壓 ，其中此第二分壓器適於將此差動放大器的第二輸入 維持在一正電壓。 30·根據申請專利範圍第29項之負電壓調節器，其中此第一 分壓器包含： 一個耦合於此參考電壓和此差動放大器的第一輸入之 間的第一電阻；和 一個耦合於此差動放大器的第一輸入和一個電源供應 端點之間的第二電阻。 31·根據申請專利範圍第29項之負電壓調節器，其中此第二 分壓器包含： 一個耦合於一參考電壓和此差動放大器的第二輸入之 間的第一電阻；和 一個耦合於此差動放大器的第二輸入和此第二負電壓 之間的第二電阻。 32· —種用以在半導體裝置上產生第一負電壓之方法，包 含： 產生一個第二負電壓； 對一個參考電壓作分壓，因而產生一個苐一分壓信 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 556210 A8 B8 C8 D8 六、申請專利範圍 號； 對此第一負電壓作分壓，因而產生一個第二分壓信 號； 放大第一分壓信號和第二分壓信號之間的差，因而產 生一個驅動信號；和 驅動一個耦合於此第一負電壓和第二負電壓之間的輸 出電晶體以回應此驅動信號。 33·根據申請專利範圍第32項之方法，其中對此參考電壓作 分壓包含對此參考電壓作位準移動。 34.根據申請專利範圍第33項之方法，其中對此第一負電壓 作分壓包含對此第一負電壓作位準移動。 35·根據申請專利範圍第33項之方法，其中放大第一和第二 分壓信號之間的差包含將一差動放大器參考到第二 «7 / 一"^貝電 -23-
TW091109128A 2001-05-04 2002-05-02 Negative voltage generator for a semiconductor memory device TW556210B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28874601P 2001-05-04 2001-05-04
US09/901,930 US7336121B2 (en) 2001-05-04 2001-07-09 Negative voltage generator for a semiconductor memory device

Publications (1)

Publication Number Publication Date
TW556210B true TW556210B (en) 2003-10-01

Family

ID=26965210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091109128A TW556210B (en) 2001-05-04 2002-05-02 Negative voltage generator for a semiconductor memory device

Country Status (5)

Country Link
US (1) US7336121B2 (zh)
JP (1) JP4694089B2 (zh)
KR (1) KR100455376B1 (zh)
DE (1) DE10220561B4 (zh)
TW (1) TW556210B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598795B2 (en) 2007-04-11 2009-10-06 Au Optronics Corp. Negative voltage converter
TWI462115B (zh) * 2011-10-19 2014-11-21 Faraday Tech Corp 記憶體裝置及其負位元線信號產生裝置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10259055B4 (de) * 2002-12-17 2006-11-16 Infineon Technologies Ag Spannungsgeneratoranordnung
DE10259054B4 (de) * 2002-12-17 2006-10-26 Infineon Technologies Ag Spannungsgeneratoranordnung
KR100542708B1 (ko) 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
KR100572323B1 (ko) 2003-12-11 2006-04-19 삼성전자주식회사 멀티레벨 고전압 발생장치
KR100576924B1 (ko) * 2004-04-20 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100696956B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733472B1 (ko) 2005-04-30 2007-06-28 주식회사 하이닉스반도체 내부전원 생성장치
KR100739241B1 (ko) * 2005-06-24 2007-07-12 주식회사 하이닉스반도체 플래시 메모리 장치의 블록 워드라인 프리챠지 회로
JP5142504B2 (ja) * 2005-09-29 2013-02-13 エスケーハイニックス株式会社 内部電圧発生回路
KR100732837B1 (ko) * 2005-12-29 2007-06-27 매그나칩 반도체 유한회사 Ｌｃｄ 구동 ｉｃ의 네거티브 전압 발생기
KR101218604B1 (ko) * 2006-12-08 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR100856061B1 (ko) * 2007-03-02 2008-09-02 주식회사 하이닉스반도체 온도에 의존적인 음전압을 공급하는 공급장치.
KR100956776B1 (ko) 2008-04-18 2010-05-12 주식회사 하이닉스반도체 네거티브 전압 생성 장치
KR100940826B1 (ko) * 2008-04-18 2010-02-04 주식회사 하이닉스반도체 네거티브 전압 생성 장치
US8259529B2 (en) * 2008-08-21 2012-09-04 Hynix Semiconductor Inc. Semiconductor memory device and driving method thereof
TWI509610B (zh) * 2012-12-11 2015-11-21 Inventec Corp 電壓產生裝置
EP2980972A1 (en) * 2014-07-31 2016-02-03 Nxp B.V. Charge pump for negative voltage generation
US20190327002A1 (en) * 2018-04-23 2019-10-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device, isolation sensor package, and method
TWI704438B (zh) * 2018-07-12 2020-09-11 立積電子股份有限公司 電壓控制裝置
KR102581100B1 (ko) * 2019-03-07 2023-09-20 삼성전기주식회사 차지 펌프 기반의 네가티브 전압 회로
US11355173B2 (en) 2019-12-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply generator assist
KR20230046007A (ko) * 2021-09-29 2023-04-05 삼성전자주식회사 수직 채널 구조물을 포함하는 메모리 장치
CN116054795A (zh) * 2022-11-28 2023-05-02 成都仕芯半导体有限公司 一种具有负压产生的射频电路及其控制方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6069896A (ja) * 1983-09-24 1985-04-20 Toshiba Corp ダイナミック型の半導体記憶装置
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
JP2870277B2 (ja) * 1991-01-29 1999-03-17 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
KR940003837B1 (ko) * 1991-05-22 1994-05-03 삼성전자 주식회사 기판 전압 발생회로의 구동방법
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
KR950006067Y1 (ko) * 1992-10-08 1995-07-27 문정환 반도체 메모리 장치
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US6031411A (en) * 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
US5553295A (en) * 1994-03-23 1996-09-03 Intel Corporation Method and apparatus for regulating the output voltage of negative charge pumps
JP3667787B2 (ja) 1994-05-11 2005-07-06 株式会社ルネサステクノロジ 半導体記憶装置
KR0145758B1 (ko) * 1994-08-24 1998-08-01 김주용 반도체 소자의 전압 조정 회로
FR2729762A1 (fr) * 1995-01-23 1996-07-26 Sgs Thomson Microelectronics Circuit de detection de tension compense en technologie et en temperature
US5600551A (en) * 1995-08-02 1997-02-04 Schenck-Accurate, Inc. Isolated power/voltage multiplier apparatus and method
JP3834103B2 (ja) * 1995-10-06 2006-10-18 株式会社ルネサステクノロジ 半導体記憶装置
US5856918A (en) * 1995-11-08 1999-01-05 Sony Corporation Internal power supply circuit
JP3805830B2 (ja) * 1996-05-31 2006-08-09 株式会社ルネサステクノロジ 不揮発性メモリ
KR19980029375A (ko) * 1996-10-25 1998-07-25 김광호 Vpp 펌핑 회로
US5943263A (en) * 1997-01-08 1999-08-24 Micron Technology, Inc. Apparatus and method for programming voltage protection in a non-volatile memory system
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
JP3763433B2 (ja) * 1997-07-08 2006-04-05 株式会社日立製作所 半導体集積回路装置
JP3278765B2 (ja) * 1997-11-17 2002-04-30 日本電気株式会社 負電圧生成回路
JPH11306756A (ja) * 1998-04-20 1999-11-05 Hitachi Ltd 半導体記憶装置
JPH11339470A (ja) * 1998-05-25 1999-12-10 Hitachi Ltd ダイナミック型ｒａｍ
JP3714799B2 (ja) * 1998-06-29 2005-11-09 富士通株式会社 半導体記憶装置
US6147914A (en) 1998-08-14 2000-11-14 Monolithic System Technology, Inc. On-chip word line voltage generation for DRAM embedded in logic process
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
JP4326049B2 (ja) * 1998-10-27 2009-09-02 富士通マイクロエレクトロニクス株式会社 書き込みを高速化したメモリデバイス
JP4397062B2 (ja) * 1998-11-27 2010-01-13 株式会社ルネサステクノロジ 電圧発生回路および半導体記憶装置
JP3237654B2 (ja) * 1999-05-19 2001-12-10 日本電気株式会社 半導体装置
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
JP2001344979A (ja) * 2000-03-30 2001-12-14 Matsushita Electric Ind Co Ltd 半導体記憶装置、半導体集積回路装置、および携帯機器
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路
US6288951B1 (en) * 2000-09-29 2001-09-11 Advanced Micro Devices Method and apparatus for continuously regulating a charge pump output voltage using a capacitor divider

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598795B2 (en) 2007-04-11 2009-10-06 Au Optronics Corp. Negative voltage converter
TWI462115B (zh) * 2011-10-19 2014-11-21 Faraday Tech Corp 記憶體裝置及其負位元線信號產生裝置

Also Published As

Publication number Publication date
DE10220561A1 (de) 2002-12-12
JP4694089B2 (ja) 2011-06-01
KR100455376B1 (ko) 2004-11-06
US20020171470A1 (en) 2002-11-21
DE10220561B4 (de) 2008-02-21
KR20020084892A (ko) 2002-11-13
US7336121B2 (en) 2008-02-26
JP2002343082A (ja) 2002-11-29

Similar Documents

Publication Publication Date Title
TW556210B (en) Negative voltage generator for a semiconductor memory device
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US7023262B2 (en) Negative voltage generator for a semiconductor memory device
JP4353621B2 (ja) 半導体装置
CN110134169B (zh) 位线电源供应装置
JP3586502B2 (ja) 電圧発生回路
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
KR19990029200A (ko) 데이터 유지 상태의 소비 전력을 저감하고, 또한 안정된 동작을 실현하는 반도체 기억 장치
JP3494488B2 (ja) 半導体装置
KR20010108680A (ko) 반도체 메모리 장치의 전압 감지 회로
JP3425956B2 (ja) 電圧を安定にするための回路および方法
US8203891B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
JP3536515B2 (ja) 半導体記憶装置
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
US6373744B1 (en) Ferroelectric memory
JP4895778B2 (ja) 半導体集積回路装置
US20020047731A1 (en) Potential detecting circuit
TWI390531B (zh) 用以避免寄生二極體漏電流之半導體記憶元件之電壓產生電路
JP2003168298A (ja) 半導体集積回路及び半導体集積回路のテスト方法
KR20050008365A (ko) 승압전압 발생회로 및 승압전압 발생방법
KR940009249B1 (ko) 반도체 메모리 장치의 승압보상회로
KR100327568B1 (ko) 기판 바이어스 전압 제어회로
KR100718037B1 (ko) 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR100904736B1 (ko) 내부전압 생성회로
KR100904733B1 (ko) 문턱전압 조절회로 및 이를 이용한 내부전압 생성회로

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees