CN103065667B - 存储器装置及其负位线信号产生装置 - Google Patents
存储器装置及其负位线信号产生装置 Download PDFInfo
- Publication number
- CN103065667B CN103065667B CN201110318929.5A CN201110318929A CN103065667B CN 103065667 B CN103065667 B CN 103065667B CN 201110318929 A CN201110318929 A CN 201110318929A CN 103065667 B CN103065667 B CN 103065667B
- Authority
- CN
- China
- Prior art keywords
- voltage
- negative
- coupled
- signal
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 63
- 230000001737 promoting effect Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract 1
- UQLDLKMNUJERMK-UHFFFAOYSA-L di(octadecanoyloxy)lead Chemical compound [Pb+2].CCCCCCCCCCCCCCCCCC([O-])=O.CCCCCCCCCCCCCCCCCC([O-])=O UQLDLKMNUJERMK-UHFFFAOYSA-L 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 5
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
一种存储器装置及其负位线信号产生装置。负位线信号产生装置包括预充电通道、放电通道以及电容。预充电通道受控于电压推动致能信号以在第一时间区间对负推动端点进行充电。放电通道依据电压推动致能信号以及电压推动终止信号以在第二时间区间提供负推动端点放电路径。其中，第一时间区间与第二时间区间不相重叠，操作电压大于参考电压，且第二时间区间的时间长短与操作电压的大小成反比。
Description
技术领域
本发明涉及一种存储器装置，且特别涉及一种存储器装置的负位线信号产生装置。
背景技术
随着电子技术的精进，电子产品成为人们日常生活中必备的工具。而在电子产品用来记录信息的存储器装置，也成为其中的一个重要的部分。
以静态随机存取存储器(Static Random Access Memory，SRAM)为范例，在电子装置所接收的操作电压越来越低，存取速度的要求越来越快的情况下，在针对静态随机存取存储器进行存取时，为提升其位线(bit line)以及字线(word line)间的电压差，一种使负位线信号降低至零电压电平以下的负位线信号的技术于是被提出。
已知的负位线信号产生技术常发生在高操作电压时，会对应产生具有较大电压绝对值的负位线信号。如此一来，会使得接收位线信号以及字线信号的晶体管的栅源极间的电压差过大。在长时间的使用下，这个晶体管可能发生损毁而产生漏电或无法正常工作的现象。也造成了静态随机存取存储器的可靠度下降的现象。
发明内容
本发明提供一种负位线信号产生装置，在不同大小的操作电压的条件下，提供稳定的电压电平的负位线信号。
本发明提供一种存储器装置，其所属的负位线信号产生装置，可在不同大小的操作电压的条件下，提供稳定的电压电平的负位线信号。
本发明提出一种负位线信号产生装置，包括预充电通道、放电通道以及电容。预充电通道耦接至操作电压以及负推动端点间，受控于电压推动致能信号以在第一时间区间对负推动端点进行充电。放电通道则耦接在负推动端点以及参考电压间，依据电压推动致能信号以及电压推动终止信号以在第二时间区间提供负推动端点放电路径。电容的一端耦接至负推动端点，其另一端耦接至位线以产生负位线信号。其中，第一时间区间与第二时间区间不相重叠，操作电压大于参考电压，且第二时间区间的时间长短与操作电压的大小成反比(The time scale of the second time period is in inverse proportion to thevoltage level of the operating voltage)。
本发明另提出一种存储器装置，存储器装置具有多条位线，并包括多个负位线信号产生装置，其中各负位线信号产生装置则包括预充电通道、放电通道以及电容。预充电通道耦接至操作电压以及负推动端点间，受控于电压推动致能信号以在第一时间区间对负推动端点进行充电。放电通道则耦接在负推动端点以及参考电压间，依据电压推动致能信号以及电压推动终止信号以在第二时间区间提供负推动端点放电路径。电容的一端耦接至负推动端点，其另一端耦接至对应连接的位线以产生负位线信号。其中，第一时间区间与第二时间区间不相重叠，操作电压大于参考电压，且第二时间区间的时间长短与操作电压的大小成反比。
基于上述，本发明通过负位线信号产生装置中，放电通道依据电压推动终止信号来改变其所提供的电阻值，使在不同大小的操作电压的状况下，可以使其所产生的负位线信号的电压电平不致有大幅度的变动。如此一来，在高操作电压下造成的过低的负位线信号的现象将可以被避免，也就是说，因过低的负位线信号所产生的电子元件的破坏现象也将可有效的消除，提升存储器装置的可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1绘示本发明的一实施例的负位线信号产生装置100的示意图。
图2绘示图1的负位线信号产生装置100的波形图。
图3绘示本发明另一实施例的负位线信号产生装置300的示意图。
图4A绘示本发明再一实施例的负位线信号产生装置400的示意图。
图4B绘示本发明实施例的负位线信号产生装置400的另一实施方式。
图5绘示本发明更一实施例的负位线信号产生装置500的示意图。
图6绘示本发明一实施例的存储器装置600的示意图。
【主要元件符号说明】
100、300、400、500、610～61N：负位线信号产生装置
110、310、410、510：预充电通道
120、320、420、520：放电通道
330、430、530：电压推动终止信号产生电路
331、431、531：控制信号产生电路
600：存储器装置
601～60M：存储单元
C1、C2、Cbst：电容
VCC：操作电压
BSTEN：电压推动致能信号
NBST：负推动端点
BSTEND：电压推动终止信号
BL、BL1～BLN、BL1B～BLNB：位线
NSBL：负位线信号
MP、M1～M7：晶体管
GND：参考电压
T1、T2：时间区间
PBST：控制信号
INV0～INV2：反相器
D1：二极管
具体实施方式
请参照图1，图1绘示本发明的一实施例的负位线信号产生装置100的示意图。负位线信号产生装置100包括预充电通道110、放电通道120以及电容Cbst。预充电通道110耦接至操作电压VCC以及负推动端点NBST间，预充电通道110另接收电压推动致能信号BSTEN并受控于电压推动致能信号BSTEN以在第一时间区间中，对负推动端点NBST进行充电。放电通道120则耦接在负推动端点NBST以及参考电压GND间。放电通道120接收电压推动致能信号BSTEN以及电压推动终止信号BSTEND，并依据电压推动致能信号BSTEN以及电压推动终止信号BSTEND以在与第一时间区间不相重叠的第二时间区间内提供参考电压GND至负推动端点NBST，使负推动端点NBST进行放电动作。在本实施例中，参考电压GND例如为接地电压，并且，参考电压GND的电压电平小于操作电压VCC的电压电平。
电容Cbst的一端耦接至负推动端点NBST，其另一端则耦接至位线BL并在位线上产生负位线信号NSBL。
在本实施例中，预充电通道110由上拉晶体管MP所建构，其中，上拉晶体管MP的控制端(例如栅极)接收电压推动致能信号BSTEN，而其第一端(例如源极或漏极)接收操作电压VCC，其第二端(例如漏极或源极)则耦接至负推动端点NBST。放电通道120则由晶体管M1以及M2所建构的两个开关相互串接而成。其中，晶体管M1的栅极接收电压推动致能信号BSTEN，而晶体管M2的栅极则接收电压推动终止信号BSTEND。
以下请同时参照图1以及图2，其中图2绘示图1的负位线信号产生装置100的波形图。在第一时间区间T1中，电压推动致能信号BSTEN为低电平信号(例如等于接地电压)，而电压推动终止信号BSTEND相对于电压推动致能信号BSTEN则为高电平信号。此时，上拉晶体管MP被导通并使电容Cbst上的负推动端点NBST被充电至等于操作电压VCC。接着进入第二时间区间T2，电压推动致能信号BSTEN被转态为高电平信号，并使上拉晶体管MP被关闭，且晶体管M1以及M2都被导通。在此情况下，放电通道120会使接地电压GND通过晶体管M1以及M2耦接至负推动端点NBST。相对于此，位线BL上的电压则会因为电容Cbst所产生的推动(boost)效应而向下拉扯，并据以产生负位线信号NSBL。
在此请注意，负位线信号NSBL的电压可以依据以下的数学式(1)来获得：
NSBL＝-(VCC-V0)*Cbst/(Cbst+Cb1) (1)
其中，V0为在第二时间区间T2中，负推动端点NBST所可下降的电压值，而Cb1则为位线BL上的电容值。
值得注意的是，数学式(1)中的V0是可以通过控制放电通道120在第二时间区间T2的时间长短来改变的。简单来说，如果放电通道120在第二时间区间T2的时间较短，则V0的值会是相对高电压，相对的，如果放电通道120在第二时间区间T2的时间较长，则V0的值会是相对低的电压(较靠近参考电压GND)。由此可以轻易的得知，当操作电压VCC的电压值发生变化时，本实施例的负位线信号产生装置100可以通过控制第二时间区间T2的长短来改变V0的值，并进以维持负位线信号NSBL的大小不致有过大的变化。简单来说，就是通过电压推动终止信号BSTEND来控制晶体管M2的导通时间的长短。
以下请参照图3，图3绘示本发明另一实施例的负位线信号产生装置300的示意图。负位线信号产生装置300除包括预充电通道310、放电通道320以及电容Cbst，还包括电压推动终止信号产生电路330。电压推动终止信号产生电路330耦接预充电通道310以及放电通道320。电压推动终止信号产生电路330接收电压推动致能信号BSTEN，并在第二时间区间中依据等于操作电压VCC的电压推动致能信号BSTEN来产生电压推动终止信号BSTEND。
请注意，在图3绘示的实施例中，电压推动终止信号产生电路330包括晶体管M3、M4以及控制信号产生电路331。晶体管M3的控制端(栅极)接收电压推动致能信号BSTEN，其第一端(源极/漏极)耦接至操作电压VCC，其第二端(漏极/源极)产生电压推动终止信号BSTEND。晶体管M4的第一端(源极/漏极)耦接晶体管M3的第二端，晶体管M4的第二端(漏极/源极)耦接至参考电压GND，其控制端(栅极)则耦接至控制信号产生电路331以接收控制信号PBST。控制信号产生电路331耦接至操作电压VCC以及参考电压GND，并依据操作电压VCC来产生控制信号PBST，其中，在本实施例中，控制信号产生电路331针对操作电压VCC进行分压来产生控制信号PBST。
控制信号产生电路331包括电容C1以及C2以及晶体管DM1。电容C1以及C2串接在反相器INV2的输出与参考电压GND间。在第二时间区间时，电压推动致能信号BSTEN等于操作电压VCC，因此，反相器INV2的输出也等于操作电压VCC。电容C1以及C2则针对反相器INV2的输出(操作电压VCC)进行分压，并藉以产生控制信号PBST。在此，控制信号PBST的电压电平可以依据电容C1以及C2的容值比来获得。
请注意，操作电压VCC为较低的电压时，控制信号PBST的电压电平会接近于晶体管M4的临界电压，此时，晶体管M4所能提供的放电电流会较小，并使电压推动终止信号BSTEND的电压下降的速度趋缓。因此，第二时间区间的时间长度可以被拉长，而使负推动端点NBST上的电压在晶体管M2关闭前可以降至接近参考电压GND的电压电平。相反的，当操作电压VCC为较高的电压时，控制信号PBST的电压会被提升，此时，晶体管M4所提供放电电流大于晶体管M1及M2所能提供的放电电流。因此，电压推动终止信号BSTEND可以快速地降至等于参考电压GND，而减短了负推动端点NBST通过晶体管M2进行放电的放电时间(第二时间区间)，使负推动端点NBST上的电压不至于降得过低，以便免产生过低的负位线信号NSBL。
晶体管DM1的控制端通过反相器INV1接收电压推动致能信号BSTEN的反相信号，其第一端耦接至电容C1与电容C2的耦接点，其第二端耦接至参考电压GND。在第一时间区间中，晶体管DM1响应所接收的电压推动致能信号BSTEN的反相信号而导通，而电容C1及C2则可以通过晶体管DM1来释放其中所存储的电荷。这样一来，可以确保电容C1及C2在进入第二时间区间前，是没有残存电荷的。
以下请参照图4A，图4A绘示本发明再一实施例的负位线信号产生装置400的示意图。负位线信号产生装置400除包括预充电通道410、放电通道420以及电容Cbst，还包括电压推动终止信号产生电路430。电压推动终止信号产生电路430耦接预充电通道410以及放电通道420。
在本实施例中，电压推动终止信号产生电路430包括晶体管M3、M4以及控制信号产生电路431。与前一实施例不相同的，控制信号产生电路431是针对操作电压VCC进行降压，并藉以产生控制信号PBST。其中，控制信号产生电路431包括晶体管M5、M6以及M7，晶体管M5的第一端接收操作电压VCC，其控制端接收电压推动致能信号BSTEN的反相信号，其第二端耦接至晶体管M6的第一端。并且，晶体管M6的控制端耦接至操作电压VCC，其第二端耦接至晶体管M7的第一端。晶体管M7的第二端耦接至参考电压GND而其控制端则与晶体管M5的控制端共同接收电压推动致能信号BSTEN的反相信号。
在此请注意，晶体管M6用以作为降压元件，并使控制信号PBST在第二时间区间中等于操作电压VCC减去晶体管M6的临界电压值。这个被降压的控制信号PBST是可以随着操作电压VCC的上升或下降来会使得晶体管M4的放电能力上升或下降，并藉以缩短或延长第二时间区间的时间长度。也就是说，当操作电压VCC升高时，第二时间区间的时间长度会随之减短，而当操作电压VCC降低时，第二时间区间的时间长度则会随之增长。如此一来，位线BL上的负位线信号NSBL则可以被维持在一个较稳定的电压电平上，不致于随着操作电压VCC的高低而有大幅的变化。
另外请参照图4B，图4B绘示本发明实施例的负位线信号产生装置400的另一实施方式。在本实施方式中，其中，图4A的晶体管M6可以被二极管D1取代，并利用二极管D1来做为降压元件。
以下请参照图5，图5绘示本发明更一实施例的负位线信号产生装置500的示意图。负位线信号产生装置500除包括预充电通道510、放电通道520以及电容Cbst，还包括电压推动终止信号产生电路530。电压推动终止信号产生电路530耦接预充电通道510以及放电通道520。
在本实施例中，电压推动终止信号产生电路530包括反相器INV0以及晶体管M3～M5。反相器INV0的输出端产生电压推动终止信号BSTEND，晶体管M3的第一端耦接至操作电压VCC，其第二端耦接至反相器INV0的输入端，其控制端耦接至晶体管M4的第一端。晶体管M4的第二端则耦接至负推动端点NBST，其控制端接收参考电压GND。晶体管M5的控制端耦接至反相器INV1的输出端，并藉以接收电压推动致能信号BSTEN的反相信号，其第一端及第二端分别耦接至晶体管M3的第二端以及参考电压GND。
在整体操作上，在第一时间区间时，负推动端点NBST被预充电至等于操作电压VCC，而通过晶体管M4所提供的传输通道，晶体管M3的控制端上的电压则等于操作电压VCC减去晶体管M4的临界电压。在操作电压VCC为低电平电压时，由晶体管M3以及反相器INV0所形成的路径的反应速度不足以快速关闭晶体管M2，也就是第二时间区间会被延长。相反的，在操作电压VCC为高电平电压时，由晶体管M3以及反相器INV0所形成的路径的反应速度将会对应地被增快，也因此，晶体管M2将会被快速地关闭，也就是第二时间区间会被缩短。
如此一来，第二时间区间对应操作电压的高或低来进行适应性的调整。而位线BL上的负位线信号NSBL则可以被维持在一个较稳定的电压电平上，不致于随着操作电压VCC的高低而有大幅的变化。
另外，晶体管M5用以在第一时间区间中，提供反相器INV0的输入参考电压GND。
接着请参照图6，图6绘示本发明一实施例的存储器装置600的示意图。存储器装置600可以是静态随机存取存储器，存储器装置600包括多个存储单元(memory cell，又称之为记忆胞)601～60M以及多个负位线信号产生装置610～61N。其中，负位线信号产生装置610～61N分别耦接至存储单元601～60M所连接的位线BL1～BLN以及BL1B～BLNB。负位线信号产生装置610～61N可以利用前述图1～图5所绘示的负位线信号产生装置100～500的其中的任一个来实施。而关于负位线信号产生装置100～500的实施细节，在前述实施例中都有详细的说明，在此不再重复说明。
综上所述，本发明通过依据操作电压的大小，来调整放电通道所提供的放电动作的第二时间区间的长短。使操作电压的高低，可以与负位线信号拉低的时间相互配合。如此一来，负位线信号被拉低的程度可以获得控制，而负位线信号产生装置所产生的负位线信号的电压电平也可以有效的被稳定，不会随操作电压的改变，而大幅的变化。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。
Claims (18)
1.一种负位线信号产生装置，包括：
一预充电通道，耦接至一操作电压以及一负推动端点间，受控于一电压推动致能信号以在一第一时间区间对该负推动端点进行充电；
一放电通道，耦接在该负推动端点以及一参考电压间，依据该电压推动致能信号以及一电压推动终止信号以在一第二时间区间提供该负推动端点一放电路径；以及
一电容，其一端耦接至该负推动端点，其另一端耦接一位线以产生该负位线信号，
其中，该第一时间区间与该第二时间区间不相重叠，该操作电压大于该参考电压，且该第二时间区间的时间长短与该操作电压的大小成反比。
2.如权利要求1所述的负位线信号产生装置，其中该放电通道包括：
一第一放电开关，其第一端耦接至该负推动端点，该第一放电开关接收该电压推动致能信号，并受控于该电压推动致能信号；以及
一第二放电开关，串接于该第一放电开关的第二端与该参考电压间，接收该电压推动终止信号，并受控于该电压推动终止信号。
3.如权利要求2所述的负位线信号产生装置，其中该第一放电开关以及该第二放电开关皆为晶体管开关。
4.如权利要求1所述的负位线信号产生装置，其中该预充电通道包括：
一上拉晶体管，具有控制端、第一端以及第二端，其控制端接收该电压推动致能信号，其第一端接收该操作电压，其第二端耦接至该放电通道。
5.如权利要求1所述的负位线信号产生装置，其中在该第一时间区间中，该预充电通道提供该操作电压以对该电容上的该负推动端点进行充电。
6.如权利要求1所述的负位线信号产生装置，其中在该第二时间区间中，该放电通道提供该参考电压至该负推动端点，并使该电容未耦接该负推动端点的另一端点的电压下降以产生该负位线信号。
7.如权利要求1所述的负位线信号产生装置，其中还包括：
一电压推动终止信号产生电路，耦接该预充电通道以及该放电通道，接收该电压推动致能信号，并在该第二时间区间中，依据等于该操作电压的该电压推动致能信号来产生该电压推动终止信号。
8.如权利要求7所述的负位线信号产生装置，其中该电压推动终止信号产生电路包括：
一第一晶体管，具有控制端、第一端以及第二端，其控制端接收该电压推动致能信号，其第一端耦接至该操作电压，其第二端产生该电压推动终止信号；
一第二晶体管，具有控制端、第一端以及第二端，其第一端耦接该第一晶体管的第二端，其第二端耦接至该参考电压；以及
一控制信号产生电路，耦接至该操作电压、该参考电压以及该第二晶体管的控制端，该控制信号产生电路依据该操作电压产生一控制信号，并提供该控制信号至该第二晶体管的控制端。
9.如权利要求8所述的负位线信号产生装置，其中该控制信号产生电路针对该操作电压进行分压以产生该控制信号，该控制信号产生电路包括：
一第一电容，其一端接收该操作电压，其另一端产生该控制信号；
一第二电容，串接在该第一电容产生该控制信号的端点以及该参考电压间；以及
一第三晶体管，具有控制端、第一端以及第二端，其控制端接收该电压推动致能信号的反相信号，其第一端耦接至该第一电容与该第二电容的耦接点，其第二端耦接至该参考电压。
10.如权利要求8所述的负位线信号产生装置，其中该控制信号产生电路针对该操作电压进行降压，并藉以产生该控制信号，该控制信号产生电路包括：
一第三晶体管，具有第一端、第二端以及控制端，其第一端接收该操作电压，其控制端接收该电压推动致能信号的反相信号；
一第四晶体管，具有第一端、第二端以及控制端，其第一端耦接至该第三晶体管的第二端，其控制端接收该操作电压，其第二端产生该控制信号；以及
一第五晶体管，具有第一端、第二端以及控制端，其第一端耦接至该第四晶体管的第二端，其第二端耦接至该参考电压，其控制端耦接至该第三晶体管的控制端。
11.如权利要求8所述的负位线信号产生装置，其中该控制信号产生电路针对该操作电压进行降压，并从而产生该控制信号，该控制信号产生电路包括：
一第三晶体管，具有第一端、第二端以及控制端，其第一端接收该操作电压，其控制端接收该电压推动致能信号的反相信号；
一二极管，其阳极耦接至该第三晶体管的第二端；以及
一第四晶体管，具有第一端、第二端以及控制端，其第一端耦接至该二极管的阴极，其第二端耦接至该参考电压，其控制端耦接至该第三晶体管的控制端。
12.如权利要求7所述的负位线信号产生装置，其中该电压推动终止信号产生电路包括：
一反相器，其输出端产生该电压推动终止信号；
一第一晶体管，具有第一端、第二端以及控制端，其第一端耦接至该操作电压，其第二端耦接至该反相器的输入端；
一第二晶体管，具有第一端、第二端以及控制端，其第一端耦接至该第一晶体管的控制端，该第二晶体管的第二端耦接至该负推动端点，该第二晶体管的控制端接收该参考电压；以及
一第三晶体管，具有第一端、第二端以及控制端，其控制端接收该电压推动致能信号的反相信号，其第二端接收该参考电压，其第一端耦接至该反相器的输入端。
13.一种存储器装置，具有多条位线，该存储器装置包括：
多个负位线信号产生装置，分别耦接这些位线，其中各该负位线信号产生装置包括：
一预充电通道，耦接至一操作电压以及一负推动端点间，受控于一电压推动致能信号以在一第一时间区间对该负推动端点进行充电；
一放电通道，耦接在该负推动端点以及一参考电压间，依据该电压推动致能信号以及一电压推动终止信号以在一第二时间区间提供该负推动端点一放电路径；以及
一电容，其一端耦接至该负推动端点，其另一端耦接对应的各该位线以产生该负位线信号，
其中，该第一时间区间与该第二时间区间不相重叠，且该操作电压大于该参考电压，且该第二时间区间的时间长短与该操作电压的大小成反比。
14.如权利要求13所述的存储器装置，其中该放电通道包括：
一第一放电开关，其第一端耦接至该负推动端点，接收该电压推动致能信号，并受控于该电压推动致能信号；以及
一第二放电开关，串接于该第一放电开关的第二端与该参考电压间，接收该电压推动终止信号，并受控于该电压推动终止信号。
15.如权利要求14所述的存储器装置，其中该第一放电开关以及该第二放电开关皆为晶体管开关。
16.如权利要求13所述的存储器装置，其中该预充电通道包括：
一上拉晶体管，具有控制端、第一端以及第二端，其控制端接收该电压推动致能信号，其第一端接收该操作电压，其第二端耦接至该放电通道。
17.如权利要求13所述的存储器装置，其中在该第一时间区间中，该预充电通道提供该操作电压以对该电容上的该负推动端点进行充电。
18.如权利要求13所述的存储器装置，其中在该第二时间区间中，该放电通道提供该参考电压至该负推动端点，并使该电容未耦接该负推动端点的另一端点的电压下降以产生该负位线信号。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110318929.5A CN103065667B (zh) | 2011-10-19 | 2011-10-19 | 存储器装置及其负位线信号产生装置 |
| TW100138645A TWI462115B (zh) | 2011-10-19 | 2011-10-25 | 記憶體裝置及其負位元線信號產生裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110318929.5A CN103065667B (zh) | 2011-10-19 | 2011-10-19 | 存储器装置及其负位线信号产生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103065667A CN103065667A (zh) | 2013-04-24 |
| CN103065667B true CN103065667B (zh) | 2015-06-03 |
Family
ID=48108262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110318929.5A Active CN103065667B (zh) | 2011-10-19 | 2011-10-19 | 存储器装置及其负位线信号产生装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103065667B (zh) |
| TW (1) | TWI462115B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409330B (zh) * | 2015-07-31 | 2019-06-25 | 展讯通信（上海）有限公司 | 高电源电压下抑制位线负电压的电路及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826365A (zh) * | 2009-01-22 | 2010-09-08 | 台湾积体电路制造股份有限公司 | 具有跟踪改进的sram写能力的功率的负电压发生器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100327566B1 (ko) * | 1998-06-30 | 2002-08-08 | 주식회사 하이닉스반도체 | 데이터소거를위한음전압발생장치를구비하는플래시메모리 |
| US7336121B2 (en) * | 2001-05-04 | 2008-02-26 | Samsung Electronics Co., Ltd. | Negative voltage generator for a semiconductor memory device |
| JP4929668B2 (ja) * | 2005-10-12 | 2012-05-09 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| US7420835B2 (en) * | 2006-11-30 | 2008-09-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Single-port SRAM with improved read and write margins |
| US8120975B2 (en) * | 2009-01-29 | 2012-02-21 | Freescale Semiconductor, Inc. | Memory having negative voltage write assist circuit and method therefor |
-
2011
- 2011-10-19 CN CN201110318929.5A patent/CN103065667B/zh active Active
- 2011-10-25 TW TW100138645A patent/TWI462115B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826365A (zh) * | 2009-01-22 | 2010-09-08 | 台湾积体电路制造股份有限公司 | 具有跟踪改进的sram写能力的功率的负电压发生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103065667A (zh) | 2013-04-24 |
| TWI462115B (zh) | 2014-11-21 |
| TW201317999A (zh) | 2013-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105096803B (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN107464581B (zh) | 灵敏放大器电路 | |
| CN102568554B (zh) | 数据读取装置、非易失性存储器装置及其读取方法 | |
| CN104052283B (zh) | 开关电流源电路和方法 | |
| CN104809979B (zh) | 一种反相器及驱动方法、goa单元、goa电路和显示装置 | |
| CN105374314A (zh) | 移位寄存单元及其驱动方法、栅极驱动电路和显示装置 | |
| CN105932873B (zh) | 一种低功耗高输出电压的电荷泵 | |
| CN105427799B (zh) | 移位寄存单元、移位寄存器、栅极驱动电路及显示装置 | |
| CN106228927A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| CN105988495A (zh) | 一种ldo过冲保护电路 | |
| CN105632446A (zh) | Goa单元及其驱动方法、goa电路、显示装置 | |
| CN103854622B (zh) | 一种栅极驱动电路 | |
| CN108288450A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
| CN109545156A (zh) | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 | |
| CN108806583A (zh) | 移位寄存器单元、驱动方法、移位寄存器和显示装置 | |
| WO1995020268A1 (en) | Semiconductor device | |
| CN203260300U (zh) | 一种阵列基板栅极驱动电路及显示装置 | |
| CN104883052A (zh) | 提升电容电路以及电荷泵 | |
| CN107707115A (zh) | 电压控制电路 | |
| CN103065667B (zh) | 存储器装置及其负位线信号产生装置 | |
| CN104124951B (zh) | 用于驱动晶体管的电路 | |
| CN102280127B (zh) | 时钟产生电路及电荷泵系统 | |
| CN104681055A (zh) | 一种应用于静态随机存储器电路的高速电流灵敏放大器 | |
| CN104050943A (zh) | 一种栅极驱动电路及使用其的显示装置 | |
| CN102184745A (zh) | 闪存及其编程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |