KR100327566B1 - 데이터소거를위한음전압발생장치를구비하는플래시메모리 - Google Patents

데이터소거를위한음전압발생장치를구비하는플래시메모리 Download PDF

Info

Publication number
KR100327566B1
KR100327566B1 KR1019980026210A KR19980026210A KR100327566B1 KR 100327566 B1 KR100327566 B1 KR 100327566B1 KR 1019980026210 A KR1019980026210 A KR 1019980026210A KR 19980026210 A KR19980026210 A KR 19980026210A KR 100327566 B1 KR100327566 B1 KR 100327566B1
Authority
KR
South Korea
Prior art keywords
voltage
negative
level
power supply
flash memory
Prior art date
Application number
KR1019980026210A
Other languages
English (en)
Other versions
KR20000004717A (ko
Inventor
주영동
양태흠
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980026210A priority Critical patent/KR100327566B1/ko
Priority to US09/342,619 priority patent/US6151255A/en
Publication of KR20000004717A publication Critical patent/KR20000004717A/ko
Application granted granted Critical
Publication of KR100327566B1 publication Critical patent/KR100327566B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 전기적으로 데이터의 소거 및 프로그램이 가능한 플래시 메모리 장치에 있어서, 특히 데이터 소거를 위해 게이트에 인가하는 음전압을 발생하는 음전압 발생장치는 음전하를 충전 펌핑하는 충전 펌프와, 전원 전압의 레벨에 맞추어 충전 펌프로부터 출력된 전압의 레벨을 조정하는 레귤레이터와, 레귤레이터를 통해서 소정 레벨로 조정된 전압을 메모리 셀의 게이트에 공급하기 위한 음전압 공급부를 가지며, 이러한 음전압 발생장치를 구비한 플래시 메모리 장치의 데이터 소거시 음전압 공급부의 전압을 메모리 셀의 게이트에 인가하며 전원 전압을 해당 셀의 소스에 인가하며 해당 셀의 드레인을 플로팅한다. 그러므로, 본 발명은 데이터 소거시 소스와 게이트에 인가되는 전압들에 의해 충분한 소거 전류를 확보할 수 있다. 또한, 본 발명은 음전압 발생부를 통해서 출력된 전압을 전원 전압의 변동에 따라 레귤레이팅하여 소정 레벨로 변경하므로 소스쪽에서 발생하는 전원 전압의 변동을 음전압 발생부를 통해서 보상하기 때문에 안정된 데이터 소거 작동을 수행할 수 있다.

Description

데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리
본 발명은 전기적으로 데이터의 소거 및 프로그램이 가능한 플래시 메모리 장치에 관한 것으로, 특히 데이터 소거시 전류 소모가 많은 셀 트랜지스터의 소스( 전압의 제어 대신에 전원 전압 레벨에 따라 셀 트랜지스터의 게이트에 인가되는 전압을 조절하므로써 메모리의 소거 특성을 크게 향상시킬 수 있는 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리에 관한 것이다.
일반적으로 비휘발성 메모리는 전원이 중단되어도 저장된 데이터가 손실되지 않는 장점을 가지고 있어 PC Bios용, Set-top Box, 프린터 및 네트워크 서버 등의 데이터 저장용으로 많이 사용되고 있으며 최근에는 디지털 카메라와 휴대폰 등에서도 많이 이용되고 있는 실정이다.
상기와 같은 비휘발성 메모리들 중에서도 특히 모든 셀의 데이터를 일괄 소거하는 기능을 가지는 EEPROM(Electrically Erasable Programmable Read-Only Memory)형 플래시 메모리(Flash Memory)는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 NOR형 플래시 메모리와, 1개의 비트라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 NAND형 플래시 메모리로 구분된다.
도 1은 종래 기술에 따른 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리의 작동을 설명하기 위한 도면으로서, 이를 참조하면 EEPROM형 플래시 메모리 셀의 데이터를 소거하기 위한 음전압 발생장치(20)는 메모리 셀 트랜지스터의 데이터 소거를 위해 컨트롤 게이트(14)에 음전압을 공급하고자 음전하를 충전 펌핑하는 충전 펌프(22)와, 전원 전압의 레벨에 맞추어 충전 펌프(22)로부터 출력된 전압(VEEI)의 레벨을 조정하는 레귤레이터(24)로 구성된다.
한편, 상기와 같이 구성된 음전압 발생장치(20)를 가지는 플래시 메모리 장치는 메모리 셀의 데이터 소거시 레귤레이터(22)를 통해서 소정 레벨로 조정된 전압(VEEI)을 메모리 셀의 컨트롤 게이트(14)에 공급하기 위한 음전압 공급부(30)와, 전원 전압을 레귤레이션하여 해당 셀의 소스(18)에 인가하는 Vs 전압 발생부(40)가 더 구성된다.
그러므로, 도 1에 나타난 바와 같이 플래시 메모리 장치는 데이터 소거시 음전압 공급부(30)를 통해서 상기 음전압 발생장치(20)의 전압을 메모리 셀의 컨트롤 게이트(14)에 인가하며 Vs 전압 발생부(40)의 전압을 해당 셀의 소스(18)에 인가하며 해당 셀의 드레인(16)을 플로팅(F)한다. 이에 해당 셀은 플로팅 게이트(12)와 소스(18) 사이의 강한 전계에 의한 F-N(Fowler-Nordheim) 터널링 효과로 플로팅 게이트(12)에 충전되어 있는 전자가 소스(18)로 방출된다.
그러나, 이러한 플래시 메모리 장치의 데이터 소거시 소스에 인가되는 전압은 통상적으로 레귤레이터를 통해서 얻어지기 때문에 전류 공급 능력에 따른 제어가 어려우며 그 결과 메모리 장치의 소거 특성이 저하된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 소스에 인가되는 전압을 레귤레이팅시키지 않는 전원 전압으로 지정하고 게이트에 인가되는 전압을 전원 전압 변동에 따라 레귤레이팅된 전압으로 지정하고 드레인을 플로팅하는 방식으로 메모리 장치의 데이터 소거 조건을 변경시켜서, 안정된 데이터 소거 작동을 수행할 수 있는 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리를 제공하는데 있다.
도 1은 종래 기술에 따른 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리의 작동을 설명하기 위한 도면이며,
도 2는 본 발명에 따른 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리의 작동을 설명하기 위한 도면이며,
도 3은 도 2에 도시된 레귤레이터 회로를 구현한 일 실시예의 상세 블록도이며,
도 4는 도 2에 도시된 레귤레이터 회로를 구현한 다른 실시예의 상세 블록도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 실리콘 기판 12 : 플로팅 게이트
14 : 컨트롤 게이트 16 : 드레인
18 : 소스 30 : 음전압 공급부
40 : Vs 전압 발생부 100 : 음전압 발생부
110 : 충전 펌프 122 : VCC 검출부
124 : 레귤레이터
상기 목적을 달성하기 위하여 본 발명의 장치는 전기적으로 데이터의 소거 및 프로그램이 가능한 플래시 메모리 장치에 있어서, 음전하를 충전 펌핑하는 충전 펌프와, 전원 전압의 레벨에 맞추어 충전 펌프로부터 출력된 전압의 레벨을 조정하는 레귤레이터와, 레귤레이터를 통해서 소정 레벨로 조정된 전압을 메모리 셀의 게이트에 공급하기 위한 음전압 공급부를 가지는 음전압 발생부를 구비하며 플래시 메모리 장치의 데이터 소거시 음전압 공급부의 전압을 메모리 셀의 게이트에 인가하며 전원 전압을 해당 셀의 소스에 인가하며 해당 셀의 드레인을 플로팅하는 것을 특징으로 한다.
본 발명의 장치에 있어서, 레귤레이터는 전원 전압의 레벨을 감지하여 이를 기준 전압으로 정하는 기준 전압 발생부와, 충전 펌프를 통해서 출력된 전압 레벨을 검출하여 이를 기준 전압에 대한 비교 전압으로 발생하는 비교 전압 발생부와, 기준 전압 발생부의 기준 전압과 비교 전압 발생부의 비교 전압을 비교하는 비교기를 구비하며 비교기의 출력을 충전 펌프로 피이드백하는 것을 특징으로 한다.
본 발명에 따르면, 메모리 장치의 데이터 소거시 소스에는 전원 전압이 인가되며 게이트에는 음전압 발생부를 통해서 전원 전압 변동에 따라 레귤레이팅된 전압을 인가한다. 이때 드레인은 플로팅한다. 그러면, 본 발명은 데이터 소거시 소스와 게이트에 인가되는 전압들에 의해 충분한 소거 전류를 확보할 수 있으며, 이미 음전압 발생부를 통해서 출력된 전압을 전원 전압의 변동에 따라 레귤레이팅하여 소정 레벨로 변경하므로써 소스쪽에서 발생하는 전원 전압의 변동을 음전압 발생부를 통해서 보상할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리의 작동을 설명하기 위한 도면이다.
이를 참조하면, 본 발명은 EEPROM형 플래시 메모리 장치에 있어서, 음전하를 충전 펌핑하는 충전 펌프(110)와, 전원 전압(VCC)의 레벨을 검출하는 VCC 검출부(122)와, 검출된 전원 전압(VCC)의 레벨에 맞추어 충전 펌프(110)로부터 출력된 전압의 레벨을 조정하는 레귤레이터(124)와, 레귤레이터(124)를 통해서 소정 레벨로 조정된 전압(VEEI)을 메모리 셀의 컨트롤 게이트(14)에 공급하기 위한 음전압 공급부(30)를 가지는 음전압 발생부(100)를 구성한다.
상기와 같이 구성된 본 발명의 플래시 메모리 장치는 메모리 셀의 플로팅 게이트(12)에 충전된 음전하를 소스(18)에 방출하는 식의 데이터 소거 작동시, 음전압 공급부(30)를 통해서 전송된 전압(VEEI)을 해당 셀의 컨트롤 게이트(14)에 인가하며, Vs 전압 발생부(40)를 통해서 전원 전압(VCC)을 해당 셀의 소스 전압(Vs)으로 지정하여 해당 셀의 소스(18)에 인가하며, 해당 셀의 드레인(16)을 플로팅(F)한다.
그러면, 본 발명은 음전압 발생부(100)를 통해서 전원 전압의 레벨에 따라충전 펌프(110)를 통해서 출력된 전압을 레귤레이팅하여 소정의 전압 레벨로 변경시키고, 이 전압을 메모리 셀의 컨트롤 게이트(14)에 인가하는 소거 전압으로 사용한다. 이에 따라 본 발명의 메모리 셀은 컨트롤 게이트(14)와 소스(18)에 인가되는 전압 차에 의해서 플로팅 게이트(12)에 충전된 음전하를 소스(18)로 방출하기 위한 적정 전압으로 유지할 수 있다.
도 3은 도 2에 도시된 레귤레이터 회로를 구현한 일 실시예의 상세 블록도로서, 이 레귤레이터 회로(124)는 VCC 검출부(122)를 통해서 검출된 전원 전압(VCC)의 레벨에 따른 기준 전압(VREF)을 발생하는 기준 전압 발생부(a)와, 충전 펌프(110)를 통해서 출력된 전압(VEEI)의 레벨을 입력받아 이를 기준 전압(VREF)에 대한 비교 전압(VFB)으로 발생하는 비교 전압 발생부(b)와, 기준 전압 발생부(a)의 기준 전압(VREF)을 반전 단자(-)로 입력받고 비교 전압 발생부(b)의 비교 전압(VFB)을 비반전 단자(+)로 입력받아서 이 두 전압들(VREF,VFB)의 전압 크기를 비교하는 비교기(c)로 구성된다. 여기서, 비교기(c)의 출력은 다시 충전 펌프(110)로 피이드백된다.
상기와 같이 구성된 본 발명의 레귤레이터 회로는 데이터 소거 동작시 셀의 게이트를 구동시키기 위한 소거 전압을 발생하는데, 이 전압은 다음과 같은 과정을 거쳐 레귤레이션된다. 즉, 기준 전압 발생부(a)는 VCC 검출부(122)를 통해서 검출된 전원 전압(VCC)의 레벨에 따른 기준 전압(VREF), 다시 말해서 게이트에 인가되는 소거 전압을 소정 레벨로 유지시키기 위해 레귤레이션시 필요한 전압값을 발생한다. 그리고, 비교 전압 발생부(b)는 충전 펌프(110)를 통해서 출력된 전압(VEEI)의 레벨을 입력받아 이를 기준 전압(VREF)에 대한 비교 전압(VFB)으로 발생한다. 이에 비교기(c)는 기준 전압 발생부(a)의 기준 전압(VREF)과 비교 전압 발생부(b)의 비교 전압(VFB)을 입력받아서 이 두 전압들(VREF,VFB)의 전압 크기를 비교하고, 다시 충전 펌프(110)의 입력단에 피이드백한다. 이에 따라 본 발명에 사용되는 레귤레이터 회로는 충전 펌프(110)를 통해 피이드백된 값에 따라 그 출력 전압(VEEI)을 소정 전압의 레벨로 레귤레이션한다.
도 4는 도 2에 도시된 레귤레이터 회로를 구현한 다른 실시예의 상세 블록도로서, 이 레귤레이터 회로(124)는 기준 전압(VREF)을 발생하는 기준 전압 발생부(a')와, VCC 검출부(122)를 통해서 검출된 전원 전압(VCC)의 레벨을 입력받아 그 전압(VCC) 변동에 따라 충전 펌프(110)를 통해서 출력된 전압(VEEI)의 레벨을 조정하고 이를 기준 전압(VREF)에 대한 비교 전압(VFB)으로 발생하는 비교 전압 발생부(b')와, 기준 전압 발생부(a')의 기준 전압(VREF)을 반전 단자(-)로 입력받고 비교 전압 발생부(b')의 비교 전압(VFB)을 비반전 단자(+)로 입력받아서 이 두 전압들(VREF,VFB)의 전압 크기를 비교하는 비교기(c')로 구성된다. 여기서, 비교기(c')의 출력은 다시 충전 펌프(110)로 피이드백된다.
상기한 바와 같이 구성된 본 발명의 레귤레이터 회로는 도 3에 도시된 회로와 동일한 작동으로 메모리 셀의 게이트를 구동시키기 위한 소거 전압을 레귤레이션하여 얻는다. 즉, 기준 전압 발생부(a')는 기준 전압(VREF)을 발생하며, 비교 전압 발생부(b')는 VCC 검출부(122)를 통해서 검출된 전원 전압(VCC)의 레벨을 입력받아 그 전압(VCC) 변동에 따라 충전 펌프(110)를 통해서 출력된 전압(VEEI)의 레벨을 조정하고 이를 기준 전압(VREF)에 대한 비교 전압(VFB)으로 발생한다. 이때 비교 전압(VFB)은 게이트에 인가되는 소거 전압을 소정 레벨로 유지시키기 위해 레귤레이션시 필요한 전압값이다. 이에 비교기(c')는 기준 전압 발생부(a')의 기준 전압(VREF)과 비교 전압 발생부(b')의 비교 전압(VFB)을 입력받아서 이 두 전압들(VREF,VFB)의 전압 크기를 비교하고, 비교된 값을 다시 충전 펌프(110)의 입력단에 피이드백한다. 이에 따라 본 발명에 사용되는 레귤레이터 회로는 충전 펌프(110)를 통해 피이드백된 값에 따라 그 출력 전압(VEEI)을 소정 전압의 레벨로 레귤레이션한다.
상기한 바와 같이 본 발명에 따르면, 데이터 소거시 소스와 게이트에 인가되는 전압들에 의해 충분한 소거 전류를 확보할 수 있으며, 동시에 소스쪽에서 발생하는 전원 전압의 변동을 음전압 발생부를 통해서 보상하기 때문에 안정된 데이터 소거 작동을 수행할 수 있는 효과가 있다.

Claims (2)

  1. 전기적으로 데이터의 소거 및 프로그램이 가능한 플래시 메모리 장치에 있어서,
    음전하를 충전 펌핑하는 충전 펌프;
    전원 전압의 레벨을 감지하여 이를 기준 전압으로 정하는 기준 전압 발생부와, 상기 충전 펌프를 통해서 출력된 전압 레벨을 검출하여 이를 기준 전압에 대한 비교 전압으로 발생하는 비교 전압 발생부와, 및 상기 기준 전압 발생부의 기준 전압과 비교 전압 발생부의 비교 전압을 비교하는 비교기를 구비함으로써 상기 비교기의 출력을 충전 펌프로 피이드백하여 전원 전압의 레벨에 맞추어 상기 충전 펌프로부터 출력된 전압의 레벨을 조정하는 레귤레이터; 및
    상기 레귤레이터를 통해서 소정 레벨로 조정된 전압을 게이트에 공급하기 위한 음전압 공급부를 가지는 음전압 발생부를 구비하며
    플래시 메모리 장치의 데이터 소거시 음전압 공급부의 전압을 메모리 셀의 게이트에 인가하며 전원 전압을 해당 셀의 소스에 인가하며 해당 셀의 드레인을 플로팅하는 것을 특징으로 하는 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리.
  2. 전기적으로 데이터의 소거 및 프로그램이 가능한 플래시 메모리 장치에 있어서,
    음전하를 충전 펌핑하는 충전 펌프;
    기준 전압을 발생하는 기준 전압 발생부와, 전원 전압의 레벨을 감지하여 상기 충전 펌프를 통해서 출력된 전압 레벨을 조정하고 이를 기준 전압에 대한 비교 전압으로 발생하는 비교 전압 발생부와, 상기 기준 전압 발생부의 기준 전압과 비교 전압 발생부의 비교 전압을 비교하는 비교기를 구비함으로써 상기 비교기의 출력을 충전 펌프로 피이드백하여 레벨에 맞추어 상기 충전 펌프로부터 출력된 전원 전압의 레벨을 조정하는 레귤레이터; 및
    상기 레귤레이터를 통해서 소정 레벨로 조정된 전압을 게이트에 공급하기 위한 음전압 공급부를 가지는 음전압 발생부를 구비하며
    플래시 메모리 장치의 데이터 소거시 음전압 공급부의 전압을 메모리 셀의 게이트에 인가하며 전원 전압을 해당 셀의 소스에 인가하며 해당 셀의 드레인을 플로팅하는 것을 특징으로 하는 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리, 특징으로 하는 데이터 소거를 위한 음전압 발생장치를 구비하는 플래시 메모리.
KR1019980026210A 1998-06-30 1998-06-30 데이터소거를위한음전압발생장치를구비하는플래시메모리 KR100327566B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980026210A KR100327566B1 (ko) 1998-06-30 1998-06-30 데이터소거를위한음전압발생장치를구비하는플래시메모리
US09/342,619 US6151255A (en) 1998-06-30 1999-06-29 Flash memory with negative voltage generator for data erasure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026210A KR100327566B1 (ko) 1998-06-30 1998-06-30 데이터소거를위한음전압발생장치를구비하는플래시메모리

Publications (2)

Publication Number Publication Date
KR20000004717A KR20000004717A (ko) 2000-01-25
KR100327566B1 true KR100327566B1 (ko) 2002-08-08

Family

ID=19542550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026210A KR100327566B1 (ko) 1998-06-30 1998-06-30 데이터소거를위한음전압발생장치를구비하는플래시메모리

Country Status (2)

Country Link
US (1) US6151255A (ko)
KR (1) KR100327566B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2792761B1 (fr) * 1999-04-21 2003-05-23 St Microelectronics Sa Dispositif de programmation d'une memoire non volatile electriquement programmable
US6717851B2 (en) * 2000-10-31 2004-04-06 Sandisk Corporation Method of reducing disturbs in non-volatile memory
US6477091B2 (en) 2001-03-30 2002-11-05 Intel Corporation Method, apparatus, and system to enhance negative voltage switching
KR100454117B1 (ko) * 2001-10-22 2004-10-26 삼성전자주식회사 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법
US6756838B1 (en) 2003-03-18 2004-06-29 T-Ram, Inc. Charge pump based voltage regulator with smart power regulation
JP2004335057A (ja) * 2003-05-12 2004-11-25 Sharp Corp 誤作動防止装置付き半導体記憶装置とそれを用いた携帯電子機器
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
US8391094B2 (en) 2009-02-10 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and operating methods thereof
CN103065667B (zh) * 2011-10-19 2015-06-03 智原科技股份有限公司 存储器装置及其负位线信号产生装置
TWI704438B (zh) * 2018-07-12 2020-09-11 立積電子股份有限公司 電壓控制裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168174A (en) * 1991-07-12 1992-12-01 Texas Instruments Incorporated Negative-voltage charge pump with feedback control
US5442586A (en) * 1993-09-10 1995-08-15 Intel Corporation Method and apparatus for controlling the output current provided by a charge pump circuit
US5553295A (en) * 1994-03-23 1996-09-03 Intel Corporation Method and apparatus for regulating the output voltage of negative charge pumps
EP0750314B1 (en) * 1995-06-19 2000-01-26 STMicroelectronics S.r.l. Negative word line voltage regulation circuit for electrically erasable semiconductor memory devices
EP0786779B1 (en) * 1996-01-24 2004-07-28 STMicroelectronics S.r.l. Erase voltage control circuit for an electrically erasable non-volatile memory cell
US5801987A (en) * 1997-03-17 1998-09-01 Motorola, Inc. Automatic transition charge pump for nonvolatile memories

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B. Riemenschnelder, et al. "A Process Tehcnology for a 5-volt only 4MB flash EEPROM with an 8.6um2 cell", 1990 Sym. on VLSI Technology(pp125-126) *

Also Published As

Publication number Publication date
US6151255A (en) 2000-11-21
KR20000004717A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US7606099B2 (en) Semiconductor memory device controlling output voltage level of high voltage generator according to temperature variation
US7679964B2 (en) Semiconductor memory device controlling program voltage according to the number of cells to be programmed and method of programming the same
US20070139099A1 (en) Charge pump regulation control for improved power efficiency
KR100290282B1 (ko) 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
KR100327566B1 (ko) 데이터소거를위한음전압발생장치를구비하는플래시메모리
US6052306A (en) Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM
US6195291B1 (en) Flash EEPROM with on-chip erase source voltage generator
EP1258007B1 (en) Wordline driver for flash memory read mode
US6735125B2 (en) Nonvolatile semiconductor memory device and method of erasing the same
US6055186A (en) Regulated negative voltage supply circuit for floating gate memory devices
KR100897286B1 (ko) 부전위 방전 회로
US6438041B1 (en) Negative voltage regulation
US6751126B2 (en) Clamping circuit and nonvolatile memory device using the same
KR100274590B1 (ko) 낮은전원전압에서안정된독출동작이가능한플래시메모리장치
KR100909362B1 (ko) 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것을 포함한 스마트 카드
WO2000014747A1 (en) Regulated voltage supply circuit for inducing tunneling current in floating gate memory devices
KR100455848B1 (ko) 전압 레귤레이션 회로
KR100223263B1 (ko) 플래쉬 메모리 셀의 소거방법
KR19980055755A (ko) 플래쉬 메모리셀의 읽기(read) 방법 및 그 장치
KR20080063939A (ko) 플래쉬 메모리 소자용 고전압 생성기
KR100446446B1 (ko) 비휘발성메모리장치
KR100418720B1 (ko) 플래시 메모리 셀의 소거 전압 조절 회로
KR100749256B1 (ko) 부스팅 회로
TW419823B (en) Flash memory with negative voltage generator for data erasure
KR100217911B1 (ko) 플래쉬 메모리셀의 문턱전압 조정회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee