KR100446446B1 - 비휘발성메모리장치 - Google Patents

비휘발성메모리장치 Download PDF

Info

Publication number
KR100446446B1
KR100446446B1 KR1019970017736A KR19970017736A KR100446446B1 KR 100446446 B1 KR100446446 B1 KR 100446446B1 KR 1019970017736 A KR1019970017736 A KR 1019970017736A KR 19970017736 A KR19970017736 A KR 19970017736A KR 100446446 B1 KR100446446 B1 KR 100446446B1
Authority
KR
South Korea
Prior art keywords
voltage
cell
power supply
supply voltage
gate
Prior art date
Application number
KR1019970017736A
Other languages
English (en)
Other versions
KR19980082685A (ko
Inventor
김대현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970017736A priority Critical patent/KR100446446B1/ko
Publication of KR19980082685A publication Critical patent/KR19980082685A/ko
Application granted granted Critical
Publication of KR100446446B1 publication Critical patent/KR100446446B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 분야, 특히 비휘발성 메모리 장치
2. 발명이 해결하고자 하는 기술적 과제
플래쉬 셀을 소거 할 때 셀의 게이트와 드레인 사이에 걸리는 전계를 일정하게 조절하여 소거되는 셀이 고 전원전압에서도 저 전원전압 때와 같은 소거 스트레스를 받도록 하는 비휘발성 메모리 장치를 제공하고자 한다.
3. 발명의 해결 방법의 요지
셀의 소거를 위해 셀의 프로그램게이트에 인가되는 소거전압을 생성하는 네가티브 차지 펌핑 장치; 및 상기 네가티브 펌핑 장치로부터 출력되는 상기 소거전압을 전원전압 레벨의 변화에 반비례하게 조절하는 전압감쇄기를 포함한다. 그리고, 소거 검증을 위해 상기 셀로부터의 전류와 비교대상이 되는 기준전류를 발생시키는 기준셀은 전원전압과 무관하게 기준전류를 발생하기 위해 기준셀의 선택게이트 및 프로그램게이트로 전원전압과 무관하게 일정한 전압을 인가받는다.
4. 발명의 중요한 용도
비휘발성 메모리 장치

Description

비휘발성 메모리 장치
본 발명은 셀(cell)을 소거(erase) 할 때 셀의 게이트(gate)와 드레인 (drain) 사이에 걸리는 전계(field)를 전원(power)의 변화에 무관하게 일정하게 조절하여 소거되는 셀이 고 전원전압(high Vcc)에서도 저 전원전압(low Vcc) 때와 같은 소거 스트레스를 받도록 하는 비휘발성 메모리 장치에 관한 발명이다.
통상적으로, 비휘발성 메모리 장치인 플래쉬 메모리 셀의 소거 방법은 셀의 게이트(프로그램 게이트)에 가해지는 소거 전압(네가티브 전압)을 네가티브 차지 펌프(NCP: negative charge pump)에서 펌핑하여 구비된 소거멀티플렉스(MUX)에 가해주므로써 전원전압(Vcc)에 따라 비례하여 게이트 전압이 인가되었다.
그런데 네가티브 차지 펌프는 전원전압(Vcc)을 구동 전원으로 하여 펌핑동작이 이루어지므로 전원전압(Vcc)이 변화하여 고 전원전압(high Vcc)이 되면 소거전압역시 가변된 전압양 만큼 증가되므로 소거가 되는 셀 트랜지스터의 게이트와 드레인 사이에 인가되는 전계가 증가하게 된다.
이러한 전계의 증가는 셀에 큰 스트레스 주게 되고, 낮은 전원전압(low Vcc) 때보다 스트레스가 현저히 커지게 된다. 결국, 고 전원전압으로 소거할 때는 셀의 수명이 짧아지는 단점이 있다.
본 발명의 목적은 셀을 소거 할 때 셀의 게이트와 드레인 사이에 걸리는 전계를 전원의 변화에 무관하게 일정하게 조절하여, 소거되는 셀이 고 전원전압에서도 저 전원전압 때와 같은 소거 스트레스를 받도록 하는 비휘발성 메모리 장치를 제공함에 있다.
도 1은 본 발명의 구성 블록도,
도 2는 본 발명의 일실시예에 따른 전압 감쇄기 회로도,
도 3은 소거하고자 하는 어레이 셀,
도 4는 소거 검증을 위한 기준 셀.
* 도면의 주요부분에 대한 부호의 설명
100: 전압감쇄기 110: 서브-Vcc 생성부
상기 목적을 달성하기 위한 본 발명의 비휘발성 메모리 장치는 메모리 셀; 상기 메모리 셀의 소거를 위해 프로그램게이트에 인가되는 소거전압을 생성하기 위하여 전원전압을 네가티브 차지 펌핑하는 수단; 및 상기 네가티브 차지 펌핑 수단으로부터 출력되는 상기 소거전압을 전원전압의 레벨 변화에 반비례하게 조절하는 소거전압 조절수단을 포함한다.
그리고, 소거 검증을 위해 상기 셀로부터의 전류와 비교대상이 되는 기준전류를 발생시키는 기준셀을 더 포함하며, 상기 기준셀은 상기 전원전압과 무관한 일정 레벨의 기준전류를 발생하기 위해 상기 기준셀의 선택게이트 및 프로그램게이트는 일정한 전압을 인가 받는다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 1은 본 발명의 구성 블록도이다. 도 1을 참조하면, 소거전압을 발생하는 네가티브 차지 펌프(10)와, 소거전압을 인가받으며 셀 어레이(20)중 소거 대상이 되는 셀을 선택하기 위한 소거멀티플렉서(30)와, 어레이 셀로 부터의 전류와 비교대상이 되는 기준전류를 발생하는 기준셀(40)과, 어레이 셀 및 기준셀로 부터의 전류차를 센싱/증폭하는 센스앰프(50)를 포함하는 바, 이들의 구성은 모두 통상적인 플래쉬 메모리의 주변회로 구성이고, 본 발명은 이와 같은 구성에서, 네가티브 차지 펌프(10)로부터 출력되는 소거 전압이 바로 소거멀티플렉서(30)에 입력되는 것이 아니라 전압감쇄기(negative regulator, 100)를 거쳐 그 레벨이 조절된 다음 소거멀티플렉서(30)에 입력되도록 하는 것이다.
이와 더불어 본 발명은 소거 검증을 할 경우 센스앰프(50)에서 기준셀(40)과 어레이 셀(20)의 전류를 비교하게 되는데, 고 전원전압에서 소거 검증이 잘 안되는 문제점을 해결하기 위하여 기준셀에서 출력되는 기준전류를 일정하게 해준다. 그리고 이를 위해서 기준셀의 선택 게이트와 프로그램 게이트를 전원전압에 따라 가변하지 않는 일정전압(VCCR) 전압을 인가해준다.
결국, 본 발명은 고 전원전압에서 메모리 셀에 가해지는 높은 스트레스를 해결하기 위해, 네가티브 차지 펌프의 출력단에 전원전압 레벨의 변화에 반비례하게소거 전압을 조절하는 전압감쇄기를 부가 하므로서 셀의 게이트에 가해지는 소거 전압을 조절하게 된다. 그런데 이렇게 하면 셀의 스트레스는 줄일 수 있지만 고전위에서 소거 검증(verify)이 잘 안돼는 문제점이 있으므로 이를 해결하기 위해 기준셀의 게이트에 전원전압에 무관하게 일정한 전압이 가해지도록 해주어 고 전원전압에서도 저 전원전압과 마찬가지로 소거 검증이 잘되도록 해주었다. 소거 검증시 기준셀의 선택게이트 및 프로그램게이트에 인가되는 일정 전압은 통상적인 레귤레이터(regulator)를 통해 생성 가능하다.
도 2는 본 발명에 따른 전압감쇄기의 일실시예시도이다. 도 2를 참조하면, 소거 전압 단자가 드레인과 접속되고 기판(또는 웰)과 소오스가 접지전압단자에 연결되며 게이트산화막이 두꺼워 소정의 접합(junction) 항복전압을 갖는 고전압용 PMOS 트랜지스터(Pø)와, 이 PMOS 트랜지스터(Pø)의 게이트에 서브-Vcc 생성부 (110)로부터 출력되는 전압(Vout)가 인가된다.
서브-Vcc 생성부(110)는 전원전압(Vcc) 단자와 자신의 출력단 (Vout)간에 직렬로 다이오드 접속된 두깨의 PMOS 트랜지스터(P1,P2)로 구성된다.
동작을 살펴보면, 트랜지스터 Pø의 접합 항복전압(예: 15V)을 이용하여 소거전압을 제한하게 되는데, 먼저, 서브-Vcc 생성부(110)는 Vcc를 2배의 Vtp 만큼 (1V) 강하시켜 Vout 단자로 출력하게 된다. 따라서, Vout 단자가 트랜지스터 Pø의 게이트에 인가되고, 소거전압과 그 인가된 게이트 전압 간의 차가 트랜지스터 Pø의 항복전압 이상이 되면 접합과 게이트의 계면에서 항복이 일어나게 되므로 소거전압은 항복전압 이상은 걸리지 않게 된다. 이러한 방법으로 전원전압(Vcc)의 변화에 반비례하는 소거전압 레벨을 만들 수 있다. 즉, 전압전압이 가변하여 증가하므로서 고 전원전압이 되더라도 소거전압은 전원전압의 증가분 전압(고전원전압과 전원전압의 차) 만큼 낮아지게 된다.
도 3을 참조하여 소거되는 어레이 셀의 각 단자에 인가되는 전압조건을 살펴보면, 셀의 드레인(D)은 Vcc를 인가받고, 소오스(S)는 플로팅(floating)되고, 선택게이트(s/g)는 접지되며, 프로그램게이트(p/g)에는 전압감쇄기에 의해 조절된 소거전압이 인가된다. 위의 조건이 만족하면, 셀의 프로그램게이트(p/g)와 드레인 사이에 걸리는 전계, 즉 소거전압과 드레인 전압의 합 만큼에 의해 소거가 된다. 결국, 위에서 언급한 바와 같이 전압전압이 가변하여 고 전원전압이 되더라도 소거전압은 증가분 전압만큼 낮아진 전압이 인가되므로, 최종적으로 프로그램 게이트에 인가되는 조절된 소거전압과 드레인에 인가된 고전원전압의 합은 항상 일정하게 유지된다.
한편, 고전원전압이 인가되더라도 셀의 프로그램게이트와 드레인 사이의 전계를 일정하게 유지하면 셀의 스트레스는 줄일 수 있지만 고전위에서 소거 검증 (verify)이 잘 안되는 문제점이 있으므로, 이를 해결하기 위해 도 4에 도시된 바와같이, 기준셀의 선택게이트와 프로그램게이트를 전원전압(Vcc)에 따라 변하지 않는 전압인 일정 전압 VCCR(약 3.8V)을 인가해준다. 그래서 본 발명에서는 저 전원전압에서 고 전원전압까지 어레이 셀을 일정하게 소거 및 그 검증이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 저 전원전압(low Vcc)에서 고 전원전압(high Vcc)까지 전원이 가변하더라도 소거하고자 하는 셀의 게이트(프로그램게이트) 및 드레인 사이에 일정한 전계를 걸리게 하여 셀의 스트레스를 줄이고 소거된 셀의 균일성을 확보하는 효과가 있다.

Claims (3)

  1. 메모리 셀;
    상기 메모리 셀의 소거를 위해 셀의 프로그램게이트에 인가되는 소거전압을 생성하기 위하여 전원전압을 네가티브 차지 펌핑하는 수단; 및
    상기 네가티브 차지 펌핑 수단으로부터 출력되는 상기 소거전압을 전원전압의 레벨 변화에 반비례하게 조절하는 전압감쇄기
    를 포함하는 비휘발성 메모리 장치.
  2. 제1항에 있어서,
    소거 검증을 위해 상기 메모리 셀로부터의 전류와 비교대상이 되는 기준전류를 발생시키는 기준셀을 더 포함하며, 상기 기준셀은 상기 전원전압과 무관한 일정 레벨의 기준전류를 발생하기 위해 상기 기준셀의 선택게이트 및 프로그램게이트는 일정한 전압을 인가 받는 것을 특징으로 하는 비휘발성 메모리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 전압감쇄기는,
    전원전압으로부터 직렬 다이오드 접속된 다수의 모스트랜지스터로 구성되어, 상기 전원전압으로부터 상기 모스트랜지스터들의 문턱전압 합만큼 강하된 소정전압을 출력하는 전원전압강하수단, 및
    상기 전원전압강하수단으로부터의 출력을 게이트로 인가 받고, 소오스는 접지되고, 드레인에 상기 소거전압 단이 접속되며, 두꺼운 게이트산화막을 갖는 피모스트랜지스터를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치.
KR1019970017736A 1997-05-08 1997-05-08 비휘발성메모리장치 KR100446446B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970017736A KR100446446B1 (ko) 1997-05-08 1997-05-08 비휘발성메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017736A KR100446446B1 (ko) 1997-05-08 1997-05-08 비휘발성메모리장치

Publications (2)

Publication Number Publication Date
KR19980082685A KR19980082685A (ko) 1998-12-05
KR100446446B1 true KR100446446B1 (ko) 2004-11-06

Family

ID=37362376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017736A KR100446446B1 (ko) 1997-05-08 1997-05-08 비휘발성메모리장치

Country Status (1)

Country Link
KR (1) KR100446446B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509199B1 (ko) * 1998-12-29 2005-10-26 주식회사 하이닉스반도체 플래쉬 메모리 셀의 프로그램 및 소거 방법
JP2007172718A (ja) * 2005-12-20 2007-07-05 Samsung Electronics Co Ltd 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
KR19980082685A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
JP2839819B2 (ja) 不揮発性半導体記憶装置
KR100362700B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
EP0681296B1 (en) Method and circuitry for programming a floating-gate memory cell
US20030043661A1 (en) Non-volatile memory with test rows for disturb detection
KR940010473A (ko) 포지티브 파워서플라이
KR20070079839A (ko) 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법
KR101256911B1 (ko) 전압 발생 회로
US4667312A (en) Charge pump method and apparatus
US6195291B1 (en) Flash EEPROM with on-chip erase source voltage generator
US5914896A (en) Flash memory with high speed erasing structure using thin oxide and thick oxide semiconductor devices
EP0750314B1 (en) Negative word line voltage regulation circuit for electrically erasable semiconductor memory devices
US6735125B2 (en) Nonvolatile semiconductor memory device and method of erasing the same
US6055186A (en) Regulated negative voltage supply circuit for floating gate memory devices
KR100897286B1 (ko) 부전위 방전 회로
US6438041B1 (en) Negative voltage regulation
EP0786778A1 (en) Method for erasing an electrically programmable and erasable non-volatile memory cell
US6898122B2 (en) High voltage regulator for low voltage integrated circuit processes
US4581672A (en) Internal high voltage (Vpp) regulator for integrated circuits
KR100446446B1 (ko) 비휘발성메모리장치
KR100327566B1 (ko) 데이터소거를위한음전압발생장치를구비하는플래시메모리
KR100684911B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
US6157577A (en) Memory device voltage steering technique
JP3228188B2 (ja) 電気的書込/消去可能な不揮発性半導体記憶装置
KR100223263B1 (ko) 플래쉬 메모리 셀의 소거방법
WO2000014747A1 (en) Regulated voltage supply circuit for inducing tunneling current in floating gate memory devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee