KR20090085468A - 멀티 레벨 펌핑전압 발생장치 - Google Patents

멀티 레벨 펌핑전압 발생장치 Download PDF

Info

Publication number
KR20090085468A
KR20090085468A KR1020080011380A KR20080011380A KR20090085468A KR 20090085468 A KR20090085468 A KR 20090085468A KR 1020080011380 A KR1020080011380 A KR 1020080011380A KR 20080011380 A KR20080011380 A KR 20080011380A KR 20090085468 A KR20090085468 A KR 20090085468A
Authority
KR
South Korea
Prior art keywords
pumping
voltage
sub
voltages
pumping voltage
Prior art date
Application number
KR1020080011380A
Other languages
English (en)
Inventor
김명진
신성원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080011380A priority Critical patent/KR20090085468A/ko
Publication of KR20090085468A publication Critical patent/KR20090085468A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 문턱전압 특성을 조정하기 위한 멀티 레벨 펌핑전압 발생장치를 개시한다.
본 발명의 멀티 레벨 펌핑전압 발생장치는 서로 다른 레벨을 갖는 복수의 서브 기준전압들을 출력하는 기준전압 발생부; 및 복수의 서브 기준전압들에 따라 서로 다른 레벨을 갖는 복수의 펌핑전압들을 출력하는 다단 펌핑전압 발생부를 포함하며, 다양한 레벨의 고전압을 발생시키고 이를 상이한 열화 특성을 가지는 뱅크 영역에서 백바이어스 전압으로 활용함으로써 트랜지스터들의 문턱전압 특성을 보정하고 이를 통해 반도체 장치의 각 뱅크들이 속도, 전력소모, 리키지 측면에서 동등한 특성을 가질 수 있도록 해준다.

Description

멀티 레벨 펌핑전압 발생장치{Multilevel pumping voltage generation device}
본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 반도체 장치에서 사용되는 고전압을 다양한 레벨로 생성하여 트랜지스터의 백바이어스의 종류를 다양화하고 이를 통해 문턱전압을 자유로이 조정할 수 있는 멀티 레벨 펌핑전압 발생장치에 관한 것이다.
최근 반도체 회로는 점점 저전력화, 고집적화 및 고속특성으로 제품화되고 있다.
이동통신 등의 개인용 휴대용 제품은 과거에 비해 훨씬 다양화되고 대중화되고 있는데 이러한 휴대용 제품에 있어서는 배터리의 사용 시간 및 정보를 빠르게 처리하여 획득할 수 있는 것이 매우 중요한 이슈가 되고 있다.
이때, 배터리 사용 시간을 최대화하기 위해서는 제품을 구성하는 기본 부품들의 소모 전력을 최소화시키는 것이며, 고속 제품 구현을 위해 중요한 점은 제품을 구성하는 기본 부품들의 고속화라고 할 수 있다.
이러한 부품들 중 메모리는 PC, 휴대폰, PDA 등의 제품을 구성하는 중요한 부품으로서, 이러한 메모리의 전류 소모를 최소화하고 고속화시키는 연구가 계속 진행되고 있다.
메모리에 대한 소모 전력 감소 및 고속화를 위한 여러 가지 방법들 중 하나가 트랜지스터의 문턱전압 특성을 조정하는 것이다.
현재 DRAM 내에서 사용되는 고전압으로는 전원전압 VDD, 펌핑전압 VPP, 코어전압 VCORE 등이 있으며, 이러한 세가지 전압을 코어영역 및 주변영역에 있는 트랜지스터의 백바이어스로 사용하여 문턱전압을 조정할 수 있도록 되어 있다.
PMOS 영역에서는 백바이어스가 높을수록 문턱전압이 상승하는 효과가 있다. 그런데, 전원전압 VDD과 코어전압 VCORE은 펌핑전압 VPP에 비해 상대적으로 전압레벨이 낮기 때문에 문턱전압의 상승 효과가 상대적으로 미흡하나, 펌핑전압 VPP은 전원전압 VDD과 코어전압 VCORE에 비해 레벨 차이가 크다.
따라서, 섬세한 회로에서 높은 문턱전압이 요구되면서 높은 문턱전압에 대한 작은 변동폭을 가지는 미세 조정이 요구되는 경우에는 전원전압 VDD, 펌핑전압 VPP, 코어전압 VCORE을 가지고는 그러한 요구를 만족시켜줄 수 없는 문제가 있다.
도 1은 종래 펌핑전압 발생 회로의 구성을 나타내는 도면이다.
펌핑전압 발생 회로는 오실레이터(10), 차지 펌핑부(20) 및 레벨 검출부(30)를 구비한다.
오실레이터(10)는 레벨 검출부(30)에서 출력되는 펌핑 인에이블 신호 ppe에 따라 동작하며 펌핑 인에이블 신호 ppe가 하이레벨로 활성화시 일정 주기의 펄스신호 osc를 생성하여 차지 펌핑부(20)에 출력한다.
차지 펌핑부(20)는 펄스신호 osc에 따라 펌핑전압 VPP를 생성하여 출력한다.
레벨 검출부(3)는 기준전압 VREF에 따라 펌핑전압 VPP의 레벨을 검출하여 펌핑 인에이블 신호 ppe를 생성한다.
이러한 펌핑전압 발생 회로의 동작을 간략하게 설명하면 다음과 같다.
펌핑전압 발생 회로에서 레벨 검출부(30)는 차지 펌핑부(20)에서 출력되는 펌핑전압 VPP의 크기를 검출한 후 이를 기준전압 VREF과 비교하여 그 레벨이 기 설정된 펌핑전압 VPP 레벨보다 낮으면 펌핑 인에이블 신호 ppe를 하이레벨로 활성화시켜 오실레이터(10)로 출력한다.
오실레이터(10)는 펌핑 인에이블 신호 ppe가 하이레벨로 활성화되면 펄스신호 osc를 생성하여 차지 펌핑부(20)에 출력한다. 차지 펌핑부(20)는 펄스신호 osc의 각 하이레벨 구간에서 펌핑전압 VPP이 기 설정된 레벨에 도달할 때까지 단계적으로 상승시킨다. 펌핑전압 VPP이 기 설정된 레벨에 도달하면 레벨 검출부(30)는 펌핑 인에이블 신호 ppe를 로우레벨로 변환시켜 펄스신호 osc의 발생을 중단시킴으로써 전압 상승을 중단시킨다.
그런데, 상술한 종래의 펌핑전압 발생 회로의 경우에는 기준전압 VREF의 레벨이 일단 정해지면 더 이상 펌핑전압 VPP의 레벨도 변동의 여지가 없이 고정되게 되어 백바이어스의 레벨 조정을 통한 문턱전압의 특성 조절이 불가능하게 된다.
본 발명은 펌핑전압 발생회로의 구조를 개선하여 다양한 레벨의 펌핑전압을 생성하고 이들을 이용해 위치별로 상이한 열화 특성을 가지는 뱅크 영역에서 트랜지스터들의 문턱전압 특성을 보정해줌으로써 반도체 소자의 동작 특성을 최적화하는데 있다.
본 발명의 멀티 레벨 펌핑전압 발생장치는 서로 다른 레벨을 갖는 복수의 서브 기준전압들을 출력하는 기준전압 발생부; 및 복수의 서브 기준전압들에 따라 서로 다른 레벨을 갖는 복수의 펌핑전압들을 출력하는 다단 펌핑전압 발생부를 포함한다.
본 발명의 멀티 레벨 펌핑전압 발생장치에서 기준전압 발생부는 기 설정된 기준전압을 복수의 서브 기준전압들로 분배하여 각 다단 펌핑전압 발생부에 제공하는 것을 특징으로 한다.
본 발명의 멀티 레벨 펌핑전압 발생장치에서 다단 펌핑전압 발생부는 서브 기준전압들에 일대일 대응되며, 대응되는 서브 기준전압에 따라 서로 다른 레벨의 펌핑전압을 각각 출력하는 복수의 서브 펌핑전압 발생부들을 포함하는 것을 특징으로 한다.
본 발명의 멀티 레벨 펌핑전압 발생장치에서 서브 펌핑전압 발생부들의 출력전압들은 반도체 소자의 각 위치별 열화 특성에 따라 대응되는 위치에 모두 제공되는 것을 특징으로 한다.
본 발명의 멀티 레벨 펌핑전압 발생장치에서 서브 펌핑전압 발생부는 복수의 펌핑전압들 중 대응되는 어느 한 펌핑전압의 레벨 변화를 검출하여 펌핑 인에이블 신호를 선택적으로 활성화시키는 레벨 검출부; 펌핑 인에이블 신호가 활성화시 일정 주기의 펄스신호를 출력하는 오실레이터; 및 어느 한 펌핑전압을 출력하며, 펄스신호에 따라 어느 한 펌핑전압을 선택적으로 펌핑하는 차지 펌핑부를 포함하는 것을 특징으로 한다.
본 발명의 멀티 레벨 펌핑전압 발생장치에서 레벨 검출부는 어느 한 펌핑전압을 대응되는 서브 기준전압과 비교하여 그 비교결과에 따라 펌핑 인에이블 신호를 선택적으로 활성화시키는 것을 특징으로 한다.
본 발명의 멀티 레벨 펌핑전압 발생장치에서 레벨 검출부는 펌핑전압을 분할하여 출력하는 펌핑전압 분할부; 및 서브 기준전압과 상기 펌핑전압 분할부의 출력전압을 비교하여 그 비교결과에 따라 상기 펌핑 인에이블 신호를 선택적으로 활성화시키는 비교부를 포함한다.
본 발명은 다양한 레벨의 고전압을 발생시키고 이를 상이한 열화 특성을 가지는 뱅크 영역에서 백바이어스 전압으로 활용함으로써 트랜지스터들의 문턱전압 특성을 보정하고 이를 통해 반도체 장치의 각 뱅크들이 속도, 전력소모, 리키지 측면에서 동등한 특성을 가질 수 있도록 해준다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2는 본 발명에 따른 멀티 레벨 펌핑전압 발생장치의 구성을 나타내는 구성도이다.
본 발명의 멀티 레벨 펌핑전압 발생장치는 기준전압 발생부(100) 및 다단 펌핑전압 발생부(200)를 구비한다.
기준전압 발생부(100)는 서로 다른 레벨의 복수의 기준전압들을 발생시켜 다단 펌핑전압 발생부(200)에 출력한다. 이러한 기준전압 발생부(100)의 일 실시예로서 본 발명에서는 기 설정된 기준전압 VREF을 서로 다른 레벨을 갖는 복수의 서브 기준전압들 VREF0 ∼ VREFn로 분배하여 다단 펌핑전압 발생부(200)에 출력한다. 이러한 기준전압 발생부(100)는 기준전압 VREF과 접지전압 VSS 사이에 직렬 연결된 다수의 저항들 R0 ∼ R3을 구비한다.
다단 펌핑전압 발생부(200)는 기준전압 발생부(100)에서 출력되는 서로 다른 레벨의 복수의 서브 기준전압들 VREF0 ∼ VREFn에 각각 대응되는 서로 다른 레벨의 펌핑전압들 VPP0 ∼ VPPn을 생성하여 출력한다. 이러한 다단 펌핑전압 발생부(200)는 각 서브 기준전압 VREF0 ∼ VREFn을 인가받아 이에 대응되는 펌핑전압 VPP0 ∼ VPPn을 각각 생성하여 출력하는 복수의 서브 펌핑전압 발생부(210 ∼ 230)들을 구비한다.
본 발명에서 각 서브 펌핑전압 발생부(210 ∼ 230)는 입출력되는 신호(전압) 의 크기만 다를 뿐 그 구성은 동일하므로 이하에서는 설명의 편의를 위해 어느 하나의 서브 펌핑전압 발생부(210)를 중심으로 본 발명을 설명한다.
서브 펌핑전압 발생부(210)는 레벨 검출부(212), 오실레이터(214) 및 차지 펌핑부(216)를 구비한다.
레벨 검출부(212)는 차지 펌핑부(216)에서 출력되는 펌핑전압 VPP0의 레벨 변화를 검출하여 펌핑 인에이블 신호 ppe0를 선택적으로 활성화시킨다. 이를 위해, 레벨 검출부(212)는 차지 펌핑부(216)에서 출력되는 펌핑전압 VPP0와 기준전압 발생부(100)에서 분배된 서브 기준전압 VREF0을 비교하여 그 비교결과에 따라 펌핑 인에이블 신호 ppe0를 선택적으로 활성화시킨다. 예컨대, 레벨 검출부(212)는 펌핑전압 VPPO(또는 펌핑전압 VPPO이 분할된 전압)의 레벨이 서브 기준전압 VREFO 보다 낮아지면 펌핑전압 VPPO을 안정된 레벨까지 상승시키기 위해 펌핑 인에이블 신호 ppe0를 하이레벨로 활성화시키고, 펌핑 인에이블 신호 ppe0의 활성화로 펌핑전압 VPPO(또는 펌핑전압 VPPO이 분할된 전압)이 서브 기준전압 VREFO에 도달하면 펌핑 인에이블 신호 ppe0를 로우레벨로 변환시킨다.
오실레이터(214)는 펌핑 인에이블 신호 ppe0가 활성화되면 일정 주기의 펄스신호 osc0를 생성하여 차지 펌핑부(216)로 출력한다.
차지 펌핑부(216)는 펄스신호 osc0에 따라 펌핑전압 VPPO이 기 설정된 레벨로 유지되도록 조절하여 출력한다. 즉, 차지 펌핑부(216)는 펌핑전압 VPPO의 레벨이 낮아지면 펌핑전압 VPPO이 기 설정된 레벨에 도달할 때까지 펄스신호 osc0에 따라 펌핑전압 VPPO을 펌핑하여 단계적으로 상승시킨다. 각 차지 펌핑부(216)에서 출력되는 펌핑전압은 반도체 소자에서 대응되는 영역에 인가된다. 예컨대, 반도체 소자 내의 뱅크들에서 포화전류(Idsat)가 높은 뱅크 BANK0의 PMOS 영역에는 높은 펌핑전압 VPPO이 인가되고, 포화전류가 낮은 뱅크 BANK2의 PMOS 영역에는 낮은 펌핑전압 VPPn이 인가된다.
도 3은 서브 펌핑전압 발생부(210)에서 레벨 검출부(212)의 구성을 보다 상세하게 나타낸 회로도이다.
레벨 검출부(212)는 펌핑전압 분할부(217) 및 비교부(218)를 구비한다.
펌핑전압 분할부(217)는 차지 펌핑부(216)의 출력전압 VPP0을 일정 크기로 분할하고 분할된 전압 VPO을 비교부(218)에 출력한다. 이러한 펌핑전압 분할부(217)는 차지 펌핑부(216)의 출력전압 VPPO과 접지전압 사이에 직렬 연결된 저항들 R4 ∼ R7을 구비한다. 도 3의 실시예에서는 펌핑전압 분할부(217)에서 출력되는 분할전압 VPO의 크기가 VPPO × ((R6+R7)/(R4+R5+R6+R7))이 된다. 이때, 본 실시예에서는 차지 펌핑부(216)의 출력전압 VPP0을 일정 크기로 분할하여 그 분할전압 VPO을 비교부(218)의 입력전압으로 사용하고 있으나 분할하지 않고 출력전압 VPPO을 그대로 입력전압 VPO로 사용할 수도 있다.
비교부(218)는 펌핑전압 분할부(217)의 출력전압 VPO과 서브 기준전압 VREFO을 비교하여 분할전압 VPO의 크기가 서브 기준전압 VREFO 보다 작으면 펌핑 인에이블 신호 ppe0를 하이레벨로 활성화시켜 출력하고 반대로 분할전압 VPO의 크기가 서브 기준전압 VREFO 보다 커지면 펌핑 인에이블 신호 ppe0를 로우레벨로 출력한다.
이러한 비교부(218)는 PMOS 트랜지스터 P1, P2 및 NMOS 트랜지스터 N1 ∼ N3 를 구비한다. PMOS 트랜지스터 P1는 전원전압 VDD와 노드 A사이에 연결되고 PMOS 트랜지스터 P2는 전원전압 VDD와 노드 B 사이에 연결되며, PMOS 트랜지스터 P1, P2의 게이트는 노드 A와 공통 연결된다. NMOS 트랜지스터 N1는 노드 A와 노드 C 사이에 연결되고 게이트에 서브 기준전압 VREF0가 인가된다. NMOS 트랜지스터 N2는 노드 B와 노드 C 사이에 연결되고 게이트에 펌핑전압 분할부(217)의 출력전압 VPO가 인가된다. NMOS 트랜지스터 N3는 노드 C와 접지전압 사이에 연결되고 게이트에 전원전압 VDD이 인가된다.
이러한 레벨 검출부(212)의 동작을 간략하게 설명하면 다음과 같다.
차지 펌핑부(216)의 출력전압 즉 펌핑전압 VPPO의 전압 레벨이 낮아져 펌핑전압 분할부(217)의 출력전압 VPO의 전압 레벨이 서브 기준전압 VREFO 보다 낮아지면 NMOS 트랜지스터 N1을 통해 흐르는 전류량이 NMOS 트랜지스터 N2를 통해 흐르는 전류량 보다 많아져 노드 A가 로우레벨로 변환된다. 이에 따라 PMOS 트랜지스터 P2가 턴온 되어 노드 B가 하이레벨로 변환되어 펌핑 인에이블 신호 ppe0가 하이레벨로 활성화된다. 펌핑 인에이블 신호 ppe0의 활성화로 펌핑전압 VPPO의 전압 레벨이 점점 높아져 펌핑전압 분할부(217)의 출력전압 VPO의 전압 레벨이 서브 기준전압 VREFO 보다 높아지면, NMOS 트랜지스터 N2를 통해 흐르는 전류량이 NMOS 트랜지스터 N1를 통해 흐르는 전류량 보다 많아져 노드 B가 로우레벨로 변환되어 펌핑 인에이블 신호 ppe0가 로우레벨로 변환된다.
도 4는 서브 펌핑전압 발생부(210)에서 오실레이터(214)의 구성을 보다 상세하게 나타낸 회로도이다.
오실레이터(214)는 펌핑 인에이블 신호 ppe0와 지연된 피드백 신호를 낸드 연산하는 낸드게이트 ND1 및 낸드게이트 ND1의 출력단과 입력단 사이에 링 형상으로 직렬 연결된 인버터들 IV1 ∼ IV6을 구비한다. 이러한 오실레이터(214)는 도 4의 아래 타이밍도와 같이, 펌핑 인에이블 신호 ppe0가 하이레벨로 활성화시 일정 주기의 펄스신호 osc0를 생성하여 출력한다. 이때, 펄스신호 osc0의 펄스폭 및 주기는 인버터들의 수에 따라 조절될 수 있다.
도 5는 서브 펌핑전압 발생부(210)에서 차지 펌핑부(216)의 구성을 보다 상세하게 나타낸 회로도이다.
차지 펌핑부(216)는 NMOS 트랜지스터 N4 ∼ N6, 펌핑 캐피시터 CP 및 로드 캐패시터 CL를 구비한다. NMOS 트랜지스터 N4는 노드 D와 E 사이에 연결되고 게이트가 노드 D에 연결된다. NMOS 트랜지스터 N5는 전원전압 VCC과 노드 D 사이에 연결되고 게이트가 전원전압 VCC에 연결된다. NMOS 트랜지스터 N6는 전원전압 VCC과 노드 E 사이에 연결되고 게이트가 전원전압 VCC에 연결된다. 펌핑 캐피시터 CP는 노드 D와 펄스신호 osc0 입력단 사이에 연결되고, 로드 캐패시터 CL는 노드 E와 접지전압 사이에 연결된다. 이때, 로드 캐패시터 CL의 용량이 펌핑 캐피시터 CP의 용량 보다 훨씬 크다.
이러한 차지 펌핑부(216)의 동작을 도 6의 타이밍도를 참조하여 설명하면 다음과 같다.
펄스신호 osc0가 인가되지 않은 상태에서 노드 D와 출력 노드 E는 NMOS 트랜지스터 N5, N6에 의해 VCC－Vtn으로 충전된다. 다음에 입력단자에 펄스신호 osc0 가 입력되면, 노드 D의 전위는 αVCC(α는 승압비)만큼 승압되어 VCC－Vtn＋αVcc가 된다. 이에 따라 NMOS 트랜지스터 N4가 턴온 되어 로드 캐패시터 CL에 전하가 충전된다. 즉, 펌핑 캐패시터 CP를 통해 노드 D에 주입된 전하의 일부가 노드 E로 전달되어 로드 캐패시터 CL에 전하가 주입된다. 하지만, 일반적으로 로드 캐패시터 CL의 용량이 펌핑 캐패시터 CP의 용량 보다 크기 때문에 노드 E에 새로이 충전되는 전압(δ)은 작게 된다. 노드 E의 전압이 상승하여 노드 D와 노드 E의 전압차가 Vtn 이 되면 NMOS 트랜지스터 N4가 턴오프 되어 충전이 멈추게 된다. 펄스신호 osc0의 공급이 중단되면, 노드 D의 전위는 VCC－Vtn 이하로 떨어지지만 NMOS트랜지스터 N5에 의해 곧 재충전되어 Vcc－Vtn으로 회복된다. 이후 입력단자에 펄스신호 osc0가 공급될 때마다 노드 E는 충전되어 전압이 상승한다. 그로 인하여 노드 E의 전위는 (1+α)Vcc－2Vtn에 이르게 된다. 이 전압 레벨은 로드 캐패시터 CL에 저장된 전하의 형태로 유지되는데 전하 손실이 발생하면 이 레벨이 떨어진다. 그러면 다시 NMOS 트랜지스터 N4이 턴온 되어 전하가 로드 캐패시터 CL에 주입되므로 전압 레벨이 곧 회복된다. 펌핑전압 VPP0가 안정한 전압 레벨에 도달할 때까지의 시간은 펌핑 캐패시터 CP와 로드 캐패시터 CL의 크기 비와 펄스신호 osc0의 주파수에 의해 결정된다.
상술한 구성을 갖는 본 발명의 멀티 레벨 펌핑전압 발생장치의 동작을 간략하게 설명하면 다음과 같다.
기준전압 VREF가 기준전압 발생부(100)에 의해 서로 다른 레벨의 복수의 서브 기준전압들 VREF0 ∼ VREFn로 분배되어 각각 대응되는 서브 펌핑전압 발생부 들(210 ∼ 230)에 인가된다.
각 서브 펌핑전압 발생부(210 ∼ 230)는 상술한 도 3 내지 도 5의 동작 설명에서와 같이 기준전압 발생부(100)로부터 인가받은 서브 기준전압 VREF0 ∼ VREFn에 따라 펌핑전압 VPPO ∼ VPPn을 출력하게 된다.
즉, 각 서브 펌핑전압 발생부(210 ∼ 230)는 자신의 출력전압 즉 펌핑전압 VPPO ∼ VPPn를 피드백하여 이를 자신에게 분배된 서브 기준전압 VREF0 ∼ VREFn과 비교하고 그 비교결과에 따라 펌핑전압 VPPO ∼ VPPn가 안정된 전압 레벨을 유지할 수 있도록 선택적으로 펌핑신호 VPPO ∼ VPPn를 펌핑시켜 출력한다.
이때, 각 서브 기준전압 VREF0 ∼ VREFn의 레벨이 서로 다르기 때문에 각 서브 펌핑전압 발생부(210 ∼ 230)의 출력신호 VPPO ∼ VPPn의 레벨도 서브 기준전압 VREF0 ∼ VREFn의 레벨에 대응되게 서로 다르게 된다. 즉, 다양한 레벨의 펌핑전압들 VPPO ∼ VPPn이 생성되어 출력된다.
이렇게 생성된 서로 다른 레벨의 펌핑전압들 VPPO ∼ VPPn은 위치별로 상이한 열화 특성을 가지는 뱅크 영역의 PMOS 영역들에서 백바이어스 전압으로 사용되어 해당 PMOS 트랜지스터들의 문턱전압 특성을 보정하는데 사용된다. 즉, 본 발명은 반도체 소자 전체에 하나의 동일한 레벨의 펌핑전압을 사용하지 않고 반도체 소자의 각 위치별 열화 특성에 따라 서로 다른 레벨의 펌핑전압들을 사용한다. 예컨대, 도 2에서와 같이 반도체 소자 내의 뱅크들에서 포화전류(Idsat)가 높은 뱅크 BANK0의 PMOS 영역에는 높은 펌핑전압 VPPO을 인가하여 백바이어스를 높이고, 포화전류가 낮은 뱅크 BANK2의 PMOS 영역에는 낮은 펌핑전압 VPPn을 인가하여 백바이어 스를 낮추어 줌으로써 포화전류의 특성을 뱅크별로 유사하게 유지하여 속도, 전력소모, 리키지(leakage) 측면에서 동등한 특성을 나타낼 수 있도록 해준다.
도 1은 종래 펌핑전압 발생 회로의 구성을 나타내는 구성도.
도 2는 본 발명에 따른 멀티 레벨 펌핑전압 발생장치의 구성을 나타내는 구성도.
도 3은 서브 펌핑전압 발생부에서 레벨 검출부의 구성을 보다 상세하게 나타낸 회로도.
도 4는 서브 펌핑전압 발생부에서 오실레이터의 구성을 보다 상세하게 나타낸 회로도.
도 5는 서브 펌핑전압 발생부에서 차지 펌핑부의 구성을 보다 상세하게 나타낸 회로도.
도 6은 차지 펌핑부의 동작을 설명하기 위한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 기준전압 발생부 200 : 다단 펌핑전압 발생부
210, 220, 230 : 서브 펌핑전압 발생부 212 : 레벨 검출부
214 : 오실레이터 216 : 차지 펌핑부
217 : 펌핑전압 분할부 218 : 비교부

Claims (7)

  1. 서로 다른 레벨을 갖는 복수의 서브 기준전압들을 출력하는 기준전압 발생부; 및
    상기 복수의 서브 기준전압들에 따라 서로 다른 레벨을 갖는 복수의 펌핑전압들을 출력하는 다단 펌핑전압 발생부를 포함하는 멀티 레벨 펌핑전압 발생장치.
  2. 제 1항에 있어서, 상기 기준전압 발생부는
    기 설정된 기준전압을 상기 복수의 서브 기준전압들로 분배하여 각 상기 다단 펌핑전압 발생부에 제공하는 것을 특징으로 하는 멀티 레벨 펌핑전압 발생장치.
  3. 제 1항에 있어서, 상기 다단 펌핑전압 발생부는
    상기 서브 기준전압들에 일대일 대응되며, 대응되는 상기 서브 기준전압에 따라 서로 다른 레벨의 펌핑전압을 각각 출력하는 복수의 서브 펌핑전압 발생부들을 포함하는 것을 특징으로 하는 멀티 레벨 펌핑전압 발생장치.
  4. 제 3항에 있어서,
    상기 서브 펌핑전압 발생부들의 출력전압들은 반도체 소자의 각 위치별 열화 특성에 따라 대응되는 위치에 모두 제공되는 것을 특징으로 하는 멀티 레벨 펌핑전압 발생장치.
  5. 제 3항에 있어서, 상기 서브 펌핑전압 발생부는
    상기 복수의 펌핑전압들 중 대응되는 어느 한 펌핑전압의 레벨 변화를 검출하여 펌핑 인에이블 신호를 선택적으로 활성화시키는 레벨 검출부;
    상기 펌핑 인에이블 신호가 활성화시 일정 주기의 펄스신호를 출력하는 오실레이터; 및
    상기 어느 한 펌핑전압을 출력하며, 상기 펄스신호에 따라 상기 어느 한 펌핑전압을 선택적으로 펌핑하는 차지 펌핑부를 포함하는 것을 특징으로 하는 멀티 레벨 펌핑전압 발생장치.
  6. 제 5항에 있어서, 상기 레벨 검출부는
    상기 어느 한 펌핑전압을 대응되는 서브 기준전압과 비교하여 그 비교결과에 따라 상기 펌핑 인에이블 신호를 선택적으로 활성화시키는 것을 특징으로 하는 멀티 레벨 펌핑전압 발생장치.
  7. 제 6항에 있어서, 상기 레벨 검출부는
    상기 펌핑전압을 분할하여 출력하는 펌핑전압 분할부; 및
    상기 서브 기준전압과 상기 펌핑전압 분할부의 출력전압을 비교하여 그 비교결과에 따라 상기 펌핑 인에이블 신호를 선택적으로 활성화시키는 비교부를 포함하는 것을 특징으로 하는 멀티 레벨 펌핑전압 발생장치.
KR1020080011380A 2008-02-04 2008-02-04 멀티 레벨 펌핑전압 발생장치 KR20090085468A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080011380A KR20090085468A (ko) 2008-02-04 2008-02-04 멀티 레벨 펌핑전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011380A KR20090085468A (ko) 2008-02-04 2008-02-04 멀티 레벨 펌핑전압 발생장치

Publications (1)

Publication Number Publication Date
KR20090085468A true KR20090085468A (ko) 2009-08-07

Family

ID=41205488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011380A KR20090085468A (ko) 2008-02-04 2008-02-04 멀티 레벨 펌핑전압 발생장치

Country Status (1)

Country Link
KR (1) KR20090085468A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101362474B1 (ko) * 2013-03-04 2014-02-14 충북대학교 산학협력단 Cmos 서브밴드갭 기준발생기
KR20140086953A (ko) * 2011-09-22 2014-07-08 샌디스크 테크놀로지스, 인코포레이티드 비활성 메모리 내 워드 라인들을 제공하기 위해 신호 레벨 개별 저전력 충전 펌프들과 상호적으로 사용된 고 전력 보충 충전 펌프의 복합물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086953A (ko) * 2011-09-22 2014-07-08 샌디스크 테크놀로지스, 인코포레이티드 비활성 메모리 내 워드 라인들을 제공하기 위해 신호 레벨 개별 저전력 충전 펌프들과 상호적으로 사용된 고 전력 보충 충전 펌프의 복합물
KR101362474B1 (ko) * 2013-03-04 2014-02-14 충북대학교 산학협력단 Cmos 서브밴드갭 기준발생기

Similar Documents

Publication Publication Date Title
US10192594B2 (en) Semiconductor device
US9183895B2 (en) Memory with dynamic feedback control circuit
US20070236278A1 (en) Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
KR101003140B1 (ko) 내부 전원 발생 장치와 그의 제어 방법
US8314649B1 (en) Semiconductor apparatus
US20110234284A1 (en) Semiconductor boost circuit and method of controlling the same
US20140307499A1 (en) Booster circuit
CN112053728A (zh) 电压产生电路以及半导体装置
US7623394B2 (en) High voltage generating device of semiconductor device
KR100721198B1 (ko) 내부전압 자동 변경이 가능한 반도체장치의내부전압발생회로
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR20090085468A (ko) 멀티 레벨 펌핑전압 발생장치
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
US10250129B2 (en) Charge pump circuit and internal voltage generation circuit including the same
US20120169405A1 (en) Method and apparatus for generating voltage
KR20100088920A (ko) 반도체 소자의 내부 전압 생성 회로
KR100821570B1 (ko) 고전압 발생 장치
KR100825021B1 (ko) 내부전압 생성기
US11557965B2 (en) Charge pump circuit, operating method thereof and semiconductor device including charge pump circuit
KR100634441B1 (ko) 고전압 발생회로
KR20100050139A (ko) 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로
KR20110074127A (ko) 반도체 장치의 내부전압 생성회로
KR20080070929A (ko) 전압 레벨 검출기 및 이를 구비하는 전압 발생 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination