CN112053728A - 电压产生电路以及半导体装置 - Google Patents

电压产生电路以及半导体装置 Download PDF

Info

Publication number
CN112053728A
CN112053728A CN202010459265.3A CN202010459265A CN112053728A CN 112053728 A CN112053728 A CN 112053728A CN 202010459265 A CN202010459265 A CN 202010459265A CN 112053728 A CN112053728 A CN 112053728A
Authority
CN
China
Prior art keywords
voltage
circuit
voltage generation
reference voltage
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010459265.3A
Other languages
English (en)
Other versions
CN112053728B (zh
Inventor
中谷真史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN112053728A publication Critical patent/CN112053728A/zh
Application granted granted Critical
Publication of CN112053728B publication Critical patent/CN112053728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

提供一种电压产生电路以及半导体装置，使用动态基准电压，高精度控制产生电压的上升。本发明的电压产生电路，包含：电荷泵，输出电压Vpump；调节器；以及控制电路。调节器包含：比较器，将电荷泵产生的电压Vdivide与基准电压Vref进行比较，并输出比较结果CMP_OUT；以及另一比较器，将电荷泵产生的电压Vdivide2与上升速度被控制的基准电压VrefRRC进行比较，并输出比较结果CMP2_OUT。控制电路基于CMP_OUT以及CMP2_OUT控制电荷泵。

Description

电压产生电路以及半导体装置
技术领域
本发明是关于电压产生电路，特别是关于电荷泵等产生的电压的上升速度控制。
背景技术
在NAND型或NOR型快闪存储器等当中，资料的读取、编程、抹除操作时需要高电压。通常在快闪存储器当中，通过电荷泵(charge pump)将外部提供的电源电压升压，利用升压后的电压执行编程或抹除等。举例来说，日本专利第6501325号公报揭示了一种电压产生电路，不使用位准偏移器(Level Shifter)，而是从电荷泵升压的电压当中产生驱动电压。
发明内容
在NAND型快闪存储器当中，编程时对选择字元线施加高电压，抹除时对P型井施加高电压；这些电压的上升波形会对性能以及信赖性带来重大影响。这些电压通常是使用电荷泵以及调节器而产生。
图1为快闪存储器的电压产生电路的一例。电压产生电路10包含：电荷泵20，响应时钟信号CLK将输入电压升压，从输出节点N1输出升压后的输出电压Vpump；调节器30，与电荷泵20连接；以及控制电路40，基于调节器30的输出信号，控制电荷泵20的操作。由电压产生电路10产生的输出电压Vpump例如可提供给字元线驱动电路50。
图2A表示电荷泵的一例。电荷泵20包含多个二极管连接的MOS晶体管，且各MOS晶体管串联。另外，电容器与各MOS晶体管的栅极连接，时钟信号CLK1施加于奇数编号的MOS晶体管的各电容器，时钟信号CLK2施加于偶数编号的MOS晶体管的各电容器。时钟信号CLK1与时钟信号CLK2如图2B所示，具有相位相差180度的关系。
调节器30包含：电阻分压器；以及比较器32，将电阻分压器的节点N2所示的电压Vdivide与基准电压Vref进行比较。电阻分压器包含电阻梯(Resistor Ladder)，连接在输出节点N1与接地之间；可变电阻VR则连接在输出节点N1与节点N2之间。可变电阻VR是根据逻辑60输出的修剪代码(Trim Code，DAC信号)而设定电阻值。节点N1处的输出电压Vpump被分压后于节点N2处产生电压Vdivide。若可变电阻VR的电阻越高，则分压比越小，电压Vdivide越往下；反之若电阻越低，则分压比越大，电压Vdivide越往上。基准电压Vref例如可由带隙基准(Band Gap Reference)所产生。
比较器32将节点N2的电压Vdivide与基准电压Vref进行比较，当电压Vdivide比基准电压Vref还低的时候，输出H位准的比较结果CMP_OUT；相对地，当电压Vdivide已经达到基准电压Vref之后，输出L位准的比较结果CMP_OUT。
逻辑60在供电时，基于储存在熔丝存储器当中的设定信息，将修剪代码输出给可变电阻VR。设定信息用以补偿电压产生电路10的工艺/电压/温度或操作变异等产生的偏差。另外，逻辑60为了产生快闪存储器操作时(读取操作、编程操作、抹除操作)所需要的电压，可以将操作程序对应的修剪代码输出给可变电阻VR。
控制电路40包含与门，与门输入比较器32的比较结果CMP_OUT以及时钟信号CLK，并输出信号用以使能或禁能电荷泵20。亦即，当节点N2的电压Vdivide比基准电压Vref还低的时候，比较结果CMP_OUT为H位准，使能电荷泵20。相对地，当电压Vdivide已经达到基准电压Vref之后，比较结果CMP_OUT为L位准，禁能电荷泵20。
图3表示电压产生电路10产生的输出电压Vpump的波形。图中示出了逻辑60输出修剪代码“14h”时的输出电压Vpump的波形，以及当逻辑60输出不同修剪代码而使输出电压Vpump阶段式改变的波形。另外，实线与虚线用来表示工艺等产生的变异，实线是电荷泵20升压能力最佳的情况，故达到目标电压的时间短；而虚线则是升压能力最差的情况，故达到目标电压的时间长。
可变电阻VR设定修剪代码“14h”之后，可变电阻VR的电阻相对较高，节点N2的电压Vdivide成为节点N1的输出电压Vpump以小比率分压后的低位准。除非输出电压Vpump达到目标电压的高位准，否则电压Vdivide不会超过基准电压Vref。如此一来，由于比较器32的比较结果CMP_OUT时常维持在H位准，并且达到目标电压，因此将由电荷泵20继续升压。
图4A表示电荷泵的I-V特性。纵轴为输出电流I，横轴为输出电压V。如图4A所示，电荷泵的输出电流并非恒定，会随着输出电压越高而减少。该电荷泵的DC模型如图4B所示，以具有输出电阻Rout的高电压源表示。电荷泵的输出电压的上升波形，为近似于RC时间常数的指数函数；输出电压Vpump的波形如图3所示，电压在低范围内急遽上升，随后在高范围内缓和上升。
电荷泵20除实线与虚线所示的变异外，也会因为操作的电源电压或温度而产生变异。另外，在多平面构造的快闪存储器中，字元线与P型井的负载电容会根据所选的平面数而变化。基于上述，电荷泵20产生的输出电压Vpump的上升速度会产生变异。
为抑制输出电压Vpump上升速度的变异，可采用控制输出电压Vpump上升速度的手法。亦即，是提供给调节器30的可变电阻VR的DAC信号(修剪代码)，随着时间递增的方法。具体来说，如图3所示，逻辑60根据修剪代码“04h”、“08h”、“0Ch”、“10h”、“12h”、“14h”随着时间更新可变电阻VR的电阻值，进而调整电阻分压器的电流以及节点N2的电压Vdivide。藉此，比较器32的比较结果CMP_OUT于H位准与L位准之间转移，电荷泵20反复操作/不操作，阶段性控制输出电压Vpump的上升，最终达到“14h”所规定的输出电压Vpump。
该方法中，如上所述，DAC信号(修剪代码)的递增速度可控制在工艺/电压/温度/操作条件产生变异时，与电荷泵的最差情况的上升速度相同或慢。若是DAC信号以一定的速度递增时，因为必须控制在低于高电压范围下与电荷泵的最差情况整合的上升速度，因此在低电压范围下，由于需额外抑制电荷泵的电流，故电压上升结束之前需要长时间。另外，为了达成短时间内的上升，必须高精度控制DAC信号的递增速度以符合电荷泵的I-V特性，但这会导致控制逻辑60的DAC信号的电路复杂化。此外，该控制方法当中，也要承担电阻分压器的切换速度的问题。
其他既有上升速度控制方法当中，可产生线性上升的动态基准电压Vref。如图5的电压产生电路10A所示，电压产生电路10A的比较器32将电阻分压器的节点N2产生的电压Vdivide，与上升速度被控制的基准电压VrefRRC进行比较，并将该比较结果CMP_OUT输出给控制电路40。
图6A表示产生上升速度被控制的基准电压VrefRRC的产生电路34。产生电路34包含电流镜以及电容器，其电压波形如图6B所示线性上升，并在基准电压Vref的位准停止。此处的基准电压VrefRRC是通过类比控制，因此不需要复杂的逻辑。然而由于基准电压VrefRRC线性上升，因此无法符合电荷泵的I-V特性，在高电压范围下无法追随输出电压Vpump，或是当设定为追随后，其上升速度变得非常慢，使得泵能力在低电压范围下造成浪费。
此外，该方法中调节器会导致电荷泵设定的目标位准的灵活度受限。由于无论目标位准高低，基准电压VrefRRC上升的时间经常相同。因此，如图6C所示，当目标位准低时，输出电压Vpump的上升速度变得和缓(波形W1)；而目标位准高时，输出电压Vpump的上升速度变得急遽(波形W2)。假如目标位准因为调节器随着每个操作都产生变化，则输出电压的上升波形也会随着每个操作而有差异。这样就无法在固定输出电压的上升速度的情况下，自由地设定目标位准。
本发明提供一种构成简易的电压产生电路，其使用动态基准电压，并可高精度控制产生电压的上升。
本发明的电压产生电路，包含：电压产生部，具备产生电压的功能；调节器，与该电压产生部电气连接；以及控制部，基于该调节器的输出以控制该电压产生部；其中，该调节器包含：比较电路，将该电压产生部产生的电压，与上升速度被控制的基准电压进行比较；以及产生电路，依照RC时间常数延迟基准电压，并产生该上升速度被控制的基准电压。
根据本发明，由于动态基准电压是根据RC时间常数产生的，因此简化电路构成，并易于根据RC时间常数复制电荷泵等电压产生部的特性。藉此，能够高精度控制产生电压的上升速度。
附图说明
图1为现有电压产生电路的构成；
图2A和图2B分别为电荷泵的一例；
图3为图1所示的产生电路所输出的电压波形图；
图4A为电荷泵的I-V特性；图4B为电荷泵的DC模型图；
图5为使用现有上升速度被控制的基准电压的电压产生电路的构成；
图6A为图4所示产生上升速度被控制的基准电压的电路的构成；图6B为上升速度被控制的基准电压的波形；图6C为根据修剪代码决定的目标位准低或高时输出电压的波形；
图7为本发明第一实施例的电压产生电路的构成；
图8A为图7所示产生上升速度被控制的基准电压的电路的构成；图8B为上升速度被控制的基准电压的波形；
图9为本发明第二实施例的电压产生电路的构成；
图10为本发明第三实施例的电压产生电路的构成。
[符号说明]
10,10A,100,100A,100B:电压产生电路
130,130A:电路
20,110:电荷泵
200,210:运算放大器
30,120,120A:调节器
32,122,132:比较器
34,134:产生电路
40,140:控制电路
50:字元线驱动电路
60:逻辑
C1:电容器
CLK,CLK1,CLK2:时钟信号
CMP_OUT,CMP1_OUT,CMP2_OUT:比较结果
N1～N6,Np:节点
P1～P2:PMOS晶体管
R,R1:电阻
UGB:单位增益缓冲器
Vdivide,Vdivide2～Vdivide4:电压
Vpump:输出电压
VR:可变电阻
Vref,VrefRRC:基准电压
具体实施方式
本发明提供的电压产生电路，可应用在使用基准电压而产生期望电压的半导体装置。举例来说，可应用于：具备升压电路的半导体装置，该升压电路将外部提供的电源电压在内部升压；或是具备降压电路的半导体装置，该降压电路将外部提供的电源电压在内部降压。半导体装置，例如为NAND型或NOR型快闪存储器、微处理器、微控制器、逻辑处理器、特定应用集成电路(ASIC)、处理影像或声音的处理器、或处理无线信号等信号的处理器等。
接着，参照图示对本发明的实施例进行说明。图7表示本发明第一实施例的电压产生电路的构成。如图7所示，电压产生电路100包含：电荷泵110；调节器120；以及控制电路140。由电荷泵110产生的输出电压Vpump，可提供给半导体装置内部的电路，例如可提供给NAND型快闪存储器的字元线驱动电路50。
调节器120具有二个功能：其一，可通过比较器122将电荷泵110的输出电压Vpump设定为目标电压；其二，可控制输出电压Vpump的上升速度使其符合电荷泵110最差情况时的泵能力。
调节器120与图1所示的电压产生电路10一样，包含：电阻分压器，连接在输出节点N1与接地之间；以及比较器122，将电阻分压器在节点N2产生的电压Vdivide，与带隙基准等产生的基准电压Vref进行比较，并将该比较结果CMP1_OUT输出给控制电路(与门)140。本实施例中，调节器120还包含电路130，电路130具有：另一个电阻分压器，连接在输出节点N1与接地之间；比较器132，将另一个电阻分压器的节点N3所产生的电压Vdivide2，与上升速度被控制的基准电压VrefRRC进行比较，并将该比较结果CMP2_OUT输出给控制电路140；以及产生电路134(参照图8A)，产生上升速度被控制的基准电压VrefRRC。
节点N3的电压Vdivide2是输出电压Vpump经过电阻R而使电压下降后的电压；产生节点N3的电压Vdivide2的电阻分压器比率，是基于电荷泵110最差情况下PVT条件中的I-V特性来决定。具体来说，可设定电阻比使得当输出电压Vpump变成Vmax(图4A)时，电压Vdivide2与基准电压Vref相等。
提供基准电压VrefRRC的产生电路134如图8A所示，包含：单位增益缓冲器UGB，其输出端子接回反相输入端子，其非反相输入端子输入基准电压Vref；以及电阻R1与电容器C1，与单位增益缓冲器UGB的输出串联。基准电压VrefRRC由电阻R1与电容器C1的连接节点输出。亦即，基准电压VrefRRC具有根据电阻R1与电容器C1的RC时间常数而延迟基准电压Vref的指数函数电压波形(如图8B)，故其上升速度被控制。产生电路134的RC时间常数，设定为与电荷泵110最差情况下输出电压上升波形的时间常数一致。另外，最差状态可由电路模拟或样本评价而得知。
接着，针对本实施例电压产生电路100的操作进行说明。可变电阻VR是根据来自逻辑处理器(未绘示)的修剪代码，因应快闪存储器的操作而设定。例如，为了产生读取操作、编程操作、或抹除操作时所需的各种电压等，可变电阻VR的电阻值可以变化。
比较器122将电压Vdivide与基准电压Vref进行比较，当电压Vdivide比基准电压Vref还低的时候，输出H位准的比较结果CMP1_OUT；当电压Vdivide已经达到基准电压Vref之后，输出L位准的比较结果CMP1_OUT。藉此，当输出电压Vpump已经达到目标电压之后，比较器122输出L位准的比较结果CMP1_OUT，通过控制电路140禁能电荷泵110的操作。随后，也可设计将电路130的电阻分压器与比较器132断开，以使电流消耗最小化。
比较器132模拟电荷泵110最差情况下的泵能力，将上升速度被控制的基准电压VrefRRC与节点N3的电压Vdivide2进行比较，当电压Vdivide2比基准电压VrefRRC还低的时候，输出H位准的比较结果CMP2_OUT；当电压Vdivide2已经达到基准电压VrefRRC之后，输出L位准的比较结果CMP2_OUT。在输出电压Vpump达到目标电压之前，当输出电压Vpump的上升速度达到基准电压VrefRRC的上升速度时，比较器132输出L位准的比较结果CMP2_OUT，通过控制电路140停止电荷泵110的操作。随后，若电压Vdivide2低于基准电压VrefRRC，则比较器132输出H位准的比较结果CMP2_OUT，让电荷泵110的重新开始操作。这样一来，就可以产生上升速度被控制的输出电压Vpump，并且近似于电荷泵110最差情况的指数函数曲线。
本实施例的电压产生电路100具有以下效果：由于上升速度被控制的基准电压VrefRRC，会追踪与电荷泵110本来的泵上升行为相同或是近似的RC时间常数的指数函数，因此，并不需要复杂的逻辑控制及即可使Vpump具有高精度的上升速度。
另外，本发明的比较器122仅用以决定电荷泵110的目标位准，而新增的比较器132仅用以控制输出电压Vpump的上升速度。因此目标位准不会受到上升速度被控制的基准电压VrefRRC行为的影响，可灵活的设定目标位准。
图9表示本发明第二实施例的电压产生电路100A的构成。其中与第一实施例同样的构成以相同的器件符号表示，不再赘述。第二实施例与第一实施例的差别在于，电路130A中不具有电阻分压器；取而代之的，是将电阻分压器的节点N4处的电压Vdivide3，提供给比较器132的反相输入端子。电压Vdivide3是输出电压Vpump变为Vmax(图4A)时，设为基准电压Vref的值。相同于第一实施例，产生电路134所产生上升速度被控制的基准电压VrefRRC，提供给非反相输入端子。
若电荷泵的目标电压位准不因操作条件而变化，换言之，当目标电压恒定时，则可如本实施例，通过使比较器122与比较器132共用电阻分压器，而削减布局面积、减少电阻分压器的DC电流消耗，并得到更加简化的电压产生电路100A。
图10表示本发明第三实施例的电压产生电路100B的构成。该电压产生电路100B适用于降压电路。电压产生电路100B包含：PMOS晶体管P1、PMOS晶体管P2，于外部提供的外部电源电压EXTVDD与节点Np之间串联；电阻分压器，连接在节点Np与接地之间；运算放大器(差动放大器)200，输入电阻分压器的节点N5所示的电压Vdivide以及基准电压Vref，两者差分所对应的输出则连接晶体管P2的栅极；以及运算放大器210，输入电阻分压器的节点N6所示的电压Vdivide4以及上升速度被控制的基准电压VrefRRC，两者差分所对应的输出则连接晶体管P1的栅极；其中，电压产生电路100B从节点Np输出降压后的内部电压INTVDD。
晶体管P1、晶体管P2作为由运算放大器200、运算放大器210控制的电流源。当内部电压INTVDD达到目标电压时，运算放大器200限制晶体管P2流通的电流；当内部电压INTVDD的上升速度达到基准电压VrefRRC的速度时，运算放大器210限制晶体管P1流通的电流。
如此，根据本实施例，通过将上升速度被控制的基准电压VrefRRC利用在电压产生电路100B，能够产生上升速度不高于一定的速度的内部电压INTVDD。
上述实施例当中，产生的电压示例性被施加于NAND型快闪存储器的字元线驱动电路或P型井的电压；然而本发明不限于此，产生的电压也可应用在要求电压上升速度须符合RC时间常数的其他半导体装置。另外，控制电路140并不限于与门，任何能够基于比较器122、比较器132的输出以控制电荷泵的电路/器件皆可。
以上详述了本发明不同的实施形态，但本发明并非限定于特定的实施形态，在权利要求所记载的保护范围内，可进行各种的变形/变更。

Claims (11)

1.一种电压产生电路，其特征在于，包含：
电压产生部，具备产生电压的功能；
调节器，与所述电压产生部电气连接；以及
控制部，基于所述调节器的输出以控制所述电压产生部；
其中，所述调节器包含：
比较电路，将所述电压产生部产生的第1电压，与上升速度被控制的基准电压进行比较；以及
产生电路，依照RC时间常数延迟基准电压，并产生所述上升速度被控制的基准电压。
2.根据权利要求1所述的电压产生电路，其特征在于，所述产生电路包含：
输入部，输入所述基准电压；以及
RC电路，与所述输入部连接。
3.根据权利要求2所述的电压产生电路，其特征在于，所述RC电路包含：
电阻，与所述基准电压连接；以及
电容器，与所述电阻串联；
其中，所述上升速度被控制的基准电压，由所述电阻与所述电容器的连接节点输出。
4.根据权利要求1所述的电压产生电路，其特征在于，
所述电压产生部包含电荷泵；
其中，所述RC时间常数，是由不超过所述电荷泵的输出电压的上升速度的范围内所决定。
5.根据权利要求1所述的电压产生电路，其特征在于，当所述比较电路检测出所述电压产生部产生的电压的上升速度，比所述上升速度被控制的基准电压还快时，所述控制部抑制所述电压产生部的操作。
6.根据权利要求1所述的电压产生电路，其特征在于，
所述调节器还包含：第2比较电路，将所述电压产生部产生的第2电压与基准电压进行比较，并将比较结果输出给所述控制部；
其中，当所述第2电压达到所述基准电压后，所述控制部抑制所述电压产生部的操作。
7.根据权利要求6所述的电压产生电路，其特征在于，
所述第2比较电路具有包含可变电阻的电阻分压器；
其中，所述第2电压是由所述可变电阻所设定。
8.根据权利要求7所述的电压产生电路，其特征在于，所述可变电阻是根据由操作状态所决定的修剪代码而设定电阻值。
9.根据权利要求1所述的电压产生电路，其特征在于，所述电压产生部产生由外部电源电压降压的电压。
10.根据权利要求9所述的电压产生电路，其特征在于，所述电压产生部包含：晶体管，基于来自所述比较电路的输出信号，以控制由所述外部电源电压提供的电流。
11.一种半导体装置，其特征在于，包含：
根据权利要求1至10任何一项所述的电压产生电路。
CN202010459265.3A 2019-06-05 2020-05-27 电压产生电路以及半导体装置 Active CN112053728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-105039 2019-06-05
JP2019105039A JP7001636B2 (ja) 2019-06-05 2019-06-05 電圧生成回路

Publications (2)

Publication Number Publication Date
CN112053728A true CN112053728A (zh) 2020-12-08
CN112053728B CN112053728B (zh) 2023-03-28

Family

ID=73609212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010459265.3A Active CN112053728B (zh) 2019-06-05 2020-05-27 电压产生电路以及半导体装置

Country Status (5)

Country Link
US (1) US11074983B2 (zh)
JP (1) JP7001636B2 (zh)
KR (1) KR102376553B1 (zh)
CN (1) CN112053728B (zh)
TW (1) TWI737290B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme
US11557338B2 (en) * 2020-10-13 2023-01-17 Ememory Technology Inc. Non-volatile memory with multi-level cell array and associated program control method
TWI788756B (zh) * 2021-01-15 2023-01-01 瑞昱半導體股份有限公司 電壓產生電路及相關電容充電方法和系統
CN114815940B (zh) * 2021-01-22 2024-01-30 瑞昱半导体股份有限公司 电压产生电路及相关电容充电方法和系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166161A (ja) * 1985-01-18 1986-07-26 Mitsubishi Electric Corp 半導体装置
JP2004005773A (ja) * 2002-05-29 2004-01-08 Sharp Corp 昇圧装置
US20070024349A1 (en) * 2005-07-27 2007-02-01 Renesas Technology Corp. Semiconductor device having internal power supply voltage generation circuit
US20070217260A1 (en) * 2006-03-20 2007-09-20 Sony Corporation Semiconductor memory device and its operation method
US20080007980A1 (en) * 2005-07-05 2008-01-10 Nec Electronics Corporation Power supply apparatus including charge-pump type step-up circuit having different discharging time constants
US20090108218A1 (en) * 2007-10-29 2009-04-30 Minnigh Todd R Management of erasure intervals for storage medium of a radiography cassette
TW201630336A (zh) * 2015-02-09 2016-08-16 力晶科技股份有限公司 電壓產生電路、調節器電路、半導體記憶裝置及半導體裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131622A (ja) 1982-01-29 1983-08-05 三菱電機株式会社 気中しや断器
JPS60157761U (ja) 1984-03-29 1985-10-21 積水樹脂株式会社 可撓性長尺物の巻回装置
JPH0632229B2 (ja) 1986-06-04 1994-04-27 三菱電機株式会社 不揮発性半導体記憶装置
JPS63285298A (ja) * 1987-05-19 1988-11-22 Mitsubishi Electric Corp 電動送風機
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
KR100624920B1 (ko) 2004-11-11 2006-09-15 주식회사 하이닉스반도체 반도체 장치의 오실레이터
US7248531B2 (en) 2005-08-03 2007-07-24 Mosaid Technologies Incorporated Voltage down converter for high speed memory
US7554311B2 (en) * 2006-07-31 2009-06-30 Sandisk Corporation Hybrid charge pump regulation
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
US8120411B1 (en) 2009-07-31 2012-02-21 Altera Corporation Charge pump with ramp rate control
CN203775142U (zh) * 2014-03-12 2014-08-13 无锡中科微电子工业技术研究院有限责任公司 数字rc振荡器
TWI557748B (zh) * 2014-09-03 2016-11-11 Toshiba Kk Voltage generation circuit
JP5940691B1 (ja) * 2015-02-04 2016-06-29 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路、半導体装置およびフラッシュメモリ
US10033268B2 (en) * 2015-07-10 2018-07-24 Micron Technology, Inc. Apparatuses and methods for charge pump regulation
JP6501325B1 (ja) 2018-01-30 2019-04-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166161A (ja) * 1985-01-18 1986-07-26 Mitsubishi Electric Corp 半導体装置
JP2004005773A (ja) * 2002-05-29 2004-01-08 Sharp Corp 昇圧装置
US20080007980A1 (en) * 2005-07-05 2008-01-10 Nec Electronics Corporation Power supply apparatus including charge-pump type step-up circuit having different discharging time constants
US20070024349A1 (en) * 2005-07-27 2007-02-01 Renesas Technology Corp. Semiconductor device having internal power supply voltage generation circuit
US20070217260A1 (en) * 2006-03-20 2007-09-20 Sony Corporation Semiconductor memory device and its operation method
US20090108218A1 (en) * 2007-10-29 2009-04-30 Minnigh Todd R Management of erasure intervals for storage medium of a radiography cassette
TW201630336A (zh) * 2015-02-09 2016-08-16 力晶科技股份有限公司 電壓產生電路、調節器電路、半導體記憶裝置及半導體裝置

Also Published As

Publication number Publication date
US20200388340A1 (en) 2020-12-10
JP7001636B2 (ja) 2022-01-19
KR20200140716A (ko) 2020-12-16
US11074983B2 (en) 2021-07-27
JP2020198747A (ja) 2020-12-10
TWI737290B (zh) 2021-08-21
CN112053728B (zh) 2023-03-28
TW202046616A (zh) 2020-12-16
KR102376553B1 (ko) 2022-03-18

Similar Documents

Publication Publication Date Title
CN112053728B (zh) 电压产生电路以及半导体装置
US10192594B2 (en) Semiconductor device
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US7253676B2 (en) Semiconductor device and driving method of semiconductor device
KR100293449B1 (ko) 고전압발생회로
US7742358B2 (en) Power supply circuit and semiconductor memory
US8130026B2 (en) Booster circuit and voltage supply circuit
US7667529B2 (en) Charge pump warm-up current reduction
US6320797B1 (en) Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US7663960B2 (en) Voltage supply circuit and semiconductor memory
KR100572323B1 (ko) 멀티레벨 고전압 발생장치
JP4843376B2 (ja) 電源回路
KR20070014391A (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US10644580B2 (en) Power supplies
JP2010124618A (ja) 電源回路
US20140307499A1 (en) Booster circuit
US11521659B2 (en) Internal voltage generation device and method for generating internal voltage
KR20040105976A (ko) 내부 전압 발생기
JP2004063019A (ja) 内部電圧発生回路
US10992223B2 (en) Semiconductor device having power supply voltage circuit, charge pump, comparator, and load circuit for controlling memory device
JP2004164746A (ja) 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置
KR20080001280A (ko) 내부전압 생성기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant