KR20080001280A - 내부전압 생성기 - Google Patents

내부전압 생성기 Download PDF

Info

Publication number
KR20080001280A
KR20080001280A KR1020060059604A KR20060059604A KR20080001280A KR 20080001280 A KR20080001280 A KR 20080001280A KR 1020060059604 A KR1020060059604 A KR 1020060059604A KR 20060059604 A KR20060059604 A KR 20060059604A KR 20080001280 A KR20080001280 A KR 20080001280A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
internal
potential level
external power
Prior art date
Application number
KR1020060059604A
Other languages
English (en)
Other versions
KR100825021B1 (ko
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059604A priority Critical patent/KR100825021B1/ko
Priority to US11/823,313 priority patent/US20080042730A1/en
Publication of KR20080001280A publication Critical patent/KR20080001280A/ko
Application granted granted Critical
Publication of KR100825021B1 publication Critical patent/KR100825021B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 상대적으로 낮은 전위레벨을 갖는 저전원에서도 안정적인 전위레벨을 유지하는 내부전압을 생성하는 내부전압 생성회로에 관한 것이며, 외부전원전압을 공급받아 제1기준전압 및 제2기준전압을 생성하는 기준전압 생성수단과, 펌핑전압을 생성하는 펌핑전압 생성수단과, 제1기준전압에 응답하여 상기 외부전원전압의 전위레벨을 검출하고 검출결과에 따라 상기 펌핑전압 또는 상기 외부전원전압을 공급하는 전원공급수단과, 제2기준전압에 응답하여 내부전압을 생성하며 상기 전원공급수단으로부터 제공된 전압을 전원으로서 사용하는 내부전압 생성수단, 및 내부전압을 입력받아 설정된 동작을 수행하는 내부회로를 포함한다.
저전원, 내부 전원 생성기, 펌핑전압

Description

내부전압 생성기{INNER-VOLTAGE GENERATOR}
도 1은 종래의 기술에 따라 도시한 디램(DRAM)의 전원공급 블록도이다.
도 2는 도 1에서 도시된 내부전압 생성부(20)를 상세히 도시한 회로도이다.
도 3은 종래의 기술에 따라 노멀전원 및 저전원을 입력받아 생성된 내부전압을 내부회로에서 사용하였을 때, 변동하는 내부전압의 전위레벨을 도시한 시뮬레이션(simulation) 그래프이다.
도 4는 본 발명의 실시예에 따라 도시한 디램(DRAM)의 전원공급 블록도이다.
도 5는 본 발명의 실시예에 따라 도 4에서 도시된 내부전압 생성부(200) 및 전원공급부(400)를 상세히 도시한 회로도이다.
도 6은 본 발명의 실시예에 따른 회로 및 종래의 기술에 따른 회로에서 저전원을 사용하여 생성된 각각의 내부전압을 내부회로에서 사용하였을 때, 변동하는 내부전압의 전위레벨을 도시한 시뮬레이션(simulation) 그래프이다.
*도면의 주요부분에 대한 부호의 설명.
100 : 기준전압 생성부.
200 : 내부전압 생성부.
300 : 내부회로부.
400 : 전원 공급부.
500 : 펌핑전압 생성기.
본 발명은 내부전압을 생성하여 내부회로에 사용하는 반도체 소자에 관한 것으로, 특히 상대적으로 낮은 전위레벨을 갖는 저전원에서도 안정적인 전위레벨을 유지하는 내부전압을 생성하는 내부전압 생성회로에 관한 것이다.
반도체 메모리 소자의 초고속, 고밀도, 저전력화에 따라 디램에서는 내부전압을 사용하여 왔다. 내부전압을 생성하기 위해서는 기준(Reference)전위를 갖는 기준전압을 만들고, 생성된 기준전압을 사용하여 차지 펌핑(charge pumping) 또는 다운 컨버팅(down converting)등을 이용하여 만든다.
차지 펌핑(charge pumping)을 이용한 대표적인 내부 전원으로는 승압전압(VPP)과 백 바이어스 전압(VBB)이 있다. 또한, 다운 컨버팅(down converting) 이용한 대표적인 내부 전원으로는 코어전압(VCORE)이 있다.
일반적으로 승압전압(VPP)은 셀을 액세스하기 위해 셀 트랜지스터의 게이트 (또는 워드 라인(Word line))에 셀 데이터의 손실이 없도록 외부전원전압(VDD)보다 높은 전위를 인가하기 위해 만든다.
또한, 백 바이어스 전압(VBB)은 셀에 저장되어 있는 데이터의 손실을 막기 위해서 셀 트랜지스터의 벌크에 외부접지전압(VSS)보다 낮은 전위를 인가하기 위해 만든다.
그리고, 코어전압(VCORE)은 전력손실을 줄이고 안정된 코어의 동작을 위해 외부전원전압(VDD)를 다운 컨버팅(down converting)하여 외부전원전압(VDD)보다 낮고 동작영역 내에서는 외부전원전압(VDD)의 변동에 대해 일정한 전위를 유지하도록 증폭기(op-amp)등을 사용하여 만든다.
도 1은 종래의 기술에 따라 도시한 디램(DRAM)의 전원공급 블록도이다.
도 1을 참조하면, 종래의 기술에서 디램(DRAM)의 전원공급과정은 다음과 같다.
첫째, 기준전압 생성부(10)는 내부전압을 생성하기 위한 기준전압(VREF)을 생성한다.
둘째, 내부전압 생성부(20)는 생성된 기준전압(VREF)에 응답하여 승압전압(VPP), 백 바이어스 전압(VBB), 및 코어전압(VCORE) 등의 내부전압(IN_VOL)을 생성한다.
셋째, 내부회로부(30)는 생성된 내부전압(IN_VOL)을 사용하여 반도체 소자 내부의 회로를 동작시킨다.
도 2는 도 1에서 도시된 내부전압 생성부(20)를 상세히 도시한 회로도이다.
도 2를 참조하면, 내부전압 생성부(20)는 인에이블 신호(IN)가 로직'하이'(High)로 활성화되고, 기준전압(VREF)이 입력되면 내부전압(IN_VOL)을 생성하는 비교기를 포함한다.
즉, 인에이블 신호(IN)가 로직'하이'(High)로 활성화되면, PMOS트랜지스터인 P2와 P5 및 P7은 턴 오프(turn Off)되고, NMOS트랜지스터인 N3는 턴 온(turn On)되어 내부전압 생성부(20)가 동작하기 시작한다.
내부전압 생성부(20)의 동작이 시작되면, 하프전압(HALF)의 전위레벨에 따라 두 가지 상태로 동작한다.
여기서, 하프전압(HALF)은 내부전압 생성부(20)에서 출력되는 내부전압(IN_VOL)을 저항소자인 R1과 R2의 저항값에 따라 분배한 전압을 의미하며, 만약 R1과 R2가 같은 저항값이면 내부전압(IN_VOL)의 전위레벨을 반으로 나눈 것과 같은 전위레벨을 갖는다.
먼저, 내부전압 생성부(20)가 초기상태이므로 하프전압(HALF)의 전위레벨이 기준전압(VREF)의 전위레벨보다 낮은 경우를 설명해보면 다음과 같다. 물론, 하프전압(HALF)의 전위레벨이 NMOS트랜지스터인 N2의 문턱 전압(Vt)보다는 높은 전압이라고 가정한다. 또한, 비교기의 두 입력단이며 NMOS트랜지스터인 N1과 N2는 크기가 동일한 트랜지스터하고 가정한다.
하프전압(HALF)의 전위레벨이 기준전압(VREF)의 전위레벨보다 낮으므로 NMOS트랜지스터인 N1에 걸리는 게이트-소스전압(VGS)이 N2에 걸리는 게이트-소스전압(VGS)보다 높은 전위레벨을 갖는다. 즉, A노드의 전압하강이 C노드의 전압하강보다 크게 일어난다. A노드의 전압하강은 PMOS트랜지스터인 P1을 턴 온(turn On) 시키게 되고, P1을 통해 공급되는 외부전압(VDD)은 B노드를 거쳐서 NMOS트랜지스터인 N5를 턴 온(turn On) 시키게 된다. 마찬가지로 C노드의 전압하강도 PMOS트랜지스터인 P6를 턴 온(turn On) 시키지만, A노드의 전압하강에 의해 턴 온(turn On) 된 N5보다는 적게 턴 온(turn On) 되므로 P6의 전하공급력은 N5보다 작다.
전술한 일련의 동작으로 인해 드라이빙 노드(ON_NODE)는 로직'로우'(Low)가 되고, 이로 인해 PMOS트랜지스터인 P8이 턴 온(turn On)되어 내부전압(IN_VOL)의 전위레벨을 상승시키게 된다. 이렇게 전위레벨이 상승한 내부전압(IN_VOL)은 하프전압(HALF)의 전위레벨이 기준전압(VREF)의 전위레벨보다 높아질 때까지 계속된다.
그리고, 하프전압(HALF)의 전위레벨이 기준전압(VREF)의 전위레벨보다 높은 경우를 설명해보면 다음과 같다.
하프전압(HALF)의 전위레벨이 기준전압(VREF)의 전위레벨보다 높으므로 NMOS트랜지스터인 N1에 걸리는 게이트-소스전압(VGS)이 N2에 걸리는 게이트-소스전압(VGS)보다 낮은 전위레벨을 갖는다. 즉, A노드의 전압하강이 C노드의 전압하강보다 작게 일어난다. C노드의 전압하강은 PMOS트랜지스터인 P6를 턴 온(turn On) 시키게 된다. 마찬가지로 A노드의 전압하강도 PMOS트랜지스터인 P1을 턴 온(turn On) 시키게 되고, P1을 통해 공급되는 외부전압(VDD)은 B노드를 거쳐서 NMOS트랜지스터인 N5를 턴 온(turn On) 시키지만, C노드의 전압하강에 의해 턴 온(turn On) 된 P6보다는 적게 턴 온(turn On) 되므로 N5의 전하공급력은 P6보다 작다.
전술한 일련의 동작으로 인해 드라이빙 노드(ON_NODE)는 로직'하이'(High)가 되고, 이로 인해 PMOS트랜지스터인 P8이 턴 오프(turn Off)되어 외부전압(VDD)를 내부전압 생성부(20)의 출력단(OUT)에 공급하지 않는다. 그리고 전술한 동작은 하 프전압(HALF)의 전위레벨이 기준전압(VREF)의 전위레벨보다 낮아질 때까지 계속된다.
도 3은 종래의 기술에 따라 노멀전원 및 저전원을 입력받아 생성된 내부전압을 내부회로에서 사용하였을 때, 변동하는 내부전압의 전위레벨을 도시한 시뮬레이션(simulation) 그래프이다.
도 3을 참조하면, 종래의 기술에 따른 내부전압 생성부(20)에서 노멀전원(VDD 1.8V)을 입력받아 내부전압(IN_VOL)을 생성하는 것에 비해 저전원(VDD 1.6V 저전압)을 입력받아 내부전압(IN_VOL)을 생성하는 것에서 발생하는 문제점을 알 수 있다.
먼저, 노멀전원(VDD 1.8V)을 입력받아 생성된 내부전압(IN_VOL)과 저전원(VDD 1.6V)을 입력받아 생성된 내부전압(IN_VOL)을 동일한 동작을 하는 내부회로(30)에서 사용하였을 때 저전원(VDD 1.6V)을 사용한 사용하여 생성된 내부전압(IN_VOL)이 노멀전원(VDD 1.8V)을 사용하여 생성된 내부전압(IN_VOL)에 비해 더 낮은 전위레벨까지 떨어진다. 이는 내부전압 생성부(20) 내부에서 내부전압을 드라이빙하는 드라이버 - 도 2에서는 PMOS트랜지스터 P8 - 에 공급되는 전하량이 저전원(VDD 1.6V)에 비해 노멀전원(VDD 1.8V)일 때 더 많기 때문이다.
그리고, 노멀전원(VDD 1.8V)을 입력받아 생성된 내부전압(IN_VOL)과 저전원(VDD 1.6V)을 입력받아 생성된 내부전압(IN_VOL)을 동일한 동작을 하는 내부회로(30)에서 사용한 후에 다시 원래의 전위레벨까지 회복되는 속도가 저전원(VDD 1.6V)을 사용한 사용하여 생성된 내부전압(IN_VOL)이 노멀전원(VDD 1.8V)을 사용하 여 생성된 내부전압(IN_VOL)에 비해 더 느리다. 이 또한 내부전압 생성부(20) 내부에서 내부전압(IN_VOL)을 드라이빙하는 드라이버 - 도 2에서는 PMOS트랜지스터 P8 - 의 전하 공급능력이 부족하기 때문이다.
전술한 문제로 인해 내부전압(IN_VOL)을 사용하는 내부회로(30)의 불량을 유발하게 된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로서, 상대적으로 낮은 전위레벨을 갖는 저전원에서도 안정적인 전위레벨을 유지하는 내부전압을 생성하는 내부전압 생성회로를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 외부전원전압의 전위레벨을 검출하여, 검출결과에 따라 펌핑전압 또는 상기 외부전원전압을 공급하는 전원공급수단; 및 상기 전원공급수단으로부터 제공된 전압을 전원으로서 사용하는 내부전압 생성수단을 포함하는 내부전압 생성회로가 제공된다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 외부전원전압을 공급받아 제1기준전압 및 제2기준전압을 생성하는 기준전압 생성수단; 펌핑전압을 생성하는 펌핑전압 생성수단; 상기 제1기준전압에 응답하여 상기 외부전원전압의 전위레벨을 검출하고, 검출결과에 따라 상기 펌핑전압 또는 상기 외부전 원전압을 공급하는 전원공급수단; 상기 제2기준전압에 응답하여 내부전압을 생성하며, 상기 전원공급수단으로부터 제공된 전압을 전원으로서 사용하는 내부전압 생성수단; 및 상기 내부전압을 입력받아 설정된 동작을 수행하는 내부회로를 포함하는 내부전압 생성회로가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 실시예에 따라 도시한 디램(DRAM)의 전원공급 블록도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 디램(DRAM)의 전원공급과정은 다음과 같다.
첫째, 기준전압 생성부(100)는 내부전압을 생성하기 위한 제1기준전압(VREF1)과 외부전원전압(VDDext)을 검출하기 위한 제2기준전압(VREF2)을 생성한다.
여기서, 제1기준전압(VREF1)과 제2기준전압(VREF2)은 같은 전위레벨을 가질 수도 있고, 같은 전위레벨이 아닐 수도 있다.
둘째, 펌핑전압 생성부(500)은 외부전원전압(VDDext)의 전위레벨보다 높은 전위레벨을 갖는 펌핑전압(VPP)를 생성한다.
여기서, 펌핑전압(VPP)은 셀 트랜지스터에 데이터를 읽고 쓰기 위한 전원으 로써 일반적으로 DRAM을 동작시키기 위해 공급되는 외부전압(VDDext)보다 높은 전위레벨을 갖는다.
셋째, 전원공급부(400)는 제2기준전압(VREF2)에 응답하여 외부전원전압(VDDext)의 전위레벨을 검출하고, 검출결과 외부전원전압(VDDext)의 전위레벨이 노멀한 경우, 즉 노멀전원일 경우에는 외부전원전압(VDDext)을 내부전압 생성부(200)의 전원으로 공급한다. 하지만, 검출결과 외부전원전압(VDDext)의 전위레벨이 낮을 경우 즉, 저전원일 경우에는 반도체 소자 내부의 펌핑전압 생성기(500)에서 생성된 펌핑전압(VPP)를 내부전압 생성부(200)의 전원으로 공급한다.
여기서, 외부전원전압(VDDext)의 전위레벨이 노멀전원일 경우와 저전원일 경우를 결정하는 것은 반도체 소자의 종류에 따라 제2기준전압(VREF2)을 조정함으로써 변경가능하다. 즉, 설계자에 의해 미리 결정되어야 하고, 그 결과는 변동가능하다.
넷째, 내부전압 생성부(200)는 제1기준전압(VREF1)에 응답하여 백 바이어스 전압(VBB), 및 코어전압(VCORE) 등의 내부전압(IN_VOL)을 생성한다.
다섯째, 내부회로부(300)는 생성된 내부전압(IN_VOL)을 공급받아 설정된 동작을 수행한다. 즉, 내부전압(IN_VOL)을 사용하는 메모리 소자의 모든 회로들을 의미한다.
도 5는 본 발명의 실시예에 따라 도 4에서 도시된 내부전압 생성부(200) 및 전원공급부(400)를 상세히 도시한 회로도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 전원공급부(400)는 외부전원전 압(VDDext)의 전위레벨을 검출하여, 검출결과에 따라 펌핑전압(VPP) 또는 외부전원전압(VDDext)을 공급한다. 그리고, 내부전압 생성부(200)은 전원공급부(400)으로부터 제공된 전압 - 펌핑전압(VPP) 또는 외부전원전압(VDDext) - 을 전원으로서 사용한다.
여기서, 전원공급부(400)는, 외부전원전압(VDDext)의 전위레벨이 상대적으로 낮은 전위레벨일 경우 펌핑전압(VPP)을 내부전압 생성부(200)의 전원으로 공급한다. 마찬가지로, 외부전원전압(VDDext)의 전위레벨이 상대적으로 높은 전위레벨일 경우 외부전원전압(VDDext)을 내부전압 생성부(200)의 전원으로 공급한다.
또한, 전원공급부(400)는, 외부전원전압(VDDext)과 접지전압(VSS) 사이에 직렬접속되어 분배전압(VDD_REF)을 생성하는 전압분배부(420)와, 분배전압(VDD_REF)과 제2기준전압(VREF2)을 비교하는 비교부(440), 및 비교부(440)의 출력전압에 응답하여 펌핑전압(VPP) 또는 외부전원전압(VDDext)을 드라이빙하는 드라이빙부(460)를 구비한다.
전술한 전원공급부(400)의 구성요소 중 전압분배부(420)는, 외부전원전압(VDDext)과 접지전압(VSS) 사이에 직렬 접속된 제1저항(R1) 및 제2저항(R2)을 구비하여, 제1저항(R1)과 제2저항(R2)의 접속노드(d_node)에서 분배전압(VDD_REF)을 출력한다.
또한, 전원공급부(400)의 구성요소 중 비교부(440)는, 인에이블 신호(EN)에 응답하여 동작이 온/오프(On/Off) 제어되는 전류미러(current mirror)를 포함한다.
여기서, 전류미러(current mirror)는 인에이블 신호(EN)에 응답하여 전류미 러(current mirror)를 인에이블(enable)시키거나 디스에이블(disable)시키는 인에이블 제어부(442)와, 설정된 저항값을 가지며, 분배전압(VDD_REF)으로부터 자신의 저항값에 의해 하강되는 전압만큼 감소된 전압을 출력노드(out_node)에 출력하는 제1저항소자(444)와, 설정된 저항값을 가지며, 제2기준전압(VREF2)으로부터 자신의 저항값에 의해 하강되는 전압만큼 감소된 전압을 제어노드(con_node)에 출력하는 제2저항소자(446), 및 제어노드(con_node)에 걸린 전압에 응답하여 출력노드(out_node)에 걸리는 전압의 전위레벨을 조절하는 미러회로(440)를 구비한다.
그리고, 전류미러(current mirror)는, 분배전압(VDD_REF)이 감소할 때, 제어노드(con_node)에 걸리는 전압이 하강하고, 출력노드(out_node)에 걸리는 전압이 상승한다.
또한, 전류미러(current mirror)는, 분배전압(VDD_REF)이 증가할 때, 제어노드(con_node)에 걸리는 전압이 증가하고, 출력노드(out_node)에 걸리는 전압이 감소한다.
여기서, 전류미러(current mirror)의 구성요소 중 인에이블 제어부(442)는, 전류미러(current mirror)의 커런트 소스(current source)로서, 인에이블 신호(EN)에 응답하여 전류미러(current mirror)가 접지전압단(VSS)과 연결되는 것을 제어하는 제1NMOS트랜지스터(NMOS1)를 포함한다.
또한, 전류미러(current mirror)의 구성요소 중 제1저항소자(444)는, 게이트(gate)로 입력받은 분배전압(VDD_REF)에 응답하여 드레인-소스(drain-source) 접속된 출력노드(out_node)와 커런트 소스(current source)가 연결되는 것을 제어하 는 제2NMOS트랜지스터(NMOS2)를 포함한다.
또한, 전류미러(current mirror)의 구성요소 중 제2저항소자(446)는, 게이트(gate)로 입력받은 제2기준전압(VREF2)에 응답하여 드레인-소스(drain-source) 접속된 제어노드(con_node)와 커런트 소스(current source)가 연결되는 것을 제어하는 제3NMOS트랜지스터(NMOS3)를 포함한다.
전술한 전원공급부(400)의 구성요소 중 드라이빙부(460)는, 비교부(440)의 출력전압에 응답하여 로직'하이'(High) 또는 로직'로우'(Low)로 드라이빙하는 제1드라이버(462)와, 제1드라이버(462)의 출력신호에 응답하여 외부전원전압(VDDext)을 드라이빙하는 제2드라이버(464), 및 제1드라이버(462)의 출력신호를 반전한 신호에 응답하여 펌핑전압(VPP)을 드라이빙하는 제3드라이버(466)를 구비한다.
여기서, 드라이빙부(460)의 구성요소 중 제1드라이버(462)는, 체인형태를 갖는 복수 개의 인버터를 구비한다.
또한, 드라이빙부(460) 구성요소 중 제2드라이버(464)는, 게이트(gate)로 입력받은 제1드라이버(462)의 출력신호에 응답하여 드레인-소스(drain-source) 접속된 외부전원전압(VDDext)과 전원입력노드(vol_input)가 연결되는 것을 제어하는 제1PMOS트랜지스터(PMOS1)를 구비한다.
또한, 드라이빙부(460) 구성요소 중 제3드라이버(466)는, 제1드라이버(462)의 출력신호를 반전하여 출력하는 제1인버터(INV1), 및 게이트(gate)로 입력받은 제1인버터(INV1)의 출력신호에 응답하여 드레인-소스(drain-source) 접속된 펌핑전압(VPP)과 전원입력노드(vol_input)가 연결되는 것을 제어하는 제2PMOS트랜지스 터(PMOS2)를 구비한다.
내부전압 생성부(200)는 종래기술에 대비하여 전원공급부(400)으로부터 제공된 전압 - 펌핑전압(VPP) 또는 외부전원전압(VDDext) - 을 전원으로 사용하는 점을 제외하고는 일반적으로 같은 구조를 가지므로 여기서는 설명하지 않도록 하겠다.
도 6은 본 발명의 실시예에 따른 회로 및 종래의 기술에 따른 회로에서 저전원을 사용하여 생성된 각각의 내부전압을 내부회로에서 사용하였을 때, 변동하는 내부전압의 전위레벨을 도시한 시뮬레이션(simulation) 그래프이다.
도 6을 참조하면, 본 발명의 실시예에 따른 회로 및 도 1에 도시된 종래의 기술에 따른 회로에서 저전원(VDD 1.6V)이 입력되어 생성된 각각의 내부전압(IN_VOL)을 내부회로(30, 300)에서 사용하였을 때 내부전압(IN_VOL)의 전위레벨이 서로 다르게 변동하는 것을 알 수 있다.
먼저, 본 발명의 실시예에 따른 회로에 저전원(VDD 1.6V)이 입력되어 생성된 내부전압(IN_VOL)을 내부회로(300)에서 사용하면, 도 1에 도시된 종래의 기술에 따른 회로에 저전원(VDD 1.6V)이 입력되어 생성된 내부전압(IN_VOL)을 내부회로(30)에서 사용한 것에 비해 내부전압(IN_VOL)이 상대적으로 더 높은 전위레벨을 유지한다.
마찬가지로, 본 발명의 실시예에 따른 회로에 저전원(VDD 1.6V)이 입력되어 생성된 내부전압(IN_VOL)을 내부회로(300)에서 사용한 후에 다시 원래의 전위레벨로 회복되는 속도가, 도 1에 도시된 종래의 기술에 따른 회로에 저전원(VDD 1.6V)이 입력되어 생성된 내부전압(IN_VOL)을 내부회로(30)에서 사용한 후에 다시 원래 의 전위레벨로 회복되는 속도보다 더 빠르다.
즉, 본 발명의 실시예에 따른 회로가 도 1에 도시된 종래의 기술에 비해 더 안정적인 동작을 하게 된다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 외부전원전압의 전위레벨이 낮아져서 저전원이 입력되어도, 내부회로에서 사용되는 내부전압의 전위레벨을 안정적으로 유지할 수 있다. 이는 반도체 소자의 안정적인 동작을 가능하게 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어서 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
전술한 본 발명은 외부전원전압의 전위레벨이 낮아져서 저전원이 입력되어도, 내부회로에서 사용되는 내부전압의 전위레벨을 안정적으로 유지할 수 있다. 이는 반도체 소자의 안정적인 동작을 가능하게 한다.

Claims (19)

  1. 외부전원전압의 전위레벨을 검출하여, 검출결과에 따라 펌핑전압 또는 상기 외부전원전압을 공급하는 전원공급수단; 및
    상기 전원공급수단으로부터 제공된 전압을 전원으로서 사용하는 내부전압 생성수단
    을 포함하는 내부전압 생성회로.
  2. 제1항에 있어서,
    상기 전원공급수단은,
    상기 외부전원전압의 전위레벨이 상대적으로 낮은 전위레벨일 경우 상기 펌핑전압을 상기 내부전압 생성수단의 전원으로 공급하는 것을 특징으로 하는 내부전압 생성회로.
  3. 제1항에 있어서,
    상기 전원공급수단은,
    상기 외부전원전압의 전위레벨이 상대적으로 높은 전위레벨일 경우 상기 외부전원전압을 상기 내부전압 생성수단의 전원으로 공급하는 것을 특징으로 하는 내 부전압 생성회로.
  4. 제1항에 있어서,
    상기 전원공급수단은,
    상기 외부전원전압과 접지전압 사이에 직렬접속되어 분배전압을 생성하는 전압분배부;
    상기 분배전압과 기준전압을 비교하는 비교부; 및
    상기 비교부의 출력전압에 응답하여 상기 펌핑전압 또는 상기 외부전원전압을 드라이빙하는 드라이빙부
    를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  5. 제4항에 있어서,
    상기 전압분배부는,
    상기 외부전원전압과 접지전압 사이에 직렬 접속된 제1저항 및 제2저항을 구비하여, 상기 제1저항과 제2저항의 접속노드에서 상기 분배전압을 출력하는 것을 특징으로 하는 내부전압 생성회로.
  6. 제4항에 있어서,
    상기 비교부는,
    인에이블 신호에 응답하여 동작이 온/오프(On/Off) 제어되는 전류미러(current mirror)를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  7. 제6항에 있어서,
    상기 전류미러는,
    상기 인에이블 신호에 응답하여 상기 전류미러를 인에이블시키거나 디스에이블시키는 인에이블 제어부;
    설정된 저항값을 가지며, 상기 분배전압으로부터 자신의 저항값에 의해 하강되는 전압만큼 감소된 전압을 출력노드에 출력하는 제1저항소자;
    상기 설정된 저항값을 가지며, 상기 기준전압으로부터 자신의 저항값에 의해 하강되는 전압만큼 감소된 전압을 제어노드에 출력하는 제2저항소자; 및
    상기 제어노드에 걸린 전압에 응답하여 상기 출력노드에 걸리는 전압의 전위레벨을 조절하는 미러회로
    를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  8. 제7항에 있어서,
    상기 전류미러는,
    상기 분배전압이 감소할 때, 상기 제어노드에 걸리는 전압이 하강하고, 상기 출력노드에 걸리는 전압이 상승하는 것을 특징으로 하는 내부전압 생성회로.
  9. 제7항에 있어서,
    상기 전류미러는,
    상기 분배전압이 증가할 때, 상기 제어노드에 걸리는 전압이 증가하고, 상기 출력노드에 걸리는 전압이 감소하는 것을 특징으로 하는 내부전압 생성회로.
  10. 제7항에 있어서,
    상기 인에이블 제어부는,
    상기 전류미러의 커런트 소스(current source)로서, 상기 인에이블 신호에 응답하여 상기 전류미러가 접지전압단과 연결되는 것을 제어하는 제1NMOS트랜지스터를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  11. 제7항에 있어서,
    상기 제1저항소자는,
    게이트로 입력받은 상기 분배전압에 응답하여 드레인-소스 접속된 상기 출력노드와 커런트 소스(current source)가 연결되는 것을 제어하는 제2NMOS트랜지스터를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  12. 제7항에 있어서,
    상기 제2저항소자는,
    게이트로 입력받은 상기 기준전압에 응답하여 드레인-소스 접속된 상기 제어노드와 커런트 소스(current source)가 연결되는 것을 제어하는 제3NMOS트랜지스터를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  13. 제4항에 있어서,
    상기 드라이빙부는,
    상기 비교부의 출력전압에 응답하여 로직'하이'(High) 또는 로직'로우'(Low)로 드라이빙하는 제1드라이버;
    상기 제1드라이버의 출력신호에 응답하여 상기 외부전원전압을 드라이빙하는 제2드라이버;
    상기 제1드라이버의 출력신호를 반전한 신호에 응답하여 상기 펌핑전압을 드라이빙하는 제3드라이버
    를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  14. 제13항에 있어서,
    상기 제1드라이버는,
    체인형태를 갖는 복수 개의 인버터를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  15. 제13항에 있어서,
    상기 제2드라이버는,
    게이트로 입력받은 상기 제1드라이버의 출력신호에 응답하여 드레인-소스 접속된 상기 외부전원전압과 전원입력노드가 연결되는 것을 제어하는 제1PMOS트랜지스터를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  16. 제13항에 있어서,
    상기 제3드라이버는,
    상기 제1드라이버의 출력신호를 반전하여 출력하는 제1인버터; 및
    게이트로 입력받은 상기 제1인버터의 출력신호에 응답하여 드레인-소스 접속 된 상기 펌핑전압과 전원입력노드가 연결되는 것을 제어하는 제2PMOS트랜지스터를 구비하는 것을 특징으로 하는 내부전압 생성회로.
  17. 외부전원전압을 공급받아 제1기준전압 및 제2기준전압을 생성하는 기준전압 생성수단;
    펌핑전압을 생성하는 펌핑전압 생성수단;
    상기 제1기준전압에 응답하여 상기 외부전원전압의 전위레벨을 검출하고, 검출결과에 따라 상기 펌핑전압 또는 상기 외부전원전압을 공급하는 전원공급수단;
    상기 제2기준전압에 응답하여 내부전압을 생성하며, 상기 전원공급수단으로부터 제공된 전압을 전원으로서 사용하는 내부전압 생성수단; 및
    상기 내부전압을 입력받아 설정된 동작을 수행하는 내부회로
    를 포함하는 내부전압 생성회로.
  18. 제17항에 있어서,
    상기 전원공급수단은,
    상기 외부전원전압의 전위레벨이 상대적으로 낮은 전위레벨일 경우 상기 펌핑전압을 상기 내부전압 생성수단의 전원으로 공급하는 것을 특징으로 하는 내부전압 생성회로.
  19. 제17항에 있어서,
    상기 전원공급수단은,
    상기 외부전원전압의 전위레벨이 상대적으로 높은 전위레벨일 경우 상기 외부전원전압을 상기 내부전압 생성수단의 전원으로 공급하는 것을 특징으로 하는 내부전압 생성회로.
KR1020060059604A 2006-06-29 2006-06-29 내부전압 생성기 KR100825021B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060059604A KR100825021B1 (ko) 2006-06-29 2006-06-29 내부전압 생성기
US11/823,313 US20080042730A1 (en) 2006-06-29 2007-06-27 Internal voltage generating circuit and method for generating internal voltage using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059604A KR100825021B1 (ko) 2006-06-29 2006-06-29 내부전압 생성기

Publications (2)

Publication Number Publication Date
KR20080001280A true KR20080001280A (ko) 2008-01-03
KR100825021B1 KR100825021B1 (ko) 2008-04-24

Family

ID=39213322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059604A KR100825021B1 (ko) 2006-06-29 2006-06-29 내부전압 생성기

Country Status (1)

Country Link
KR (1) KR100825021B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019942A (ko) * 2012-08-07 2014-02-18 에스케이하이닉스 주식회사 전압 공급회로
KR20140080386A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 내부전압 생성회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264206B1 (ko) * 1997-12-26 2000-08-16 김영환 내부전압 발생장치
KR100350768B1 (ko) * 1999-12-30 2002-08-28 주식회사 하이닉스반도체 내부 전원전압 발생장치
KR100408724B1 (ko) * 2000-12-19 2003-12-11 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생장치
KR100716662B1 (ko) * 2005-03-31 2007-05-09 주식회사 하이닉스반도체 내부전원 생성장치
KR100815183B1 (ko) * 2005-06-30 2008-03-19 주식회사 하이닉스반도체 내부전원 생성장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019942A (ko) * 2012-08-07 2014-02-18 에스케이하이닉스 주식회사 전압 공급회로
KR20140080386A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 내부전압 생성회로

Also Published As

Publication number Publication date
KR100825021B1 (ko) 2008-04-24

Similar Documents

Publication Publication Date Title
KR100956776B1 (ko) 네거티브 전압 생성 장치
US7539072B2 (en) Semiconductor memory device
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
US8194476B2 (en) Semiconductor memory device and method for operating the same
KR20150022241A (ko) 반도체 메모리 장치
KR100803363B1 (ko) 반도체 메모리 장치의 전압 생성 회로
US20060221749A1 (en) Internal voltage generating circuit
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
US20150006926A1 (en) Semiconductor device
KR100825021B1 (ko) 내부전압 생성기
US20130147545A1 (en) Reference voltage generation circuit and internal voltage generation circuit using the same
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR20080043500A (ko) 내부전압 검출기 및 이를 이용한 내부전압 발생장치
US20080042730A1 (en) Internal voltage generating circuit and method for generating internal voltage using the same
KR100799103B1 (ko) 반도체 소자
KR100761371B1 (ko) 액티브 드라이버
KR100940826B1 (ko) 네거티브 전압 생성 장치
KR100922885B1 (ko) 내부전압 발생회로
KR20080001054A (ko) 내부 전압 발생 장치
WO2014156711A1 (ja) 半導体装置
KR20090027378A (ko) 내부전압 발생회로
KR100772705B1 (ko) 내부전압 생성장치
KR20140081350A (ko) 전원 구동 장치
KR100755061B1 (ko) 전압레벨 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee