TWI737290B - 電壓產生電路以及半導體裝置 - Google Patents

電壓產生電路以及半導體裝置 Download PDF

Info

Publication number
TWI737290B
TWI737290B TW109115144A TW109115144A TWI737290B TW I737290 B TWI737290 B TW I737290B TW 109115144 A TW109115144 A TW 109115144A TW 109115144 A TW109115144 A TW 109115144A TW I737290 B TWI737290 B TW I737290B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
voltage generating
generating circuit
reference voltage
Prior art date
Application number
TW109115144A
Other languages
English (en)
Other versions
TW202046616A (zh
Inventor
中谷真史
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202046616A publication Critical patent/TW202046616A/zh
Application granted granted Critical
Publication of TWI737290B publication Critical patent/TWI737290B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

提供一種電壓產生電路，使用動態基準電壓，高精度控制產生電壓的上升。本發明的電壓產生電路100，包含：電荷幫浦110，輸出電壓Vpump；調節器120；以及控制電路140。調節器120包含：比較器122，將電荷幫浦110產生的電壓Vdivide與基準電壓Vref進行比較，並輸出比較結果CMP_OUT；以及比較器132，將電荷幫浦110產生的電壓Vdivide2與上升速度被控制的基準電壓VrefRRC進行比較，並輸出比較結果CMP2_OUT。控制電路140基於CMP_OUT以及CMP2_OUT控制電荷幫浦110。

Description

電壓產生電路以及半導體裝置
本發明是關於電壓產生電路，特別是關於電荷幫浦等產生的電壓的上升速度控制。
在NAND型或NOR型快閃記憶體等當中，資料的讀取、編程、抹除操作時需要高電壓。通常在快閃記憶體當中，藉由電荷幫浦將外部提供的電源電壓昇壓，利用昇壓後的電壓執行編程或抹除等。舉例來說，日本專利第6501325號公報揭示了一種電壓產生電路，不使用位準偏移器(Level Shifter)，而是從電荷幫浦昇壓的電壓當中產生驅動電壓。
在NAND型快閃記憶體當中，編程時對選擇字元線施加高電壓，抹除時對P型井施加高電壓；這些電壓的上升波形會對性能以及信賴性帶來重大影響而重要。這些電壓通常是使用電荷幫浦以及調節器而產生。
第1圖為快閃記憶體的電壓產生電路的一例。電壓產生電路10包含：電荷幫浦20，響應時脈訊號CLK將輸入電壓昇壓，從輸出節點N1輸出昇壓後的輸出電壓Vpump；調節器30，與電荷幫浦20連接；以及控制電路40，基於調節器30的輸出訊號，控制電荷幫浦20的操作。由電壓產生電路10產生的輸出電壓Vpump例如可提供給字元線驅動電路50。
第2A圖表示電荷幫浦的一例。電荷幫浦20包含複數個二極體連接的MOS電晶體，且各MOS電晶體串聯。另外，電容器與各MOS電晶體的閘極連接，時脈訊號CLK1施加於奇數編號的MOS電晶體的各電容器，時脈訊號CLK2施加於偶數編號的MOS電晶體的各電容器。時脈訊號CLK1與時脈訊號CLK2如第2B圖所示，具有相位相差180度的關係。
調節器30包含：電阻分壓器；以及比較器32，將電阻分壓器的節點N2所示的電壓Vdivide與基準電壓Vref進行比較。電阻分壓器包含電阻梯(Resistor Ladder)，連接在輸出節點N1與接地之間；可變電阻VR則連接在輸出節點N1與節點N2之間。可變電阻VR是根據邏輯60輸出的修剪代碼(Trim Code)而設定電阻值。節點N1處的輸出電壓Vpump被分壓後於節點N2處產生電壓Vdivide。若可變電阻VR的電阻越高，則分壓比越小，電壓Vdivide越往下；反之若電阻越低，則分壓比越大，電壓Vdivide越往上。基準電壓Vref例如可由能隙參考(Band Gap Reference)所產生。
比較器32將節點N2的電壓Vdivide與基準電壓Vref進行比較，當電壓Vdivide比基準電壓Vref還低的時候，輸出H位準的比較結果CMP_OUT；相對地，當電壓Vdivide已經達到基準電壓Vref之後，輸出L位準的比較結果CMP_OUT。
邏輯60在供電時，基於儲存在熔絲記憶體當中的設定資訊，將修剪代碼輸出給可變電阻VR。設定資訊用以補償電壓產生電路10的製程/電壓/溫度或操作變異等產生的偏差。另外，邏輯60為了產生快閃記憶體操作時(讀取操作、編程操作、抹除操作)所需要的電壓，可以將操作程序對應的修剪代碼輸出給可變電阻VR。
控制電路40包含AND閘，AND閘輸入比較器32的比較結果CMP_OUT以及時脈訊號CLK，並輸出訊號用以致能或禁能電荷幫浦20。亦即，當節點N2的電壓Vdivide比基準電壓Vref還低的時候，比較結果CMP_OUT為H位準，致能讓電荷幫浦20。相對地，當電壓Vdivide已經達到基準電壓Vref之後，比較結果CMP_OUT為L位準，禁能電荷幫浦20。
第3圖表示電壓產生電路10產生的輸出電壓Vpump的波形。圖中示出了邏輯60輸出修剪代碼「14h」時的輸出電壓Vpump的波形，以及當邏輯60輸出不同修剪代碼而使輸出電壓Vpump階段式改變的波形。另外，實線與虛線用來表示製程等產生的變異，實線是電荷幫浦20昇壓能力最佳的情況，故達到目標電壓的時間短；而虛線則是昇壓能力最差的情況，故達到目標電壓的時間長。
可變電阻VR設定修剪代碼「14h」之後，可變電阻VR的電阻相對較高，節點N2的電壓Vdivide成為節點N1的輸出電壓Vpump以小比率分壓後的低位準。除非輸出電壓Vpump達到目標電壓的高位準，否則電壓Vdivide不會超過基準電壓Vref。如此一來，由於比較器32的比較結果CMP_OUT時常維持在H位準，並且達到目標電壓，因此將由電荷幫浦20繼續昇壓。
第4A圖表示電荷幫浦的I-V特性。縱軸為輸出電流I，橫軸為輸出電壓V。如圖所示，電荷幫浦的輸出電流並非恆定，會隨著輸出電壓越高而減少。該電荷幫浦的DC模型如第4B圖所示，以具有輸出電阻Rout的高電壓源表示。電荷幫浦的輸出電壓的上升波形，為近似於RC時間常數的指數函數；輸出電壓Vpump的波形如第3圖所示，電壓在低範圍內急遽上升，隨後在高範圍內緩和上升。
電荷幫浦20除實線與虛線所示的變異外，也會因為操作的電源電壓或溫度而產生變異。另外，在多平面構造的快閃記憶體中，字元線與P型井的負載電容會根據所選的平面數而變化。基於上述，電荷幫浦20產生的輸出電壓Vpump的上升速度會產生變異。
為抑制輸出電壓Vpump上升速度的變異，可採用控制輸出電壓Vpump上升速度的手法。亦即，是提供給調節器30的可變電阻VR的DAC訊號(修剪代碼)，隨著時間遞增的方法。具體來說，如第3圖所示，邏輯60根據修剪代碼「04h」、「08h」、「0Ch」、「10h」、「12h」、「14h」隨著時間更新可變電阻VR的電阻值，進而調整電阻分壓器的電流以及節點N2的電壓Vdivide。藉此，比較器32的比較結果CMP_OUT於H位準與L位準之間轉移，電荷幫浦20反覆操作/不操作，階段性控制輸出電壓Vpump的上升，最終達到「14h」所規定的輸出電壓Vpump。
該方法中，如上所述，DAC訊號(修剪代碼)的遞增速度可控制在製程/電壓/溫度/操作條件產生變異時，與電荷幫浦的最差情況的上升速度相同或慢。若是DAC訊號以一定的速度遞增時，因為必須控制在低於高電壓範圍下與電荷幫浦的最差情況整合的上升速度，因此在低電壓範圍下，由於需額外抑制電荷幫浦的電流，故電壓上升結束之前需要長時間。另外，為了達成短時間內的上升，必須高精度控制DAC訊號的遞增速度以符合電荷幫浦的I-V特性，但這會導致控制邏輯60的DAC訊號的電路複雜化。此外，該控制方法當中，也要承擔電阻分壓器的切換速度的問題。
其他既有上升速度控制方法當中，可產生線性上昇的動態基準電壓Vref。如第5、6A-6C圖的電壓產生電路10A所示，電壓產生電路10A的比較器32將電阻分壓器的節點N2產生的電壓Vdivide，與上升速度被控制的基準電壓VrefRRC進行比較，並將該比較結果CMP_OUT輸出給控制電路40。
第6A圖表示產生上升速度被控制的基準電壓VrefRRC的產生電路34。產生電路34包含電流鏡以及電容器，其電壓波形如第6B圖所示線性上昇，並在基準電壓Vref的位準停止。此處的基準電壓VrefRRC是通過類比控制，因此不需要複雜的邏輯。然而由於基準電壓VrefRRC線性上昇，因此無法符合電荷幫浦的I-V特性，在高電壓範圍下無法追隨輸出電壓Vpump，或是當設定為追隨後，其上升速度變得非常慢，使得幫浦能力在低電壓範圍下造成浪費。
此外，該方法中調節器會導致電荷幫浦設定的目標位準的靈活度受限。由於無論目標位準高低，基準電壓VtefRRC上昇的時間經常相同。因此，如第6C圖所示，當目標位準低時，輸出電壓Vpump的上升速度變得和緩(波形W1)；而目標位準高時，輸出電壓Vpump的上升速度變得急遽(波形W2)。假如目標位準因為調節器隨著每個操作都產生變化，則輸出電壓的上升波形也會隨著每個操作而有差異。這樣就無法在固定輸出電壓的上升速度的情況下，自由地設定目標位準。
本發明提供一種構成簡易的電壓產生電路，其使用動態基準電壓，並可高精度控制產生電壓的上升。
本發明的電壓產生電路，包含：電壓產生部，具備產生電壓的功能；調節器，與該電壓產生部電氣連接；以及控制電路，基於該調節器的輸出以控制該電壓產生部；其中，該調節器包含：比較電路，將該電壓產生部產生的電壓，與上升速度被控制的基準電壓進行比較；以及產生電路，依照RC時間常數延遲基準電壓，並產生該上升速度被控制的基準電壓。
根據本發明，由於動態基準電壓是根據RC時間常數產生的，因此簡化電路構成，並易於根據RC時間常數複製電荷幫浦等電壓產生部的特性。藉此，能夠高精度控制產生電壓的上升速度。
本發明提供的電壓產生電路，可應用在使用基準電壓而產生期望電壓的半導體裝置。舉例來說，可應用於：具備昇壓電路的半導體裝置，該昇壓電路將外部提供的電源電壓在內部昇壓；或是具備降壓電路的半導體裝置，該降壓電路將外部提供的電源電壓在內部降壓。半導體裝置，例如為NAND型或NOR型快閃記憶體、微處理器、微控制器、邏輯、特定應用積體電路(ASIC)、處理影像或聲音的處理器、或處理無線訊號等訊號的處理器等。
接著，參照圖示對本發明的實施例進行說明。第7圖表示本發明第1實施例的電壓產生電路的構成。如第7圖所示，電壓產生電路100包含：電荷幫浦110；調節器120；以及控制電路140。由電荷幫浦110產生的輸出電壓Vpump，可提供給半導體裝置內部的電路，例如可提供給NAND型快閃記憶體的字元線驅動電路50。
調節器120具有二個功能：其一，可藉由比較器122將電荷幫浦110的輸出電壓Vpump設定為目標電壓；其二，可控制輸出電壓Vpump的上升速度使其符合電荷幫浦110最差情況時的幫浦能力。
調節器120與第1圖所示的電壓產生電路10一樣，包含：電阻分壓器，連接在輸出節點N1與接地之間；以及比較器122，將電阻分壓器在節點N2產生的電壓Vdivide，與能隙參考等產生的基準電壓Vref進行比較，並將該比較結果CMP1_OUT輸出給控制電路(AND閘)140。本實施例中，調節器120更包含電路130，電路130具有：另一個電阻分壓器，連接在輸出節點N1與接地之間；比較器132，將另一個電阻分壓器的節點N3所產生的電壓Vdivide2，與上升速度被控制的基準電壓VrefRRC進行比較，並將該比較結果CMP2_OUT輸出給控制電路140；以及產生電路134(參照第8A圖)，產生上升速度被控制的基準電壓VrefRRC。
節點N3的電壓Vdivide2是輸出電壓Vpump經過電阻R而使電壓下降後的電壓；產生節點N3的電壓Vdivide2的電阻分壓器比率，是基於電荷幫浦110最差情況下PVT條件中的I-V特性來決定。具體來說，可設定電阻比使得當輸出電壓Vpump變成Vmax(第4A圖)時，電壓Vdivide2與基準電壓Vref相等。
提供基準電壓VrefRRC的產生電路134如第8A圖所示，包含：單位增益緩衝器UGB，其輸出端子接回反相輸入端子，其非反相輸入端子輸入基準電壓Vref；以及電阻R1與電容器C1，與單位增益緩衝器UGB的輸出串聯。基準電壓VrefRRC由電阻R1與電容器C1的連接節點輸出。亦即，基準電壓VrefRRC具有根據電阻R1與電容器C1的RC時間常數而延遲基準電壓Vref的指數函數電壓波形(如第8B圖)，故其上升速度被控制。產生電路134的RC時間常數，設定為與電荷幫浦110最差情況下輸出電壓上升波形的時間常數一致。另外，最差狀態可由電路模擬或樣本評價而得知。
接著，針對本實施例電壓產生電路100的操作進行說明。可變電阻VR是根據來自邏輯(未繪示)的修剪代碼，因應快閃記憶體的操作而設定。例如，為了產生讀取操作、編程操作、或抹除操作時所需的各種電壓等，可變電阻VR的電阻值可以變化。
比較器122將電壓Vdivide與基準電壓Vref進行比較，當電壓Vdivide比基準電壓Vref還低的時候，輸出H位準的比較結果CMP1_OUT；當電壓Vdivide已經達到基準電壓Vref之後，輸出L位準的比較結果CMP1_OUT。藉此，當輸出電壓Vpump已經達到目標電壓之後，比較器122輸出L位準的比較結果CMP1_OUT，透過控制電路140禁能電荷幫浦110的操作。隨後，也可設計將電路130的電阻分壓器與比較器132斷開，以使電流消耗最小化。
比較器132模擬電荷幫浦110最差情況下的幫浦能力，將上升速度被控制的基準電壓VrefRRC與節點N3的電壓Vdivide2進行比較，當電壓Vdivide2比基準電壓VrefRRC還低的時候，輸出H位準的比較結果CMP2_OUT；當電壓Vdivide2已經達到基準電壓VrefRRC之後，輸出L位準的比較結果CMP2_OUT。在輸出電壓Vpump達到目標電壓之前，當輸出電壓Vpump的上升速度達到基準電壓VrefRRC的上升速度時，比較器132輸出L位準的比較結果CMP2_OUT，透過控制電路140停止電荷幫浦110的操作。隨後，若電壓Vdivide2低於基準電壓VrefRRC，則比較器132輸出H位準的比較結果CMP2_OUT，讓電荷幫浦110的重新開始操作。這樣一來，就可以產生上升速度被控制的輸出電壓Vpump，並且近似於電荷幫浦110最差情況的指數函數曲線。
本實施例的電壓產生電路100具有以下效果：由於上升速度被控制的基準電壓VrefRRC，會追蹤與電荷幫浦110本來的幫浦上升行為相同或是近似的RC時間常數的指數函數，因此，並不需要複雜的邏輯控制及即可使Vpump具有高精度的上升速度。
另外，本發明的比較器122僅用以決定電荷幫浦110的目標位準，而新增的比較器132僅用以控制輸出電壓Vpump的上升速度。因此目標位準不會受到上升速度被控制的基準電壓VrefRRC行為的影響，可靈活的設定目標位準。
第9圖表示本發明第2實施例的電壓產生電路100A的構成。其中與第1實施例同樣的構成以相同的元件符號表示，不再贅述。第2實施例與第1實施例的差別在於，電路130A中不具有電阻分壓器；取而代之的，是將電阻分壓器的節點N4處的電壓Vdivide3，提供給比較器132的反相輸入端子。電壓Vdivide3是輸出電壓Vpump變為Vmax(第4A圖)時，設為基準電壓Vref的值。相同於第1實施例，產生電路134所產生上升速度被控制的基準電壓VrefRRC，提供給非反相輸入端子。
若電荷幫浦的目標電壓位準不因操作條件而變化，換言之，當目標電壓恆定時，則可如本實施例，藉由使比較器122與比較器132共用電阻分壓器，而削減佈局面積、減少電阻分壓器的DC電流消耗，並得到更加簡化的電壓產生電路100A。
第10圖表示本發明第3實施例的電壓產生電路100B的構成。該電壓產生電路100B適用於降壓電路。電壓產生電路100B包含：PMOS電晶體P1、P2，於外部提供的外部電源電壓EXTVDD與節點Np之間串聯；電阻分壓器，連接在節點Np與接地之間；運算放大器(差動放大器)200，輸入電阻分壓器的節點N5所示的電壓Vdivide以及基準電壓Vref，兩者差分所對應的輸出則連接電晶體P2的閘極；以及運算放大器210，輸入電阻分壓器的節點N6所示的電壓Vdivide4以及上升速度被控制的基準電壓VrefRRC，兩者差分所對應的輸出則連接電晶體P1的閘極；其中，電壓產生電路100B從節點Np輸出降壓後的內部電壓INTVDD。
電晶體P1、P2作為由運算放大器200、210控制的電流源。當內部電壓INTVDD達到目標電壓時，運算放大器200限制電晶體P2流通的電流；當內部電壓INTVDD的上升速度達到基準電壓VrefRRC的速度時，運算放大器210限制電晶體P1流通的電流。
如此，根據本實施例，藉由將上升速度被控制的基準電壓VrefRRC利用在電壓產生電路100B，能夠產生上昇速度不高於一定的速度的內部電壓INTVDD。
上述實施例當中，產生的電壓示例性被施加於NAND型快閃記憶體的字元線驅動電路或P型井的電壓；然而本發明不限於此，產生的電壓也可應用在要求電壓上升速度須符合RC時間常數的其他半導體裝置。另外，控制電路140並不限於AND閘，任何能夠基於比較器122、132的輸出以控制電荷幫浦的電路/元件皆可。
以上詳述了本發明不同的實施形態，但本發明並非限定於特定的實施形態，在申請專利範圍所記載的發明要旨的範圍內，可進行各種的變形/變更。
10,10A:電壓產生電路40,140:控制電路 20,110:電荷幫浦50:字元線驅動電路 30,120,120A:調節器60:邏輯 32,122,132:比較器100,100A,100B:電壓產生電路 34,134:產生電路130,130A:電路 200,210:運算放大器R,R1:電阻 C1:電容器UGB:單位增益緩衝器 CLK,CLK1,CLK2:時脈訊號Vdivide:電壓 CMP_OUT:比較結果Vdivide2~Vdivide4:電壓 CMP1_OUT:比較結果Vpump:輸出電壓 CMP2_OUT:比較結果VR:可變電阻 N1~N6,Np:節點Vref,VrefRRC:基準電壓 P1~P2:PMOS電晶體
第1圖表示既有電壓產生電路的構成。 第2A-2B圖表示電荷幫浦的一例。 第3圖為第1圖所示的產生電路所輸出的電壓波形圖。 第4A圖表示電荷幫浦的I-V特性；第4B圖為電荷幫浦的DC模型圖。 第5圖表示使用既有上升速度被控制的基準電壓的電壓產生電路的構成。 第6A圖表示第4圖所示產生上升速度被控制的基準電壓的電路的構成；第6B圖表示上升速度被控制的基準電壓的波形；第6C圖表示根據修剪代碼決定的目標位準低或高時輸出電壓的波形。 第7圖表示本發明第1實施例的電壓產生電路的構成。 第8A圖表示第7圖所示產生上升速度被控制的基準電壓的電路的構成；第8B圖表示上升速度被控制的基準電壓的波形。 第9圖表示本發明第2實施例的電壓產生電路的構成。 第10圖表示本發明第3實施例的電壓產生電路的構成。
100:電壓產生電路
110:電荷幫浦
120:調節器
122,132:比較器
130:電路
140:控制電路
50:字元線驅動電路
CLK:時脈訊號
CMP1_OUT,CMP2_OUT:比較結果
N1~N3:節點
R:電阻
Vdivide,Vdivide2:電壓
Vpump:輸出電壓
VR:可變電阻
Vref,VrefRRC:基準電壓

Claims (10)

  1. 一種電壓產生電路，包含：電壓產生部，具備產生電壓的功能；調節器，與該電壓產生部電氣連接；以及控制電路，基於該調節器的輸出以控制該電壓產生部；其中，該調節器包含：比較電路，將該電壓產生部產生的電壓，與上升速度被控制的基準電壓進行比較；以及產生電路，依照RC時間常數延遲基準電壓，並產生該上升速度被控制的基準電壓；其中，該電壓產生部包含電荷幫浦；其中，該RC時間常數，是由不超過該電荷幫浦的輸出電壓的上升速度的範圍內所決定。
  2. 如請求項1之電壓產生電路，其中，該產生電路包含：輸入部，輸入該基準電壓；以及RC電路，與該輸入部連接。
  3. 如請求項2之電壓產生電路，其中，該RC電路包含：電阻，與該基準電壓連接；以及電容器，與該電阻串聯；其中，該上升速度被控制的基準電壓，由該電阻與該電容器的連接節點輸出。
  4. 如請求項1之電壓產生電路，其中，當該比較電路檢測出該電壓產生部產生的電壓的上升速度，比該上升速度被控制的基準電壓還快時，該控制電路抑制該電壓產生部的操作。
  5. 如請求項1之電壓產生電路，其中，該調節器更包含：第2比較電路，將該電壓產生部產生的第2電壓與基準電壓進行比較，並將比較結果輸出給該控制電路；其中，當該第2電壓達到該基準電壓後，該控制電路抑制該電壓產生部的操作。
  6. 如請求項5之電壓產生電路，其中，該第2比較電路具有包含可變電阻的電阻分壓器；其中，該第2電壓是由該可變電阻所設定。
  7. 如請求項6之電壓產生電路，其中，該可變電阻是根據由操作狀態所決定的修剪代碼而設定電阻值。
  8. 如請求項1之電壓產生電路，其中，該電壓產生部產生由外部電源電壓降壓的電壓。
  9. 如請求項8之電壓產生電路，其中，該電壓產生部包含：電晶體，基於來自該比較電路的輸出訊號，以控制由該外部電源電壓提供的電流。
  10. 一種半導體裝置，包含：如請求項1至9任何一項所述之電壓產生電路。
TW109115144A 2019-06-05 2020-05-07 電壓產生電路以及半導體裝置 TWI737290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019105039A JP7001636B2 (ja) 2019-06-05 2019-06-05 電圧生成回路
JP2019-105039 2019-06-05

Publications (2)

Publication Number Publication Date
TW202046616A TW202046616A (zh) 2020-12-16
TWI737290B true TWI737290B (zh) 2021-08-21

Family

ID=73609212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115144A TWI737290B (zh) 2019-06-05 2020-05-07 電壓產生電路以及半導體裝置

Country Status (5)

Country Link
US (1) US11074983B2 (zh)
JP (1) JP7001636B2 (zh)
KR (1) KR102376553B1 (zh)
CN (1) CN112053728B (zh)
TW (1) TWI737290B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636470B2 (en) 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme
US11557338B2 (en) * 2020-10-13 2023-01-17 Ememory Technology Inc. Non-volatile memory with multi-level cell array and associated program control method
TWI788756B (zh) * 2021-01-15 2023-01-01 瑞昱半導體股份有限公司 電壓產生電路及相關電容充電方法和系統
CN114815940B (zh) * 2021-01-22 2024-01-30 瑞昱半导体股份有限公司 电压产生电路及相关电容充电方法和系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285298A (ja) * 1987-05-19 1988-11-22 Mitsubishi Electric Corp 電動送風機
TW200822134A (en) * 2006-07-31 2008-05-16 Sandisk Corp Hybrid charge pump regulation
US7505290B2 (en) * 2005-07-05 2009-03-17 Nec Electronics Corporation Power supply apparatus including charge-pump type step-up circuit having different discharging time constants
US20090108218A1 (en) * 2007-10-29 2009-04-30 Minnigh Todd R Management of erasure intervals for storage medium of a radiography cassette
CN203775142U (zh) * 2014-03-12 2014-08-13 无锡中科微电子工业技术研究院有限责任公司 数字rc振荡器
TW201611023A (zh) * 2014-09-03 2016-03-16 Toshiba Kk 電壓產生電路
TW201629953A (zh) * 2015-02-04 2016-08-16 華邦電子股份有限公司 電壓產生電路、快閃記憶體及半導體裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131622A (ja) 1982-01-29 1983-08-05 三菱電機株式会社 気中しや断器
JPS60157761U (ja) 1984-03-29 1985-10-21 積水樹脂株式会社 可撓性長尺物の巻回装置
JPS61166161A (ja) * 1985-01-18 1986-07-26 Mitsubishi Electric Corp 半導体装置
JPH0632229B2 (ja) 1986-06-04 1994-04-27 三菱電機株式会社 不揮発性半導体記憶装置
JP4007494B2 (ja) * 2002-05-29 2007-11-14 シャープ株式会社 昇圧装置
ITMI20031924A1 (it) * 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
KR100624920B1 (ko) 2004-11-11 2006-09-15 주식회사 하이닉스반도체 반도체 장치의 오실레이터
JP4749076B2 (ja) * 2005-07-27 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US7248531B2 (en) 2005-08-03 2007-07-24 Mosaid Technologies Incorporated Voltage down converter for high speed memory
JP5181423B2 (ja) * 2006-03-20 2013-04-10 ソニー株式会社 半導体メモリデバイスとその動作方法
KR100865852B1 (ko) * 2007-08-08 2008-10-29 주식회사 하이닉스반도체 레귤레이터 및 고전압 발생기
US8120411B1 (en) 2009-07-31 2012-02-21 Altera Corporation Charge pump with ramp rate control
JP5982510B2 (ja) * 2015-02-09 2016-08-31 力晶科技股▲ふん▼有限公司 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置
US10033268B2 (en) * 2015-07-10 2018-07-24 Micron Technology, Inc. Apparatuses and methods for charge pump regulation
JP6501325B1 (ja) 2018-01-30 2019-04-17 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285298A (ja) * 1987-05-19 1988-11-22 Mitsubishi Electric Corp 電動送風機
US7505290B2 (en) * 2005-07-05 2009-03-17 Nec Electronics Corporation Power supply apparatus including charge-pump type step-up circuit having different discharging time constants
TW200822134A (en) * 2006-07-31 2008-05-16 Sandisk Corp Hybrid charge pump regulation
US20090108218A1 (en) * 2007-10-29 2009-04-30 Minnigh Todd R Management of erasure intervals for storage medium of a radiography cassette
CN203775142U (zh) * 2014-03-12 2014-08-13 无锡中科微电子工业技术研究院有限责任公司 数字rc振荡器
TW201611023A (zh) * 2014-09-03 2016-03-16 Toshiba Kk 電壓產生電路
TW201629953A (zh) * 2015-02-04 2016-08-16 華邦電子股份有限公司 電壓產生電路、快閃記憶體及半導體裝置

Also Published As

Publication number Publication date
CN112053728A (zh) 2020-12-08
US20200388340A1 (en) 2020-12-10
CN112053728B (zh) 2023-03-28
TW202046616A (zh) 2020-12-16
US11074983B2 (en) 2021-07-27
KR102376553B1 (ko) 2022-03-18
JP7001636B2 (ja) 2022-01-19
JP2020198747A (ja) 2020-12-10
KR20200140716A (ko) 2020-12-16

Similar Documents

Publication Publication Date Title
TWI737290B (zh) 電壓產生電路以及半導體裝置
US10192594B2 (en) Semiconductor device
KR100471330B1 (ko) 전압 제어 회로를 구비한 반도체 장치
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US10403374B2 (en) Reduction of output voltage ripple in booster circuit
KR19990084298A (ko) 고전압 발생회로
KR100572323B1 (ko) 멀티레벨 고전압 발생장치
JP4843376B2 (ja) 電源回路
US20170076800A1 (en) Voltage generating circuit and semiconductor memory device
US5602506A (en) Back bias voltage generator
US11521659B2 (en) Internal voltage generation device and method for generating internal voltage
TW201820333A (zh) 昇壓電路以及具備該電路的非揮發性記憶體
JP2012234591A (ja) 不揮発性半導体記憶装置
US10992223B2 (en) Semiconductor device having power supply voltage circuit, charge pump, comparator, and load circuit for controlling memory device
KR100825021B1 (ko) 내부전압 생성기
JP3979268B2 (ja) 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置
TWI677867B (zh) 半導體元件
CN118113095A (zh) 电压调节器
JP5702175B2 (ja) メモリ装置