KR102376553B1

KR102376553B1 - 전압생성회로

Info

Publication number: KR102376553B1
Application number: KR1020200064590A
Authority: KR
Inventors: 마사후미 나카타니
Original assignee: 윈본드 일렉트로닉스 코포레이션
Priority date: 2019-06-05
Filing date: 2020-05-28
Publication date: 2022-03-18
Also published as: TW202046616A; CN112053728A; JP2020198747A; US20200388340A1; TWI737290B; KR20200140716A; JP7001636B2; US11074983B2; CN112053728B

Abstract

[과제] 동적인 기준전압을 이용해서 생성되는 전압의 상승을 고정밀도로 제어하는 전압생성회로를 제공한다.
[해결 수단] 본 발명의 전압생성회로(100)는, 전압(Vpump)을 출력하는 차지 펌프(110)와, 레귤레이터(120)와, 제어 회로(140)를 포함한다. 레귤레이터(120)는, 차지 펌프(110)에서 생성된 전압(Vdivide)과 기준전압(Vref)을 비교하고, 비교 결과(CMP_OUT)를 출력하는 비교기(122)와, 차지 펌프(110)에서 생성된 전압(Vdivide2)과 상승속도가 제어된 기준전압(VrefRRC)을 비교하고, 비교 결과(CMP2_OUT)를 출력하는 비교기(132)를 포함한다. 제어 회로(140)는 CMP_OUT 및 CMP2_OUT에 의거해서 차지 펌프(110)를 제어한다.

Description

전압생성회로{VOLTAGE GENERATING CIRCUIT}

본 발명은, 전압생성회로에 관한 것으로, 특히, 차지 펌프 등으로 생성되는 전압의 상승속도의 제어에 관한 것이다.

NAND형이나 NOR형 플래시 메모리 등에서는, 데이터의 독출, 프로그램, 소거 동작 시에 고전압을 필요로 한다. 통상, 플래시 메모리에서는, 외부에서 공급된 전원전압을 차지 펌프에 의해 상승시키고, 상승된 전압을 이용해서 프로그램이나 소거 등을 행하고 있다. 예를 들면, 특허문헌 1은, 레벨 시프터를 이용하는 일 없이 차지 펌프로 승압되어 전압으로부터 구동 전압을 생성하는 전압생성회로를 개시하고 있다.

JP

6501325

B

NAND 플래시 메모리에서는, 프로그래밍 시에 선택 워드선에 고전압을 인가하거나, 소거 시에 P웰에 고전압을 인가하거나 하지만, 이들 전압의 상승 파형은, 성능 및 신뢰성에 큰 영향을 끼치는 것이며, 중요하다. 이들 고전압은, 통상, 차지 펌프 및 레귤레이터를 이용해서 생성된다.

도 1은 종래의 플래시 메모리의 전압생성회로의 일례이다. 전압생성회로(10)는, 클록 신호(CLK)에 응답해서 입력 전압을 승압시키고, 출력 노드(N1)로부터 승압된 전압(Vpump)을 출력하는 차지 펌프(20)와, 차지 펌프(20)에 접속된 레귤레이터(30)와, 레귤레이터(30)로부터의 출력 신호에 의거해서 차지 펌프(20)의 동작을 제어하는 제어 회로(40)를 포함한다. 전압생성회로(10)에서 생성된 전압(Vpump)은, 예를 들어, 워드선 구동회로(50)에 공급된다.

도 2(A)에 차지 펌프의 일례를 도시한다. 차지 펌프(20)는 복수의 다이오드 접속된 MOS 트랜지스터를 포함하고, 각 MOS 트랜지스터는 직렬로 접속되어 있다. 또한, MOS 트랜지스터의 게이트에는 커패시터가 접속되고, 홀수번째의 MOS 트랜지스터의 각 커패시터에는 클록 신호(CLK1)가 인가되고, 짝수번째의 MOS 트랜지스터의 각 커패시터에는 클록 신호(CLK2)가 인가된다. 클록 신호(CLK1)와 클록 신호(CLK2)는, 도 2(B)에 나타낸 바와 같이 서로 위상이 180도 다른 관계에 있다.

레귤레이터(30)는, 저항 분할기와, 저항 분할기의 노드(N2)에 나타나는 전압(Vdivide)과 기준전압(Vref)을 비교하는 비교기(32)를 포함한다. 저항 분할기는, 출력 노드(N1)와 접지 사이에 접속된 저항 래더를 포함하고, 출력 노드(N1)와 노드(N2) 사이에 가변저항(VR)이 접속된다. 가변저항(VR)은, 로직(60)으로부터 출력되는 트림 코드(Trim Code)에 의해 저항치가 설정된다. 노드(N2)에는, 노드(N1)의 전압(Vpump)이 저항비에 따라서 분압된 전압(Vdivide)이 나타난다. 가변저항(VR)의 저항이 높아지면, 분압의 비가 작아져서 전압(Vdivide)은 떨어지고, 반대로 저항이 낮아지면, 분압의 비가 커져서 전압(Vdivide)은 올라간다. 기준전압(Vref)은, 예를 들어, 밴드갭 기준에 의해서 생성된다.

비교기(32)는, 노드(N2)의 전압(Vdivide)과 기준전압(Vref)을 비교하고, 전압(Vdivide)이 기준전압(Vref)보다도 낮을 때, H수준의 비교 결과(CMP_OUT)를 출력하고, 다른 한편, 전압(Vdivide)이 기준전압(Vref)에 도달했을 때, L수준의 비교 결과출력(CMP_OUT)을 출력한다.

로직(60)은, 전원 투입 시에 퓨즈 메모리에 격납된 설정 정보에 의거해서 트림 코드를 가변저항(VR)에 출력한다. 설정 정보는, 전압생성회로(10)의 제조 편차나 동작 조건에 의한 편차 등을 보상한다. 또한, 로직(60)은, 플래시 메모리의 동작 시(독출 동작, 프로그램 동작, 소거 동작)에 필요로 되는 전압(예를 들어, 프로그램 전압의 스텝 전압이나 소거 전압의 스텝 전압 등)을 생성시키기 위하여, 동작 시퀸스에 따른 디지털 코드를 가변저항(VR)에 출력할 수 있다.

제어 회로(40)는 AND게이트를 포함하고, AND게이트는 비교기(32)의 비교 결과(CPM_OUT)와 클록 신호(CLK)를 입력하고, 차지 펌프(20)를 동작가능(enable) 또는 동작불능(disable)으로 하기 위한 신호를 출력한다. 즉, 노드(N2)의 전압(Vdivide)이 기준전압(Vref)보다도 낮을 때, 비교 결과(CMP_OUT)는 H수준이며, 차지 펌프(20)가 동작가능하게 된다. 다른 한편, 전압(Vdivide)이 기준전압(Vref)에 도달했을 때, 비교 결과(CMP_OUT)는 L수준이며, 차지 펌프(20)가 동작불능(정지)이 된다.

도 3에 전압생성회로(10)에서 생성되는 전압(Vpump)의 파형을 나타낸다. 해당 도면에는, 로직(60)으로부터 트림 코드 "14h"가 출력되었을 때의 전압(Vpump)의 파형과, 트림 코드를 변화시켜서 전압(Vpump)을 단계적으로 변화시켰을 때의 파형이 도시되어 있다. 또, 실선과 파선은 제조편차를 나타내고 있고, 실선은, 차지 펌프(20)의 승압능력이 최상(best)인 경우이며, 타깃 전압에 도달하는 시간이 짧고, 파선은, 승압능력이 최악(worst)인 경우이며, 타깃 전압에 도달하는 시간이 길다.

가변저항(VR)에 트림 코드 "14h"가 설정되었을 때, 가변저항(VR)의 저항은 비교적 높고, 노드(N2)의 전압(Vdivide)은, 노드(N1)의 (Vpump)로부터 작은 비율로 분압된 낮은 수준이 된다. 전압(Vpump)이 타깃의 높은 수준까지 도달하지 않는 한, 전압(Vdivide)은 기준전압(Vref)을 초과하지 않는다. 그 때문에, 비교기(32)의 비교 결과(CMP_OUT)는 상시 H수준을 유지하고, 타깃 전압에 도달하기 위해서 차지 펌프(20)에 의한 승압이 계속된다.

여기에서, 도 4(A)에 차지 펌프의 I-V 특성을 나타낸다. 세로축은 출력 전류, 횡축은 출력 전압이다. 해당 도면에 나타낸 바와 같이, 차지 펌프의 출력 전류는 일정하지 않고, 출력 전압이 높아짐에 따라서 감소한다. 이 차지 펌프의 DC 모델은, 도 4(B)에 나타낸 바와 같이, 출력 저항(Rout)을 갖는 고전압원으로 표현된다. 즉, 차지 펌프의 출력 전압의 상승의 파형은, RC 시정수의 지수함수를 모방하는 것이며, 전압(Vpump)의 파형은, 도 3에 나타낸 바와 같이, 전압이 낮은 범위에서 급격히 상승하고, 그 후, 전압이 높은 범위에서 서서히 상승하게 된다.

차지 펌프(20)는, 실선과 파선으로 나타낸 바와 같은 제조편차에 부가해서, 전원전압이나 동작 온도에 의해서도 그 능력이 크게 변동한다. 또한 멀티플레인 구조의 플래시 메모리에서는, 워드선과 P웰의 부하 용량이 선택된 플레인의 수에 의해 변화된다. 이러한 원인에 의해, 차지 펌프(20)에서 생성된 전압(Vpump)의 상승속도에는 편차가 생긴다.

이러한 출력 전압(Vpump)의 상승속도의 편차를 억제하기 위하여, 도 3에 나타낸 최악의 사례(파선)에 추종하도록 출력 전압(Vpump)의 상승속도를 제어하는 수법이 채택된다. 전형적인 방법은, 레귤레이터(30)의 가변저항(VR)을 설정하기 위한 DAC 신호(트림 코드)를 시간으로 증분시키는 방법이다. 구체적으로는, 도 3에 나타낸 바와 같이, 로직(60)은, 트림 코드 "04h", "08h", "0Ch", "10h", "12h", "14h"에 의해 가변저항(VR)의 저항치를 시간으로 갱신하고, 저항 분할기의 전류 및 노드(N2)의 전압(Vdivide)을 조정한다. 이것에 의해, 비교기(32)의 비교 출력(CMP_OUT)이 H수준과 L수준 사이에서 전이되고, 차지 펌프(20)가 동작/비동작을 반복하고, 전압(Vpump)의 상승이 단계적으로 제어되어, 최종적으로 "14h"로 규정되는 전압(Vpump)에 도달한다.

이 방법에서는, 위에서 기술한 바와 같이, DAC 신호(트림 코드)의 증분 속도는, PVT(Process/Voltage/Temperature)/부하 조건(condition)에 있어서, 차지 펌프의 최악의 사례의 상승속도와 같거나 그보다도 느려지게 된다. 만약에 DAC 신호가 일정한 속도로 증분되었을 경우, 고전압 범위에서 차지 펌프의 최악의 파형에 정합하는 상승속도 이하로 제어될 필요가 있으므로, 저전압 범위에서는, 차지 펌프의 전류가 쓸데없이 억제되게 되어, 전압의 상승 완료까지 긴 시간을 필요로 한다. 또한, 단시간에서의 상승을 달성하기 위해서는, DAC 신호의 증분 속도를 차지 펌프의 I-V 특성에 따르도록 고정밀도로 제어해야 하지만, 이것은, 로직(60)의 DAC를 제어하는 회로의 복잡화를 초래하게 된다. 또한, 이러한 DAC 신호에 의한 제어 방법에서는, 저항 분할기의 스위칭 속도의 문제도 안고 있다.

이러한 것으로부터 종래의 다른 상승속도 제어방법에서는, 선형으로 상승하는 동적인 기준전압(Vref)을 생성하고 있다. 이 방법을 이용한 전압생성회로(10A)를 도 5, 도 6에 나타낸다. 여기에서는, 비교기(32)는, 저항 분할기의 노드(N2)에서 생성된 전압(Vdivide)과, 상승속도가 제어된 기준전압(VrefRRC)을 비교하고, 그 비교 결과(CMP_OUT)를 제어 회로(40)에 출력한다.

도 6(A)는 상승속도가 제어된 기준전압(VrefRRC)을 생성하는 생성회로(34)를 나타내고 있다. 생성회로(34)는 커런트 미러(current mirror)(36)와 커패시터(38)를 포함하고, 그 전압파형은, 도 6(B)에 나타낸 바와 같이 선형으로 상승하여, 기준전압(Vref)의 수준에서 정지한다. 이 방법은, 기준전압(VrefRRC)을 아날로그 제어하기 위하여, 복잡한 로직 제어는 불필요하지만, 기준전압(VrefRRC)이 선형으로 상승하므로, 차지 펌프의 I-V 특성을 따르는 것이 불가능하여, 고전압 범위에 있어서 출력 전압(Vpump)에 추종할 수 없게 되거나, 혹은 추종하도록 설정하면 매우 느린 상승속도가 되어, 저전압 범위에 있어서의 펌프 능력이 쓸데없게 되어 버린다.

이 방법의 또 하나의 문제는, 레귤레이터에 의한 차지 펌프의 타깃 수준의 유연성이다. 기준전압(VrefRRC)이 상승하는 시간은, 차지 펌프의 타깃 수준에 관계없이 항상 동일하다. 따라서, 도 6(C)에 나타낸 바와 같이, 타깃 수준이 낮을 경우에는 출력 전압(Vpump)의 상승속도가 완만해지고(파형 W1), 타깃 수준이 높을 경우에는 출력 전압(Vpump)의 상승속도가 가파르게 된다(파형 W2). 만약에 레귤레이터에 의한 타깃 수준이 동작마다 변화되면, 출력 전압의 상승의 파형도 동작마다 달라져 버린다. 이와 같이, 출력 전압의 상승속도를 고정한 채 타깃 수준을 자유롭게 설정할 수 없다.

본 발명은, 이러한 종래의 과제를 해결하고, 간이한 구성이며 그리고 동적인 기준전압을 이용해서 생성되는 전압의 상승을 고정밀도로 제어하는 전압생성회로를 제공하는 것을 목적으로 한다.

본 발명에 따른 전압생성회로는, 전압을 생성하는 기능을 구비한 전압생성부와, 상기 전압생성부에 전기적으로 접속된 레귤레이터와, 상기 레귤레이터의 출력에 의거해서 상기 전압생성부를 제어하는 제어부를 포함하는 것으로서, 상기 레귤레이터는, 상기 전압생성부에서 생성된 전압과 상승속도가 제어된 기준전압을 비교하는 비교회로와, 기준전압을 RC 시정수에 의해 지연시켜 상기 상승속도가 제어된 기준전압을 생성하는 생성회로를 포함한다.

소정의 실시형태에서는, 상기 생성회로는, 기준전압이 입력부와, 해당 입력부에 접속된 RC회로를 포함한다. 소정의 실시형태에서는, 상기 RC회로는, 기준전압에 접속된 저항과, 해당 저항에 직렬로 접속된 커패시터를 포함하고, 상기 상승속도가 제어된 기준전압은, 상기 저항과 상기 커패시터의 접속 노드로부터 출력된다. 소정의 실시형태에서는, 상기 전압생성부는 차지 펌프를 포함하고, 상기 RC 시정수는 상기 차지 펌프의 출력 전압의 상승속도를 넘지 않는 범위 내에서 결정된다. 소정의 실시형태에서는, 상기 전압생성부에서 생성된 전압의 상승속도가 상기 상승속도의 제어된 기준전압보다도 빠른 것이 상기 비교회로에 의해서 검출되었을 경우, 상기 제어부는, 상기 전압생성부의 동작을 억제한다. 소정의 실시형태에서는, 상기 레귤레이터는 상기 전압생성부에서 생성된 제2 전압과 기준전압을 비교하고, 비교 결과를 상기 제어부에 출력하는 제2 비교회로를 더 포함하고, 상기 제어부는, 상기 제2 전압이 상기 기준전압에 도달했을 때, 상기 전압생성부의 동작을 억제한다. 소정의 실시형태에서는, 상기 제2 비교회로는 가변저항을 포함하는 저항 분할기를 갖고, 상기 제2 전압은 상기 가변저항에 의해서 설정된다. 소정의 실시형태에서는, 상기 가변저항은 동작 상태에 의해 결정되는 디지털 코드에 의해 저항치가 설정된다. 소정의 실시형태에서는, 상기 전압생성부는 외부전원전압으로부터 강압된 전압을 생성한다. 소정의 실시형태에서는, 상기 전압생성부는 상기 비교회로로부터의 출력 신호에 의거해서 상기 외부전원전압으로부터 공급되는 전류를 제어하는 트랜지스터를 포함한다.

본 발명에 따르면, RC 시정수에 의해 동적인 기준전압을 생성하도록 했으므로 회로 구성을 간이하게 할 수 있고, 더욱 차지 펌프 등의 전압생성부의 특성을 RC 시정수로 용이하게 모방시킬 수 있다. 이것에 의해, 생성되는 전압의 상승속도를 고정밀도로 제어할 수 있다.

도 1은 종래의 전압생성회로의 구성을 나타낸 도면이다.
도 2는 차지 펌프의 일례를 나타낸 도면이다.
도 3은 도 1에 나타낸 전압생성회로로부터 출력되는 전압의 파형도이다.
도 4(A)는 차지 펌프의 I-V 특성을 나타낸 도면, 도 4(B)는 차지 펌프의 DC모델도이다.
도 5는 종래의 상승속도가 제어된 기준전압을 이용한 전압생성회로의 구성을 나타낸 도면이다.
도 6(A)는 도 4에 나타낸 상승속도가 제어된 기준전압을 생성하는 회로의 구성을 나타내고, 도 6(B)는 상승속도가 제어된 기준전압의 파형을 나타내고, 도 6(C)는 트림 코드에 의해 결정되는 타깃 수준이 낮을 경우와 높을 경우에 있어서의 출력 전압의 파형을 나타낸다.
도 7은 본 발명의 제1 실시예에 따른 전압생성회로의 구성을 나타낸 도면이다.
도 8(A)는 도 7에 나타낸 상승속도가 제어된 기준전압을 생성하는 회로의 구성을 나타내고, 도 8(B)는 상승속도가 제어된 기준전압의 파형을 나타낸 도면이다.
도 9는 본 발명의 제2 실시예에 따른 전압생성회로의 구성을 나타낸 도면이다.
도 10은 본 발명의 제3 실시예에 따른 전압생성회로의 구성을 나타낸 도면이다.

다음에, 본 발명의 실시형태에 대해서 도면을 참조해서 상세히 설명한다. 본 발명에 따른 전압생성회로는, 기준전압을 이용해서 소망의 전압을 생성하는 반도체장치에 있어서 적용할 수 있다. 예를 들면, 외부에서 공급되는 전원전압을 내부에서 승압시키는 승압회로를 구비한 반도체 장치나 외부에서 공급되는 전원전압을 내부에서 강압시키는 강압회로를 구비한 반도체장치 등에 적용된다. 반도체장치는, 특별히 한정되지 않지만, 예를 들어, NAND형이나 NOR형 플래시 메모리, 마이크로 프로세서, 마이크로컨트롤러, 로직, ASIC, 화상이나 음성을 처리하는 프로세서, 무선신호 등의 신호를 처리하는 프로세서 등이다.

[실시예]

다음에, 본 발명의 실시예에 대해서 설명한다. 도 7은 본 발명의 제1 실시예에 따른 전압생성회로의 구성을 나타낸 도면이다. 상기 도면에 나타낸 바와 같이, 본 실시예의 전압생성회로(100)는, 차지 펌프(110), 레귤레이터(120) 및 제어 회로(140)를 포함해서 구성된다. 차지 펌프(110)에서 생성된 전압(Vpump)은, 예를 들어, NAND형 플래시 메모리의 워드선 구동회로(50)에 공급된다.

레귤레이터(120)는 2가지 기능을 구비하고 있되, 그 중 한 가지는, 비교기(122)에 의해 차지 펌프(110)의 전압(Vpump)을 타깃 전압으로 설정하는 기능과, 또 한가지는, 비교기(132)에 의해 차지 펌프(110)의 최악의 사례에 있어서의 펌프 능력을 따르도록 전압(Vpump)의 상승속도를 제어하는 기능이다.

레귤레이터(120)는, 앞서의 도 1에 나타낸 전압생성회로(10)와 마찬가지로, 출력 노드(N1)와 접지 사이에 접속된 저항 분할기와, 저항 분할기의 노드(N2)에 나타나는 전압(Vdivide)과 밴드갭 기준 등으로부터 생성된 기준전압(Vref)을 비교하고, 그 비교 결과(CPM_OUT)를 제어 회로(AND게이트)(140)에 출력하는 비교기(122)를 포함한다. 본 실시예에서는, 레귤레이터(120)는 출력 노드(N1)와 접지 사이에 접속된 또 하나의 저항 분할기와, 저항 분할기의 노드(N3)에 나타나는 전압(Vdivide2)과 상승속도가 제어된 기준전압(VrefRRC)을 비교하고, 그 비교 결과(CPM2_OUT)를 제어 회로(140)에 출력하는 비교기(132)와, 상승속도가 제어된 기준전압(VrefRRC)을 생성하는 생성회로(134)(도 8(A) 참조)를 더 포함한다.

노드(N3)의 전압(Vdivide2)은, 출력 전압(Vpump)을 저항(R)으로 전압강하된 전압이며, 노드(N3)의 전압(Vdivide2)을 생성하는 저항 분할기의 비는, 차지 펌프(110)의 최악의 사례에 있어서의 PVT의 조건에서의 I-V 특성에 의거해서 결정된다. 구체적으로는, 전압(Vpump)이 Vmax(도 4(A))가 되었을 때 전압(Vdivide2)이 기준전압(Vref)과 동등하게 되는 저항비로 설정된다.

생성회로(134)는, 도 8(A)에 나타낸 바와 같이, 출력 단자가 반전 입력 단자에 귀환 접속되고, 비반전 입력 단자에 기준전압(Vref)을 입력하는 단위 이득 버퍼(unity gain buffer: UGB)와, 단위 이득 버퍼(UGB)의 출력에 직렬로 접속된 저항(R1) 및 커패시터(C1)를 갖는다. 상승속도가 제어된 기준전압(VrefRRC)은, 저항(R1)과 커패시터(C1)의 접속 노드로부터 출력된다. 즉, 기준전압(VrefRRC)은, 저항(R1) 및 커패시터(C1)의 RC 시정수에 의해 기준전압(Vref)을 지연시킨 지수함수적인 전압파형이며, 이 전압파형을 도 8(B)에 나타낸다. 생성회로(134)의 RC 시정수는, 차지 펌프(110)의 최악의 사례에 있어서의 출력 전압의 상승 파형의 시정수와 일치하도록 설정된다. 또, 최악의 상태는, 회로 시뮬레이션(또는 샘플 평가)에 의해 알 수 있다.

다음에, 본 실시예의 전압생성회로(100)의 동작에 대해서 설명한다. 가변저항(VR)은, 도시하지 않은 로직으로부터의 디지털 코드에 의해 플래시 메모리의 동작에 따라서 적당히 설정된다. 예를 들면, 독출 동작 시에 비선택 워드선에 인가되는 패스 전압, 프로그램 동작 시에 선택 워드선에 인가되는 프로그램 스텝 전압, 소거 동작 시에 P웰에 인가되는 소거 스텝 전압 등을 생성하기 위하여 가변저항(VR)의 저항치가 가변된다.

비교기(122)는 전압(Vdivide)과 기준전압(Vref)을 비교하고, 전압(Vdivide)이 기준전압(Vref)보다도 낮을 때, H수준의 비교 결과(CMP_OUT)를 출력하고, 전압(Vdivide)이 기준전압(Vref)에 도달했을 때, L수준의 비교 결과(CMP_OUT)를 출력한다. 이것에 의해, 출력 전압(Vpump)이 타깃에 도달했을 때, 비교기(122)는, L수준의 비교 결과(CMP_OUT)를 출력하고, 제어 회로(140)에 의해 차지 펌프(110)의 동작이 정지된다. 그 후, 추가의 저항 분할기와 비교기(132)는, 전류소비를 최소화하기 위해서 오프되도록 해도 된다.

비교기(132)는, 차지 펌프(110)의 최악의 사례에 있어서의 펌프 능력을 모의한, 상승속도가 제어된 기준전압(VrefRRC)과 노드(N3)의 전압(Vdivide2)을 비교하고, 전압(Vdivide2)이 기준전압(VrefRRC)보다도 낮을 때, H수준의 비교 결과(CMP2_OUT)를 출력하고, 전압(Vdivide2)이 기준전압(VrefRCC)에 도달했을 때, L수준의 비교 결과(CMP2_OUT)를 출력한다. 출력 전압(Vpump)이 타깃 전압에 도달하기 전에, 출력 전압(Vpump)의 상승속도가 기준전압(VrefRRC)의 상승속도에 도달하면, 비교기(132)는, L수준의 비교 결과(CMP2_OUT)를 출력하고, 제어 회로(140)에 의해 차지 펌프(110)의 동작이 정지된다. 그 후, 전압(Vdivide2)이 기준전압(VrefRRC)보다 낮아지면, 비교기(132)는, H수준의 비교 결과(CMP2_OUT)를 출력하고, 차지 펌프(110)의 동작이 재개된다. 이와 같이 해서, 차지 펌프(110)의 최악의 사례의 지수함수곡선과 근사한 상승속도가 제어된 출력 전압(Vpump)이 생성된다.

본 실시예와 같이 전압생성회로(100)를 구성한 경우, 다음과 같은 효과를 얻을 수 있다. 상승속도가 제어된 기준전압(VrefRRC)은, 차지 펌프(110)의 본래의 펌프의 상승의 거동과 같은 또는 근사한 RC 시정수의 지수함수를 추적하기 위하여, 고정밀도의 상승속도를 만들기 위한 복잡한 로직 제어가 불필요하다.

또한, 차지 펌프의 타깃 수준의 유연성의 문제를 회피한다. 비교기(122)는, 차지 펌프(110)의 타깃 수준을 결정하는 것뿐이며, 이것은, 상승속도가 제어된 기준전압(VrefRRC)의 거동에 의한 영향을 받지 않고, 추가의 비교기(132)는, 출력 전압(Vpump)의 상승속도를 제어할 뿐이다.

다음에, 본 발명의 제2 실시예에 대해서 설명한다. 도 9는 제2 실시예에 따른 전압생성회로(100A)의 구성을 나타내는 도면이며, 제1 실시예와 마찬가지의 구성에 대해서는 동일한 참조 번호를 부여하고 있다. 제2 실시예에서는, 도 7에 나타낸 추가의 저항 분할기가 생략되고, 그 대신에 비교기(132)의 반전 입력 단자에는, 저항 분할기의 노드(N4)에 나타나는 전압(Vdivide3)이 공급된다. 전압(Vdivide3)은, 출력 전압(Vpump)이 (VMAX)(도 4(A) 참조)가 될 때, 기준전압(Vref)이 되는 값이 설정된다. 비반전 입력 단자에는, 제1 실시예의 때와 마찬가지로, 생성회로(134)에 의해서 생성된, 상승속도가 제어된 기준전압(VrefRRC)이 공급된다.

차지 펌프의 타깃 전압의 수준이 동작이나 조건에 의해서 변화되지 않으면, 즉, 타깃 전압이 일정할 경우에는, 본 실시예와 같이 추가의 저항 분할기를 제거함으로써, 레이아웃 면적을 삭감하고, 그리고 저항 분할기의 DC 전류소비를 절약한, 보다 간소화된 전압생성회로(100A)를 얻을 수 있다.

다음에, 본 발명의 제3 실시예에 대해서 설명한다. 도 10은 제3 실시예에 따른 전압생성회로(100B)의 구성을 나타낸 도면이며, 이 전압생성회로(100B)는 강압회로에 적용한 것이다. 전압생성회로(100B)는, 외부에서 공급되는 외부전원전압(EXTVDD)과 노드(Np) 사이에 직렬로 접속된 PMOS 트랜지스터(P1, P2)와, 노드(Np)와 접지 사이에 접속된 저항 분할기와, 저항 분할기의 노드(N5)에 나타나는 전압(Vdivide)과 기준전압(Vref)을 입력하고, 이들의 차이분에 따른 출력을 트랜지스터(P2)의 게이트에 출력하는 연산 증폭기(차동증폭기)(200)와, 저항 분할기의 노드(N6)에 나타나는 전압(Vdivide4)과 상승속도가 제어된 기준전압(VrefRRC)을 입력하고, 이들의 차이분에 따른 출력을 트랜지스터(P1)의 게이트에 출력하는 연산 증폭기(210)를 포함하고, 노드(Np)로부터 강압된 내부전압(INTVDD)을 출력한다.

트랜지스터(P1, P2)는, 연산 증폭기(200, 210)에 의해 제어되는 전류원으로서 기능한다. 연산 증폭기(200)는, 내부전압(INTVDD)이 타깃 전압에 도달하면 트랜지스터(P2)를 흐르는 전류를 제한하고, 연산 증폭기(210)는, 내부전압(INTVDD)의 상승속도가 기준전압(VrefRCC)의 속도에 도달하면, 트랜지스터(P1)를 흐르는 전류를 제한한다.

이와 같이 본 실시예에 따르면, 상승속도가 제어된 기준전압(VrefRCC)을 강압회로에 이용함으로써, 일정한 속도 이상으로 상승하지 않는 내부전압(INTVDD)을 생성할 수 있다.

상기 실시예에서는, NAND형 플래시 메모리의 워드선 구동회로나 P웰 등에 인가되는 전압을 생성하는 예를 설명했지만, 본 발명은, 이것으로 한정되지 않고, RC 시정수에 따른 전압의 상승 제어를 요구하는 다른 반도체 디바이스에도 적용된다. 또한, 제어 회로(140)는, AND 게이트로 한정되지 않고, 요컨대 비교기(122, 132)의 검출 결과에 의거해서 차지 펌프를 제어하는 기능을 구비하고 있으면 된다.

본 발명의 바람직한 실시형태에 대해서 상세히 기술했지만, 본 발명은, 특정한 실시형태로 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 요지의 범위 내에 있어서, 각종 변형·변경이 가능하다.

10, 10A, 100, 100A, 100B: 전압생성회로
20, 110: 차지 펌프
30, 120, 120A: 레귤레이터
32, 122, 132: 비교기
40, 140: 제어 회로

Claims

전압을 생성하는 기능을 구비한 전압생성부와, 상기 전압생성부에 전기적으로 접속된 레귤레이터와, 상기 레귤레이터의 출력에 의거해서 상기 전압생성부를 제어하는 제어부를 포함하는 전압생성회로로서,
상기 레귤레이터는, 상기 전압생성부에서 생성된 전압과 상승속도가 제어된 기준전압을 비교하는 비교회로와, 기준전압을 RC 시정수에 의해 지연시켜 상기 상승속도가 제어된 기준전압을 생성하는 생성회로를 포함하되,
상기 레귤레이터는 상기 전압생성부에서 생성된 제2 전압과 기준전압을 비교하여, 비교 결과를 상기 제어부에 출력하는 제2 비교회로를 더 포함하고,
상기 제어부는, 상기 제2 전압이 상기 기준전압에 도달했을 때, 상기 전압생성부의 동작을 억제하는, 전압생성회로.
제1항에 있어서, 상기 생성회로는, 기준전압이 입력부와, 상기 입력부에 접속된 RC회로를 포함하는, 전압생성회로.
제2항에 있어서, 상기 RC회로는, 기준전압에 접속된 저항과, 상기 저항에 직렬로 접속된 커패시터를 포함하고,
상기 상승속도가 제어된 기준전압은, 상기 저항과 상기 커패시터의 접속 노드로부터 출력되는, 전압생성회로.
제1항에 있어서, 상기 전압생성부는 차지 펌프를 포함하고, 상기 RC 시정수는 상기 차지 펌프의 출력 전압의 상승속도를 초과하지 않는 범위 내에서 결정되는, 전압생성회로.
제1항에 있어서, 상기 전압생성부에서 생성된 전압의 상승속도가 상기 상승속도의 제어된 기준전압보다도 빠른 것이 상기 비교회로에 의해서 검출되었을 경우, 상기 제어부는 상기 전압생성부의 동작을 억제하는, 전압생성회로.
제1항에 있어서, 상기 제2 비교회로는 가변저항을 포함하는 저항 분할기를 갖고, 상기 제2 전압은 상기 가변저항에 의해 설정되는, 전압생성회로.
제6항에 있어서, 상기 가변저항은, 동작 상태에 의해 결정되는 디지털 코드에 의해 저항치가 설정되는, 전압생성회로.
제1항 내지 제7항 중 어느 한 항에 기재된 전압생성회로를 포함하는 반도체장치.
삭제
삭제
삭제