JP3181528B2 - 基準電圧源回路及び電圧フィードバック回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基準電圧源回路及
び半導体回路に関し、特に、その動作開始（スタートア
ップ）を誤動作点で安定させず、正常動作点で安定させ
るものの改良に関する。

【０００２】

【従来の技術】基準電圧源回路は、温度変化や回路の電
源電圧変化によらず一定の基準電圧を発生する回路であ
り、従来、種々の回路が考案されている。その中で最も
一般的に広く使用されている基準電圧源回路について、
図１３を用いて説明する。

【０００３】同図において、７は電流源、１０２ａは第
１基準電圧発生回路であって、抵抗素子８とダイオード
素子１１とから成る。１０２ｂは第２基準電圧発生回路
であって、２個の抵抗素子９、１０とダイオード素子１
２とから成る。この両基準電圧発生回路１０２ａ、１０
２ｂは、基準電圧出力端子１０２out を共有し、この端
子１０２out に基準電圧を発生する。１０３は演算増幅
器であって、差動増幅回路１０１及び反転増幅器６を有
する。前記差動増幅回路１０１は、電流源１と、２個の
ＰＭＯＳトランジスタ２、３と、２個のＮＭＯＳトラン
ジスタ４、５とを備える。１１０はインバータであっ
て、ＰＭＯＳトランジスタ５３と、ＮＭＯＳトランジス
タ５４とを有する。２３は電圧制御スイッチであって、
前記インバータ１１０からの出力を受けて、電源電圧を
前記基準電圧出力端子１０２out に供給する。

【０００４】ここで、ＰＭＯＳトランジスタ２のゲート
端子に入力される電圧をＶ１とし、ＰＭＯＳトランジス
タ３のゲート端子に入力される電圧をＶ２とし、基準電
圧出力端子１０２out に発生する基準電圧をＶｏｕｔと
する。ダイオード素子１１、１２の逆方向飽和電流を各
々Ｉｓ１、Ｉｓ２、流れる電流値を各々Ｉ１、Ｉ２、抵
抗素子８〜１０の抵抗を各々Ｒ１、Ｒ１、Ｒ２とすれ
ば、電圧Ｖｏｕｔ、Ｖ１、Ｖ２の関係は、以下のように
表現される。

【０００５】 Ｉ１=Iｓ１（ｅ^{（Ｖ１／ｎＶｔ）}−１） Ｉ２=Iｓ２（ｅ^{（Ｖｄ／ｎＶｔ）}−１） （Ｖｄはダイオード１２の電圧である） Ｖ２＝Ｒ２＊Ｉ２＋Ｖｄ また、演算増幅器１０３は入力電圧Ｖ１、Ｖ２が互いに
等しくなるように電流源７にフィードバック電圧を発生
させて、基準電圧Ｖｏｕｔを決定するから、Ｖ１＝Ｖ２
又は Ｉ１＊Ｒ１＝Ｉ２＊Ｒ２ より、Ｉ１＝Ｉ２と
なる。従って、これ等の式から、基準電圧出力端子１０
２out から発生する基準電圧Ｖｏｕｔは、以下のように
計算できる。

【０００６】 Ｖｏｕｔ＝nVt ＊log(nVt ＊log(Is2/ Is1)/R2/Is1+1) ＋R1/R2 ＊nVt ＊log(Is2/ Is1) …（１） すなわち、基準電圧Ｖｏｕｔを表す項には電源電圧を表
す項が現れないため、基準電圧Ｖｏｕｔは電源電圧とは
無関係に決定される。また、前記（１）式の右辺の第１
項 nVt＊log(nVt ＊log(Is2/Is1)/R2/Is1+1)と、第２項
R1/R2＊nVt ＊log(Is2/Is1)との温度係数の極性が逆に
なるため、Ｒ１／Ｒ２を適切に選ぶことにより、温度変
化に対しても変動しない基準電圧Ｖｏｕｔを発生するこ
とができる。

【０００７】しかし、この従来の基準電圧源回路には、
２つの直流安定点が存在するという問題点がある。以
下、この問題点を説明する。

【０００８】図８（ａ）に、基準電圧Ｖｏｕｔと入力電
圧Ｖ１、Ｖ２との関係を示す。同図から判るように、電
圧Ｖ１＝Ｖ２となる点は前記（１）式で示した基準電圧
Ｖｏｕｔの値以外に基準電圧Ｖｏｕｔ＝０でも成立す
る。また、演算増幅器１０３の特性上、オフセット電圧
Ｖｏｆｆが発生した場合には、以下の条件で回路が安定
する。

【０００９】Ｖ２−Ｖｏｆｆ＝Ｖ１ この場合の入力電圧Ｖ１、Ｖ２と基準電圧Ｖｏｕｔとの
関係を図８（ｂ）に示す。この場合には、電圧Ｖ１、Ｖ
２が０ｖの電位から立ち上がったとすれば、正常動作点
に達する前に誤動作点Ｖｘで安定してしまい、正常動作
しないという問題がある。

【００１０】そこで、従来では、図１３の電圧制御スイ
ッチ２３及びインバータ１１０を用いてスタートアップ
回路を構成している。即ち、電源がＯＮされると、当
初、基準電圧Ｖｏｕｔは０ｖであるので、インバータ１
１０の出力はＨｉｇｈとなる。その時、電圧制御スイッ
チ２３がＨｉｇｈでＯＮするように構成すれば、基準電
圧Ｖｏｕｔは電源電圧付近まで瞬間に引き上げられる。
一端引き上げられると、インバータ１１０の出力がＬｏ
ｗになって、電圧制御スイッチ２３がＯＦＦし、この状
態で、演算増幅器１０３の出力により電流源７の出力電
流が減少側に制御されて、入力電圧Ｖ１、Ｖ２が低下
し、Ｖ１＝Ｖ２の正常動作点に至ると、発生する基準電
圧Ｖｏｕｔは所期の値で安定する。

【００１１】

【発明が解決しようとする課題】しかしながら、前記従
来の基準電圧源回路では次の欠点がある。即ち、従来の
基準電圧源回路では、基準電圧Ｖｏｕｔが所期の値を出
力している正常動作中に、インバータ１１０が基準電圧
ＶｏｕｔによってＨｉｇｈ信号を出力すると、電圧制御
スイッチ２３がＯＮして、出力電圧Ｖｏｕｔが電源電圧
近くまで引き上げられる誤動作が生じるため、この誤動
作を確実に防止するように、インバータ１１０のしきい
値を精度良く設定する必要がある。しかし、携帯型と据
え置き型とが存在する機器では、その内部で使用される
アナログ回路は、携帯型と据え置き型との双方で同一構
成のものが使用されるため、形態用として例えば２Ｖの
電源電圧が、据え置き用として例えば５Ｖの電源電圧が
使用される場合にも、その双方の電源の下で安定に動作
することが求められる。この状況では、電子機器に内蔵
される基準電圧源回路は、これに使用される電源電圧が
２Ｖや５Ｖ等の種々の電圧であっても、常に正常に動作
することが要求される。一方、前記インバータ１１０の
しきい値は、電源電圧に応じて変動するため、前記従来
の基準電圧発生回路では、所定値（例えば２Ｖ）の電源
電圧で正常動作するよう精度良く設定された場合であっ
ても、他の所定値（例えば５Ｖ）の電源電圧では、誤動
作して、安定にスタートアップさせることが難しく、従
って、他の所定値の電源電圧で使用する場合には、再
度、インバータ１１０のしきい値を精度良く設定し直す
必要が生じ、基準電圧源回路に汎用性が無い欠点があ
る。

【００１２】本発明は上記問題点に鑑み、その目的は、
種々の値の電源電圧を使用する場合であっても、誤動作
せず、常に安定にスタートアップできる基準電圧源回路
を提供し、その汎用性を持たせることにある。

【００１３】

【課題を解決するための手段】前記問題点を解決するた
めに、本発明では、第１に、誤動作点を消滅させること
により、回路を正常動作点で確実に安定させる。第２
に、インバータを採用せず、差動コンパレータを用いて
スタートアップ回路を構成することにより、しきい値を
考慮する必要を無くす。

【００１４】以上の目的を達成するため、請求項１記載
の発明の基準電圧源回路は、内部第１部位の電圧値と内
部第２部位の電圧値とが一致する正常動作点及びこの正
常動作点以外の他の安定点で動作が安定する基準電圧源
回路であって、制御端子を有し、この制御端子に入力さ
れる制御信号に応じた値の電流を流す電流源と、基準電
圧出力端子を共有すると共に、前記電流源から電流を受
けて、前記基準電圧出力端子に基準電圧を発生させると
共に、前記内部第１部位及び内部第２部位を各々有し、
この各部位に各々電圧を発生させる第１及び第２の基準
電圧発生回路と、前記第１部位及び第２の部位の両電圧
を差動信号として入力し、この差動信号を増幅し、この
増幅差動信号を構成する２つの信号のうち一方を出力端
子から出力し、この出力信号を制御信号として前記電流
源の制御端子に与える演算増幅器と、基準電圧源回路の
動作開始時に、前記第１及び第２の基準電圧発生回路の
基準電圧出力端子に発生する基準電圧を監視し、この基
準電圧が設定値未満の場合には、前記演算増幅器への２
つの入力電圧間にオフセット電圧を発生させて、前記他
の安定点を消滅させる制御回路とを備えたことを特徴と
する。

【００１５】請求項２記載の発明は、前記請求項１記載
の基準電圧源回路において、前記制御回路で使用する設
定値は、前記正常動作点での基準電圧の値と、前記他の
安定点での基準電圧の値との間の電圧値であることを特
徴とする。

【００１６】請求項３記載の発明は、前記請求項１記載
の基準電圧源回路において、制御回路は、第１及び第２
の基準電圧発生回路の基準電圧が設定値以上の場合には
演算増幅器への２つの入力電圧間にオフセット電圧を発
生させないように、演算増幅器を制御することを特徴と
する。

【００１７】請求項４記載の発明は、前記請求項１記載
の基準電圧源回路において、演算増幅器は、差動増幅回
路を有し、前記差動増幅回路は、定電流源と、前記定電
流源から電流が供給されると共に、前記第１及び第２の
基準電圧発生回路の内部第１部位及び内部第２部位の両
電圧が差動信号として入力され、この差動信号を増幅す
る差動電流増幅部と、前記差動電位増幅部の増幅差動信
号が入力される第１及び第２の電流入力端子を有し、前
記第１の電流入力端子に入力される信号の値に比例した
値で且つこの信号と同極性の電流を前記第２の電流入力
端子から引き抜くカレントミラー回路とを備え、前記第
２の電流入力端子が差動増幅回路の出力端子となること
を特徴とする。

【００１８】請求項５記載の発明は、前記請求項４記載
の基準電圧源回路において、演算増幅器は、更に反転増
幅器を備え、前記反転増幅器は、定電流源を内蔵すると
共に、差動増幅回路の出力端子の電圧を反転増幅するこ
とを特徴とする。

【００１９】請求項６記載の発明は、前記請求項１記載
の基準電圧源回路において、前記電流源は、１個のトラ
ンジスタを有し、前記トランジスタは、その電流制御端
子が前記制御端子として割り当てられることを特徴とす
る。

【００２０】請求項７記載の発明は、前記請求項５記載
の基準電圧源回路において、前記電流源は、前記反転増
幅器により兼用されることを特徴とする。

【００２１】請求項８記載の発明は、前記請求項１記載
の基準電圧源回路において、前記第１の基準電圧発生回
路は、前記電流源に一端が接続された抵抗素子と、前記
抵抗素子の他端に陽極が接続され、陰極が低電圧源に接
続されたダイオード素子とを備え、前記抵抗素子と前記
ダイオード素子との接続点が前記内部第１部位であり、
前記電流源と前記抵抗素子との接続点が前記基準電圧出
力端子であることを特徴とする。

【００２２】請求項９記載の発明は、前記請求項１記載
の基準電圧源回路において、前記第２の基準電圧発生回
路は、前記電流源に一端が接続された抵抗素子と、前記
抵抗素子の他端に一端が接続された他の抵抗素子と、前
記他の抵抗素子の他端に陽極が接続され、陰極が低電圧
源に接続されたダイオード素子とを備え、前記抵抗素子
と前記他の抵抗素子との接続点が前記内部第２部位であ
り、前記抵抗素子と前記電流源との接続点が前記基準電
圧出力端子であることを特徴とする。

【００２３】請求項１０記載の発明は、前記請求項３記
載の基準電圧源回路において、制御回路は、ダイオード
素子より成り、このダイオード素子は、その陽極が前記
演算増幅器のカレントミラー回路の第１電流入力端子に
接続され、その陰極が前記第１及び第２の基準電圧発生
回路の基準電圧出力端子に接続されることを特徴とす
る。

【００２４】請求項１１記載の発明は、前記請求項１０
記載の基準電圧源回路において、前記ダイオード素子
は、ダイオード接続したトランジスタ又は接合ダイオー
ドより成ることを特徴とする。

【００２５】請求項１２記載の発明の基準電圧源回路
は、内部第１部位の電圧値と内部第２部位の電圧値とが
一致する正常動作点及びこの正常動作点以外の他の安定
点で動作が安定する基準電圧源回路であって、制御端子
を有し、この制御端子に入力される制御信号に応じた値
の電流を流す電流源と、基準電圧出力端子を有すると共
に、前記電流源から電流を受けて、前記基準電圧出力端
子に基準電圧を発生させると共に、前記内部第１部位及
び内部第２部位を各々有し、この各部位に各々電圧を発
生させる第１及び第２の基準電圧発生回路と、前記第１
部位及び第２の部位の両電圧を差動信号として入力し、
この差動信号を増幅し、この増幅差動信号を構成する２
つの信号のうち一方を出力端子から出力し、この出力信
号を制御信号として前記電流源の制御端子に与える演算
増幅器と、２個の入力端子を有し、この両入力端子が、
前記演算増幅器でほぼ一定電圧となる点と、前記第１及
び第２の基準電圧発生回路の基準電圧出力端子とに各々
接続され、前記基準電圧出力端子の基準電圧と前記一定
電圧とを比較する差動コンパレータと、前記差動コンパ
レータの比較結果信号を受け、この比較結果信号に応じ
て高電圧源を前記第１及び第２の基準電圧発生回路の基
準電圧出力端子に接続する電圧制御スイッチとを備えた
ことを特徴とする。

【００２６】請求項１３記載の発明は、前記請求項１２
記載の基準電圧源回路において、演算増幅器は、差動増
幅回路を有し、前記差動増幅回路は、定電流源と、前記
定電流源から電流が供給されると共に、前記第１及び第
２の基準電圧発生回路の内部第１部位及び内部第２部位
の両電圧が差動信号として入力され、この差動信号を増
幅する差動電流増幅部と、前記差動電位増幅部の増幅差
動信号が入力される第１及び第２の電流入力端子を有
し、前記第１の電流入力端子に入力される信号の値に比
例した値で且つこの信号と同極性の電流を前記第２の電
流入力端子から引き抜くカレントミラー回路とを備え、
前記第２の電流入力端子が差動増幅回路の出力端子とな
ることを特徴とする。

【００２７】請求項１４記載の発明は、前記請求項１３
記載の基準電圧源回路において、前記演算増幅器でほぼ
一定電圧となる点は、前記カレントミラー回路の第１の
電流入力端子であることを特徴とする。

【００２８】請求項１５記載の発明は、前記請求項１３
記載の基準電圧源回路において、演算増幅器は、更に反
転増幅器を備え、前記反転増幅器は、定電流源を内蔵す
ると共に、差動増幅回路の出力端子の電圧を反転増幅す
ることを特徴とする。

【００２９】請求項１６記載の発明は、前記請求項１２
記載の基準電圧源回路において、前記電流源は、１個の
トランジスタを有し、前記トランジスタは、その電流制
御端子が前記制御端子として割り当てられることを特徴
とする。

【００３０】請求項１７記載の発明は、前記請求項１５
記載の基準電圧源回路において、前記電流源は、前記反
転増幅器により兼用されることを特徴とする。

【００３１】請求項１８記載の発明は、前記請求項１２
記載の基準電圧源回路において、前記第１の基準電圧発
生回路は、前記電流源に一端が接続された抵抗素子と、
前記抵抗素子の他端に陽極が接続され、陰極が低電圧源
に接続されたダイオード素子とを備え、前記抵抗素子と
前記ダイオード素子との接続点が前記内部第１部位であ
り、前記電流源と前記抵抗素子との接続点が前記基準電
圧出力端子であることを特徴とする。

【００３２】請求項１９記載の発明は、前記請求項１２
記載の基準電圧源回路において、前記第２の基準電圧発
生回路は、前記電流源に一端が接続された抵抗素子と、
前記抵抗素子の他端に一端が接続された他の抵抗素子
と、前記他の抵抗素子の他端に陽極が接続され、陰極が
低電圧源に接続されたダイオード素子とを備え、前記抵
抗素子と前記他の抵抗素子との接続点が前記内部第２部
位であり、前記抵抗素子と前記電流源との接続点が前記
基準電圧出力端子であることを特徴とする。

【００３３】請求項２０記載の発明は、前記請求項１２
記載の基準電圧源回路において、前記電圧制御スイッチ
は、前記演算増幅器の前記点での一定電圧が第１及び第
２の基準電圧発生回路の基準電圧よりも高い時の差動コ
ンパレータの比較結果信号を受けて、高電圧源を前記第
１及び第２の基準電圧発生回路の基準電圧出力端子に接
続することを特徴とする。

【００３４】請求項２１記載の発明の電圧フィードバッ
ク回路は、出力電圧を設定電圧にフィードバック制御す
る電圧フィードバック回路であって、電流源と、フィー
ドバック端子を有し、このフィードバック端子に入力さ
れる制御信号に応じた値の電流を流す電流源と、電圧出
力端子を共有すると共に、前記電流源から電流を受けて
電圧を発生し、この電圧を前記電圧出力端子から出力す
ると共に、各々、内部所定部位に参照電圧を発生させる
第１及び第２の電圧発生回路と、前記第１及び第２の電
圧発生回路の前記各参照電圧を差動信号として入力し、
この差動信号を増幅し、この増幅差動信号を構成する２
つの信号のうち一方を出力し、この出力信号を前記制御
信号として前記電流源のフィードバック端子に与える演
算増幅器と、電圧フィードバック回路の動作開始時に、
前記第１及び第２の電圧発生回路の電圧出力端子からの
出力電圧を監視し、この出力電圧が所望電圧値未満の場
合には、前記演算増幅器への２つの入力電圧間にオフセ
ット電圧を発生させる制御回路とを備えたことを特徴と
する。

【００３５】請求項２２記載の発明は、前記請求項２１
記載の電圧フィードバック回路において、前記制御回路
の所望電圧値は、予め設定した複数の電圧値のうち何れ
かの電圧値に切換可能であることを特徴とする。

【００３６】請求項２３記載の発明は、前記請求項２１
記載の電圧フィードバック回路において、前記制御回路
は、電圧出力端子からの出力電圧が所望電圧値以上の場
合には、前記演算増幅器への２つの入力電圧間にオフセ
ット電圧を発生させないように、前記演算増幅器を制御
することを特徴とする。

【００３７】請求項２４記載の発明は、前記請求項２１
記載の電圧フィードバック回路において、電圧フィード
バック回路は、基準電圧を発生する基準電圧源回路を構
成することを特徴とする。

【００３８】以上の構成により、請求項１ないし請求項
１１及び請求項２１ないし請求項２４記載の発明の基準
電圧源回路及び電圧フィードバック回路では、動作開始
時（スタートアップ時）には、演算増幅器のオフセット
電圧でもって、正常動作点以外の他の安定動作点（誤動
作点）が消滅するので、正常動作点で確実に安定して動
作する。

【００３９】特に、請求項３及び請求項２３記載の発明
の基準電圧源回路及び電圧フィードバック回路では、正
常動作点での安定動作後は、演算増幅器のオフセット電
圧は無くなるので、基準電圧発生回路及び電圧フィード
バック回路は所期通りの基準電圧を精度良く出力する。

【００４０】また、請求項１２ないし請求項２０記載の
発明の基準電圧源回路では、動作開始時には、その起動
を差動コンパレータの出力に基づく電圧制御スイッチの
動作でもって行うので、従来のインバータを用いた場合
のように、しきい値を考慮する必要が無く、従って、種
々の値の電源電圧を用いても、基準電圧源回路は誤動作
点で安定せずに、確実に正常動作点で安定に動作するこ
とになる。

【００４１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基いて説明する。

【００４２】（第１の実施の形態）図１は本発明の第１
の実施の形態の電圧フィードバック回路を示す。同図に
おいて、１３１は電流源、１３２は第１の電圧発生回
路、１３３は第２の電圧発生回路、１３４は制御回路、
１３５は演算増幅器である。

【００４３】前記電流源１３１は、フィードバック端子
１３１ａを有し、この端子１３１ａに入力される制御信
号に応じた値の電流を出力する。

【００４４】前記第１及び第２の電圧発生回路１３２、
１３３は、電圧出力端子１３６を共有すると共に、前記
電流源１３１から電流を受けて、前記電圧出力端子１３
６に電圧を発生させる。この両電圧発生回路１３２、１
３３は、各内部所定点に生じる参照電圧が差動信号１３
９として前記演算増幅器１３５に入力される。

【００４５】前記演算増幅器１３５は、入力された差動
信号１３９を構成する２つの信号１３７、１３８間の差
電圧を差動増幅し、その差動増幅信号を構成する２つの
信号のうちの何れか一方を、制御信号１３５ａとして、
前記電流源１３１のフィードバック端子１３１ａに出力
する。

【００４６】前記制御回路１３４は、予め、前記電圧出
力端子１３６に発生すべき所望電圧値を複数個記憶して
おり、その複数個の中から何れか１つの所望電圧値を選
択可能である。また、この制御回路１３４は、電圧フィ
ードバック回路の動作開始時に前記電圧出力端子１３６
に発生した電圧を入力し、この入力電圧値を前記選択し
た所望電圧値と比較して、この入力電圧値が前記所望電
圧値未満の場合には、オフセット制御信号１３９を前記
演算増幅器１３５に出力し、一方、その入力電圧値が前
記所望電圧値以上の場合には、そのオフセット制御信号
１３９の出力を停止する。演算増幅器１３５は、前記オ
フセット制御信号１３９を受けた場合には、前記第１及
び第２の電圧発生回路１３２、１３３からの参照電圧１
３７、１３８間にオフセット電圧Ｖｏｆｆを与え、この
参照電圧間の差電圧が前記オフセット電圧Ｖｏｆｆに一
致した時、制御信号１３５ａを出力しない。

【００４７】従って、電圧出力端子１３６に発生した電
圧をＶで表し、第１及び第２の電圧発生回路１３２、１
３３の参照電圧を各々Ｆ１（Ｖ）、Ｆ２（Ｖ）で表す
と、この電圧フィードバック回路全体は、演算増幅器１
３５の２つの入力電圧Ｆ１（Ｖ）、Ｆ２（Ｖ）が等しく
なるようにフィードバックされ、２つの参照電圧がＦ１
（Ｖ）＝Ｆ２（Ｖ）の点で安定し、この時の電圧値Ｖが
電圧出力端子１３６に出力される。

【００４８】しかし、Ｆ１（Ｖ）＝Ｆ２（Ｖ）になる点
が２点以上存在する場合は、電圧フィードバック回路は
その何れか１つの点で安定するため、その安定点の電圧
値が意図した所望電圧値でない場合には、電圧フィード
バック回路は誤動作してしまう。

【００４９】本電圧フィードバック回路では、前記安定
した電圧値を制御回路１３４が監視し、この安定した電
圧値が所望電圧値でない場合には、制御回路１３４は、
演算増幅器１３５にオフセット電圧を発生させて、電圧
フィードバック回路が他の安定点で動作するように電流
源１３１を制御する。その後、電圧出力端子１３６に発
生した電圧が前記所望電圧値に近づくと、制御回路１３
４は、演算増幅器１３５にオフセット電圧を解消させ、
前記所望電圧値で安定するよう電流源１３１を制御す
る。

【００５０】従って、本電圧フィードバック回路によれ
ば、所望の動作点で確実に安定して動作させることが可
能である。

【００５１】（第２の実施の形態）図２は本発明の第２
の実施の形態を示し、前記電圧フィードバック回路を基
準電圧源回路に適用した例を示す。

【００５２】同図において、７は制御端子７ａを有する
電流源、１０２ａ及び１０２ｂは各々第１及び第２の基
準電圧発生回路、１０３は演算増幅器、１３は制御回路
である。

【００５３】前記電流源７は、前記制御端子７ａに入力
される制御信号に応じた値の電流を流す。この電流源７
は、通常、図３（ａ）に示すＰＭＯＳ型トランジスタ２
５、同図（ｂ）に示すＰＮＰトランジスタ２６、又は同
図（ｃ）に示す抵抗素子２７及びＰＮＰトランジスタ２
８により構成され、その各トランジスタの電流制御端子
が前記制御端子７ａとなる。

【００５４】また、前記第１及び第２の基準電圧発生回
路１０２ａ、１０２ｂは、基準電圧出力端子１０２out
を共用し、前記電流源７からこの基準電圧出力端子１０
２out に電流が供給される。第１の基準電圧発生回路１
０２ａは、抵抗素子８とダイオード素子１１とから成
る。前記抵抗素子８は、その一端が基準電圧出力端子１
０２out に接続され、その他端は前記ダイオード素子１
１の陽極が接続され、ダイオード素子１１の陰極は低電
圧源に接続（接地）される。前記抵抗素子８とダイオー
ド素子１１との接続点は内部第１部位１４とされる。前
記第２の基準電圧発生回路１０２ｂは、抵抗素子９と、
他の抵抗素子１０と、ダイオード素子１２とから成る。
前記抵抗素子９は、その一端が基準電圧出力端子１０２
out に接続され、その他端は前記他の抵抗素子１０の一
端に接続され、他の抵抗素子１０の他端は前記ダイオー
ド素子１１の陽極が接続され、ダイオード素子１１の陰
極は低電圧源に接続（接地）される。前記２個の抵抗素
子９、１０の接続点は内部第２部位１５とされる。

【００５５】更に、前記演算増幅器１０３は、差動増幅
回路１０１と反転増幅器６とを備える。前記差動増幅回
路１０１は、定電流源１と、２個のトランジスタ２、３
を有する差動電流増幅部１０４と、他の２個のトランジ
スタ４、５を有するカレントミラー回路１０５とを備え
る。

【００５６】前記差動増幅回路１０１の具体的な内部構
成を図４に示す。同図において、定電流源１は、一端が
高電圧源Ｖｏに接続された２個のＰＭＯＳトランジスタ
３３、３５と、抵抗素子３４とから成る。ＰＭＯＳトラ
ンジスタ３３及び抵抗素子３４は共働してバイアス電圧
を発生してＰＭＯＳトランジスタ３５のゲートに供給
し、ＰＭＯＳトランジスタ３５が定電流を供給出力す
る。定電源源１の他端（即ち、ＰＭＯＳトランジスタ３
５の他端）には、差動電流増幅部１０４が接続される。
差動電流増幅部１０４では、２個のトランジスタ２、３
が、各々、Ｐ型（第１の導電型）の第１及び第２のＭＯ
Ｓトランジスタより成り、その各一端（ソース）は前記
定電流源１に接続され、その各他端（ドレイン）は前記
カレントミラー回路１０５に接続され、その各ゲートは
差動増幅回路１０１の正相入力端子２ａ及び逆相入力端
子３ａとり、この各端子には、前記第１及び第２の基準
電圧発生回路１０２ａ、１０２ｂの内部第１部位１４、
内部第２部位１５の電圧Ｖ１、Ｖ２が差動信号として入
力されており、この差動信号を増幅する。また、前記カ
レントミラー回路１０５では、２個のトランジスタ４、
５は、共にＮ型（第２の導電型）のＭＯＳトランジスタ
より成り、その各一端（ドレイン）は第１及び第２の電
流入力端子１０５ａ、１０５ｂとなり、この両端子が前
記差動電流増幅部１０４の２個のＭＯＳトランジスタ
２、３の他端（ドレイン）に各々接続される。前記両ト
ランジスタ４、５の他端（ソース）は共に低電圧源に接
続（接地）され、その各ゲートは共通接続され、この接
続点は前記第１の電流入力端子１０５ａに接続される。
従って、カレントミラー回路１０５は、前記第１の電流
入力端子１０５ａに入力される電流の値に比例した値で
且つこの電流と同極性の電流を前記第２の電流入力端子
１０５ｂから引き抜く。前記第１の電流入力端子１０５
ａはオフセット電圧制御端子４ａに接続され、前記第２
の電流入力端子１０５ｂは差動増幅回路１０１の出力端
子５ａとなる。前記オフセット電圧制御端子４ａから所
定値の電流を引き抜くと、差動増幅回路１０１の差動電
流増幅回路１０４から流れ出す２つの電流相互のバラン
スが崩れて、差動電流増幅部１０４への２つの入力電圧
Ｖ１，Ｖ２相互にオフセット電圧Ｖｏｆｆが付与され
る。

【００５７】図５は、前記反転増幅器６の内部構成を示
す。この内部構成は、差動増幅回路１０１をＭＯＳトラ
ンジスタで構成する場合に、反転増幅器として一般的に
用いられる構成である。同図において、３２は定電流源
であって、２個のＰＭＯＳトランジスタ３３、４０と、
抵抗素子３４とから成り、ＰＭＯＳトランジスタ３３及
び抵抗素子３４は共働してバイアス電圧を発生してＰＭ
ＯＳトランジスタ４０に供給し、ＰＭＯＳトランジスタ
４０が定電流を供給する。４１は容量素子、４２は抵抗
素子、４３はＮＭＯＳトランジスタである。前記ＮＭＯ
Ｓトランジスタ４３のゲート６ａは、入力端子として、
前記差動増幅回路１０１の出力端子５ａからの出力信号
を入力し、この信号が反転増幅されて、出力端子６ｂか
ら出力される。この出力端子６ｂから出力される増幅信
号は、制御信号として、前記電流源７の制御端子７ａに
入力される。演算増幅器１０３の２つの入力電圧Ｖ１、
Ｖ２がＶ１＞Ｖ２の関係のとき、反転増幅器６はＬＯＷ
信号を出力し、電流源７は出力電流を大きくする。一
方、Ｖ１＜Ｖ２の関係のとき、反転増幅器６はＨＩＧＨ
信号を出力し、電流源７は出力電流を小さくする。前記
容量４１及び抵抗４２は、回路の位相補償の役割を果
す。反転増幅器６の構成は、図５に示したものの他、反
転増幅作用を示す任意の回路を採用することが可能であ
る。

【００５８】前記制御回路１３は、ダイオード素子より
成る。このダイオード素子は、整流作用を実現できる構
成、例えば図６（ａ）〜（ｅ）に示すように、ＰＭＯＳ
トランジスタ２８、ＮＭＯＳトランジスタ２９、ＰＮＰ
トランジスタ３０、ＮＰＮトランジスタ３１をダイオー
ド接続した構成、又はＰＮ接合ダイオード３２を用いた
もの等により構成される。このダイオード素子は、その
陽極が前記基準電圧出力端子１０２out に接続され、そ
の陰極が演算増幅器１０３のオフセット電圧制御端子４
ａに接続される。このダイオード素子は、基準電圧出力
端子１０２out に発生した基準電圧Ｖｏｕｔが演算増幅
器１０３のオフセット電圧制御端子４ａ（換言すれば、
カレントミラー回路１０５の第１の電流入力端子１０５
ａ）の電圧（設定値）Ｖｓ未満（Ｖｏｕｔ＜Ｖｓ）の場
合には、このダイオード素子に電流が流れて、オフセッ
ト電圧制御端子４ａから電流を引き抜き、演算増幅器１
０３への２つの入力電圧Ｖ１、Ｖ２間にオフセット電圧
Ｖｏｆｆを発生させ、一方、Ｖｏｕｔ≧Ｖｓの場合に
は、ダイオード素子が電流を阻止して、前記オフセット
電圧Ｖｏｆｆを無くす。前記設定値Ｖｓは、図８（ｂ）
に示すように、正常動作点での基準電圧（例えば１．１
ｖ）と、誤動作点での基準電圧Ｖｘ（Ｖｘ＜１．１ｖ）
との間の電圧値（例えば０．９ｖ）に設定される。

【００５９】次に、動作を説明する。本基準電圧源回路
はフィードバック系であって、差動増幅回路１０１の入
力電圧Ｖ１、Ｖ２が一致するように、電流源７の出力電
流が差動増幅回路１０１により制御され、最終的には、
電圧Ｖ１＝Ｖ２となって、基準電圧源回路の直流動作点
は安定する。この際、出力される基準電圧Ｖｏｕｔと電
圧Ｖ１、Ｖ２との関係は図８（ａ）で表される。この場
合に、従来で問題となるのは、既述の通り、直流安定点
が２つ存在することである。即ち、Ｖ１＝Ｖ２＝０ｖの
状態を考えると、演算増幅器１０３の出力はＨＩＧＨ信
号となる。その結果、電流源７がカットオフする。電流
源７がカットオフすると、Ｖ１＝Ｖ２＝０ｖであるの
で、この回路は安定してしまう。更に、同図（ｂ）に示
すように、演算増幅器１０３の特性上２つの入力電圧間
にオフセット電圧Ｖｏｆｆが発生して、Ｖ２−Ｖｏｆｆ
＝Ｖ１の条件で基準電圧源回路が安定する場合には、電
圧Ｖ１、Ｖ２はＶ１＝Ｖ２＝Ｖｘの誤動作点で安定する
ことになり、基準電圧出力端子１０２out の基準電圧Ｖ
ｏｕｔは、正常出力電圧（約１．１ｖ）にまで上昇しな
いことになる。

【００６０】本実施の形態では、前記誤動作点を消去す
るために、同図（ｃ）に示すように、演算増幅器１０３
に故意に逆のオフセット電圧Ｖｏｆｆ（Ｖ１−Ｖｏｆｆ
＝Ｖ２）を与える。従って、誤動作点が消去され、基準
電圧Ｖｏｕｔは必ず正常動作点で安定する。

【００６１】その場合、演算増幅器１０３に定常的にオ
フセット電圧Ｖｏｆｆが与えられると、基準電圧源回路
の出力電圧Ｖｏｕｔに誤差が生じ、更には、電源電圧の
変動や温度変動に対して基準電圧源回路の出力電圧が変
動して、出力電圧の精度が劣化する欠点が新たに生じ
る。

【００６２】そこで、本実施の形態では、この欠点を解
決するために、基準電圧源回路の立ち上がり時には、演
算増幅器１０３にオフセット電圧を持たせ、基準電圧源
回路が一旦立ち上がった後は、前記オフセット電圧を生
じないように演算増幅器１０３を制御する。

【００６３】本実施の形態では、既述の通り、基準電圧
出力端子１０２out と演算増幅器１０３のオフセット電
圧制御端子４ａとを制御回路（ダイオード素子）１３で
接続することにより、オフセット電圧が可変な演算増幅
器１０３が実現される。

【００６４】以下、その原理を図７を用いて説明する。
先ず、基準電圧源回路が起動する際には、演算増幅器１
０３のオフセット電圧制御端子４ａの電圧、即ちカレン
トミラー回路１０５の第１の電流入力端子１０５ａの電
圧、更に換言すればＮＭＯＳトランジスタ４のドレイン
電圧は、約０．９ｖ程度になる。つまり、ＮＭＯＳトラ
ンジスタ４のドレイン電圧は、そのゲート- ソース間電
圧と同じであり、このゲート- ソース間電圧は、ＮＭＯ
Ｓトランジスタ４の閾値電圧（通常、０．７ｖ程度）よ
りも約０．２ｖ程度高く設定される。基準電圧出力端子
１０２out の基準電圧Ｖｏｕｔはスタートアップ時には
０ｖであるので、同図（ａ）に示すように、ダイオード
素子１３に電流が流れる。差動電流増幅部１０４では、
ＰＭＯＳトランジスタ２は、前記ダイオード素子１３に
電流が流れる分だけ、ＰＭＯＳトランジスタ３に較べて
電流を流す必要があり、従って、ＰＭＯＳトランジスタ
２のゲート電圧はＰＭＯＳトランジスタ３に較べて低く
なる。即ち、オフセット電圧Ｖｏｆｆが発生して、電圧
Ｖ２−Ｖｏｆｆが電圧Ｖ１となる。従って、基準電圧Ｖ
ｏｕｔが上昇すると、電圧Ｖ１は同図（ｃ）のカーブＶ
１に沿い、電圧Ｖ２はカーブＶ２- Ｖｏｆｆに沿って、
上昇する。

【００６５】その後、基準電圧Ｖｏｕｔがオフセット電
圧制御端子４ａの電圧（即ち、０．９ｖ）に達すると、
ダイオード素子１３がカットオフして非接続状態とな
り、電流が流れなくなって、前記オフセット電圧Ｖｏｆ
ｆは消滅する。従って、電圧Ｖ２は同図（ｃ）に示すよ
うに、カーブＶ２に遷移し、このカーブＶ２に沿って上
昇する。

【００６６】そして、基準電圧Ｖｏｕｔが約１．１ｖに
なる（出力電圧Ｖｏｕｔは、前記（１）式から計算さ
れ、Ｒ１／Ｒ２＝１０及び、Ｉｓ２／Ｉｓ１＝１０とす
れば、約１．１ｖから１．２ｖの範囲で設定できる）
と、両電圧Ｖ１、Ｖ２は、図１１（ｃ）のカーブＶ１と
カーブＶ２との交点で一致し、基準電圧源回路はこの点
で安定する。この点は基準電圧源回路の正常動作点であ
る。従って、基準電圧源回路はスタートアップして、正
常動作点で安定して動作する。

【００６７】本実施の形態では、ダイオード素子１３の
働きにより、基準電圧源回路のスタートアップ時には、
演算増幅器１０３にオフセット電圧を発生させて、誤動
作点を消滅させ、その後の動作の安定時には、前記オフ
セット電圧を消滅させて、所期値の基準電圧を発生させ
ることができ、高精度な基準電圧源回路を提供すること
ができる。

【００６８】（第３の実施の形態）次に、本発明の第３
の実施の形態の基準電圧源回路を図３に示す。本実施の
形態では、前記第２の実施の形態に較べて、図２の電流
源７を取り除き、反転増幅器６の出力を直接に基準電圧
出力端子１０２out に供給して、この出力端子１０２ou
t に基準電圧Ｖｏｕｔを発生させている。その他の構成
は、前記第２の実施の形態と同様である。

【００６９】本実施の形態の回路構成であっても、ダイ
オード素子１３は第２の実施の形態で述べたのと全く同
じように働き、演算増幅器１０３のオフセット電圧Ｖｏ
ｆｆは、スタートアップ時には存在し、基準電圧源回路
が安定した後は、消滅するので、本基準電圧源回路は、
誤動作点で安定せずに立ち上がって、正常動作点で安定
すると共に、所期の値の基準電圧を発生して、高精度で
動作する基準電圧源回路が提供される。

【００７０】（第４の実施の形態）次に、図１０を用い
て、本発明の第４の実施の形態の基準電圧源回路を説明
する。

【００７１】同図では、前記第２の実施の形態の制御回
路（ダイオード素子）１３に代えて、差動コンパレータ
２４を設けると共に、従来と同様の電圧制御スイッチ２
３を配置したものである。前記電圧制御スイッチ２３は
ＯＮ時に高電圧源Ｖｏを基準電圧出力端子１０２out に
接続して、出力される基準電圧Ｖｏｕｔを電源電圧にす
る。その他の構成は、前記第２の実施の形態の図２〜図
４と同一であるので、その説明を省略する。

【００７２】前記差動コンパレータ２４の２つの入力端
子は、基準電圧出力端子１０２out と、演算増幅器１０
３のオフセット電圧制御端子４ａとに各々接続される。
前記演算増幅器１０３のオフセット電圧制御端子４ａの
電圧（即ち、カレントミラー回路１０５の第１の電流入
力端子１０５ａの電圧であって、ＮＭＯＳトランジスタ
４のドレイン電圧である）をＶｓとすると、この電圧Ｖ
ｓはほぼ一定電圧（約０．９ｖ程度）に固定される。基
準電圧出力端子１０２out の基準電圧Ｖｏｕｔは最初０
ｖであり、基準電圧源回路が立ち上がると、約１．１Ｖ
程度に上昇する。従って、差動コンパレータ３４の出力
は基準電圧源回路のスタートアップ時と安定した後とで
は極性が逆になる。基準電圧源回路のスタートアップ時
に差動コンパレータ２４の出力（比較結果信号）によ
り、電圧制御スイッチ２３がＯＮするように構成され
る。

【００７３】図１１は前記差動コンパレータ２４の一構
成例を示す。同図において、４４、４６、５１はＰＭＯ
Ｓトランジスタ、４５は抵抗素子、４７、４８はＰＭＯ
Ｓトランジスタ、４９、５０はＮＭＯＳトランジスタ、
５２はＮＭＯＳトランジスタである。ＰＭＯＳトランジ
スタ４７、４８のゲートが２つの入力端子であり、ＮＭ
ＯＳトランジスタ５２のドレインが出力端子である。図
１１の構成は１つの回路例であって、差動コンパレータ
２４は入力差動電圧を増幅できるものであれば、何れの
構成のものでもよい。

【００７４】従って、基準電圧源回路のスタートアップ
時には、基準電圧出力端子１０２out の基準電圧Ｖｏｕ
ｔは一時的に電源電圧まで瞬時に引き上げられ、その
後、低下して、正常動作点で安定する。従って、回路の
誤動作点で安定せず、先に正常動作点で安定して、確実
に正常動作する。

【００７５】また、基準電圧源回路が立ち上がった後
は、差動コンパレータ２４の出力極性はスタートアップ
時とは逆になるので、電圧制御スイッチ２３はオフし、
回路動作に影響を与えることはない。即ち、本実施の形
態では、従来のように図１３のインバータ１０４を用い
て電圧制御スイッチ２３を動作させず、差動コンパレー
タ２４を用いて動作させるので、しきい値を考慮する必
要が無く、従って、種々の値の電源電圧を用いた場合で
あっても、基準電圧源回路を誤動作点で安定せずに、常
に正常動作点で安定させることが可能である。

【００７６】（第５の実施の形態）次に、図１２を用い
て、本発明の第５の実施の形態の基準電圧源回路を説明
する。

【００７７】本実施の形態では、前記第４の実施の形態
に較べて、図１０の電流源７を取り除き、反転増幅器６
の出力を直接に基準電圧出力端子１０２ｏｕｔに供給し
ている。その他の構成は前記第４の実施の形態と同様で
ある。

【００７８】従って、本実施の形態の回路構成であって
も、反転増幅器６の出力を利用して基準電圧出力端子１
０２ｏｕｔに基準電圧Ｖｏｕｔを発生させるので、既述
の差動コンパレータ２４を用いて電圧制御スイッチ２３
を動作させれば、安定に基準電圧源回路を立ち上げるこ
とができる。

【００７９】尚、以上の説明では、電圧フィードバック
回路を基準電圧源回路に適用したが、本発明の電圧フィ
ードバック回路はその他の半導体回路に適用してもよい
のは勿論である。

【００８０】

【発明の効果】以上説明したように、請求項１ないし請
求項１１及び請求項２１ないし請求項２４記載の発明の
基準電圧源回路及び電圧フィードバック回路によれば、
動作開始時には、演算増幅器のオフセット電圧でもって
誤動作点を消滅させたので、正常動作点での安定動作を
確保して、スタートアップを良好に行うことができる効
果を奏する。

【００８１】特に、請求項３及び請求項２３記載の発明
の基準電圧源回路及び電圧フィードバック回路によれ
ば、正常動作点での安定動作後は、演算増幅器のオフセ
ット電圧を無くしたので、発生する電圧を所期通りの電
圧値に精度良く確保できる。

【００８２】また、請求項１２ないし請求項２０記載の
発明の基準電圧源回路によれば、基準電圧源回路の動作
開始を、差動コンパレータの出力に基づく電圧制御スイ
ッチの動作でもって行うので、従来のインバータを用い
た場合のようにしきい値を考慮する必要が無くなり、従
って、種々の値の電源電圧を用いても、基準電圧源回路
を、誤動作点で安定せずに、確実に正常動作点で安定さ
せることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の電圧フィードバッ
ク回路の全体構成を示す図である。

【図２】本発明の第２の実施の形態の基準電圧源回路の
全体構成図である。

【図３】電流源の具体的構成例を示す図である。

【図４】差動増幅回路の具体的構成例を示す図である。

【図５】反転増幅回路の具体的構成例を示す図である。

【図６】制御回路を構成するダイオード素子の具体的構
成例を示す図である。

【図７】（ａ）は本発明の第２の実施の形態の基準電圧
源回路のスタートアップ時のダイオード素子の働きを示
す模式図、（ｂ）は同回路の動作の安定時のダイオード
素子の働きを示す模式図である。

【図８】（ａ）は誤動作点に説明図、（ｂ）は演算増幅
器にオフセット電圧が存在する場合の誤動作点に説明
図、（ｃ）は本発明において誤動作点を消滅させた場合
の動作説明図である。

【図９】本発明の第３の実施の形態の基準電圧源回路の
全体構成図である。

【図１０】本発明の第４の実施の形態の基準電圧源回路
の全体構成図である。

【図１１】差動コンパレータの具体的構成例を示す図で
ある。

【図１２】本発明の第５の実施の形態の基準電圧源回路
の全体構成図である。

【図１３】従来例の基準電圧源回路の全体構成を示す図
である。

【符号の説明】

１ 定電流源 ４ａ 第１の電流入力端子（オフセット電圧制
御端子） ４ｂ 第２の電流入力端子 ６ 反転増幅器 ６ａ 出力端子 ７ 電流源 ７ａ 制御端子 ８、９ 抵抗素子 １０ 他の抵抗素子 １１、１２ ダイオード素子 １３ ダイオード素子（制御回路） １４ 内部第１部位 １５ 内部第２部位 Ｖｏ 高電圧源 ２３ 電圧制御スイッチ ２４ 差動コンパレータ ３２ 定電流源 １０１ 差動増幅回路 １０２ａ 第１の基準電圧発生回路 １０２ｂ 第２の基準電圧発生回路 １０２out 基準電圧出力端子 １０３ 演算増幅器 １０４ 差動電流増幅部 １０５ カレントミラー回路 １０５ａ 第１の電流出力端子 １０５ｂ 相２の電流出力端子 １３１ 電流源 １３１ａ フィードバック端子 １３２ 第１の電圧発生回路 １３３ 第２の電圧発生回路 １３４ 制御回路 １３５ 演算増幅器 １３６ 電圧出力端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 正寿 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 望月 浩二 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平４−344509（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05F 3/30

Claims (24)

(57)【特許請求の範囲】
1. 【請求項１】 内部第１部位の電圧値と内部第２部位の
   電圧値とが一致する正常動作点及びこの正常動作点以外
   の他の安定点で動作が安定する基準電圧源回路であっ
   て、 制御端子を有し、この制御端子に入力される制御信号に
   応じた値の電流を流す電流源と、 基準電圧出力端子を共有すると共に、前記電流源から電
   流を受けて、前記基準電圧出力端子に基準電圧を発生さ
   せると共に、前記内部第１部位及び内部第２部位を各々
   有し、この各部位に各々電圧を発生させる第１及び第２
   の基準電圧発生回路と、 前記第１部位及び第２の部位の両電圧を差動信号として
   入力し、この差動信号を増幅し、この増幅差動信号を構
   成する２つの信号のうち一方を出力端子から出力し、こ
   の出力信号を制御信号として前記電流源の制御端子に与
   える演算増幅器と、 基準電圧源回路の動作開始時に、前記第１及び第２の基
   準電圧発生回路の基準電圧出力端子に発生する基準電圧
   を監視し、この基準電圧が設定値未満の場合には、前記
   演算増幅器への２つの入力電圧間にオフセット電圧を発
   生させて、前記他の安定点を消滅させる制御回路とを備
   えたことを特徴とする基準電圧源回路。
2. 【請求項２】 前記制御回路で使用する設定値は、 前記正常動作点での基準電圧の値と、前記他の安定点で
   の基準電圧の値との間の電圧値であることを特徴とする
   請求項１記載の基準電圧源回路。
3. 【請求項３】 制御回路は、 第１及び第２の基準電圧発生回路の基準電圧が設定値以
   上の場合には演算増幅器への２つの入力電圧間にオフセ
   ット電圧を発生させないように、演算増幅器を制御する
   ことを特徴とする請求項１記載の基準電圧源回路。
4. 【請求項４】 演算増幅器は、差動増幅回路を有し、 前記差動増幅回路は、 定電流源と、 前記定電流源から電流が供給されると共に、前記第１及
   び第２の基準電圧発生回路の内部第１部位及び内部第２
   部位の両電圧が差動信号として入力され、この差動信号
   を増幅する差動電流増幅部と、 前記差動電位増幅部の増幅差動信号が入力される第１及
   び第２の電流入力端子を有し、前記第１の電流入力端子
   に入力される信号の値に比例した値で且つこの信号と同
   極性の電流を前記第２の電流入力端子から引き抜くカレ
   ントミラー回路とを備え、 前記第２の電流入力端子が差動増幅回路の出力端子とな
   ることを特徴とする請求項１記載の基準電圧源回路。
5. 【請求項５】 演算増幅器は、更に反転増幅器を備え、 前記反転増幅器は、 定電流源を内蔵すると共に、差動増幅回路の出力端子の
   電圧を反転増幅することを特徴とする請求項４記載の基
   準電圧源回路。
6. 【請求項６】 前記電流源は、１個のトランジスタを有
   し、 前記トランジスタは、その電流制御端子が前記制御端子
   として割り当てられることを特徴とする請求項１記載の
   基準電圧源回路。
7. 【請求項７】 前記電流源は、 前記反転増幅器により兼用されることを特徴とする請求
   項５記載の基準電圧源回路。
8. 【請求項８】 前記第１の基準電圧発生回路は、 前記電流源に一端が接続された抵抗素子と、 前記抵抗素子の他端に陽極が接続され、陰極が低電圧源
   に接続されたダイオード素子とを備え、 前記抵抗素子と前記ダイオード素子との接続点が前記内
   部第１部位であり、 前記電流源と前記抵抗素子との接続点が前記基準電圧出
   力端子であることを特徴とする請求項１記載の基準電圧
   源回路。
9. 【請求項９】 前記第２の基準電圧発生回路は、 前記電流源に一端が接続された抵抗素子と、 前記抵抗素子の他端に一端が接続された他の抵抗素子
   と、 前記他の抵抗素子の他端に陽極が接続され、陰極が低電
   圧源に接続されたダイオード素子とを備え、 前記抵抗素子と前記他の抵抗素子との接続点が前記内部
   第２部位であり、 前記抵抗素子と前記電流源との接続点が前記基準電圧出
   力端子であることを特徴とする請求項１記載の基準電圧
   源回路。
10. 【請求項１０】 制御回路は、 ダイオード素子より成り、このダイオード素子は、その
    陽極が前記演算増幅器のカレントミラー回路の第１電流
    入力端子に接続され、その陰極が前記第１及び第２の基
    準電圧発生回路の基準電圧出力端子に接続されることを
    特徴とする請求項３記載の基準電圧源回路。
11. 【請求項１１】 前記ダイオード素子は、 ダイオード接続したトランジスタ又は接合ダイオードよ
    り成ることを特徴とする請求項１０記載の基準電圧源回
    路。
12. 【請求項１２】 内部第１部位の電圧値と内部第２部位
    の電圧値とが一致する正常動作点及びこの正常動作点以
    外の他の安定点で動作が安定する基準電圧源回路であっ
    て、 制御端子を有し、この制御端子に入力される制御信号に
    応じた値の電流を流す電流源と、 基準電圧出力端子を有すると共に、前記電流源から電流
    を受けて、前記基準電圧出力端子に基準電圧を発生させ
    ると共に、前記内部第１部位及び内部第２部位を各々有
    し、この各部位に各々電圧を発生させる第１及び第２の
    基準電圧発生回路と、 前記第１部位及び第２の部位の両電圧を差動信号として
    入力し、この差動信号を増幅し、この増幅差動信号を構
    成する２つの信号のうち一方を出力端子から出力し、こ
    の出力信号を制御信号として前記電流源の制御端子に与
    える演算増幅器と、 ２個の入力端子を有し、この両入力端子が、前記演算増
    幅器でほぼ一定電圧となる点と、前記第１及び第２の基
    準電圧発生回路の基準電圧出力端子とに各々接続され、
    前記基準電圧出力端子の基準電圧と前記一定電圧とを比
    較する差動コンパレータと、 前記差動コンパレータの比較結果信号を受け、この比較
    結果信号に応じて高電圧源を前記第１及び第２の基準電
    圧発生回路の基準電圧出力端子に接続する電圧制御スイ
    ッチとを備えたことを特徴とする基準電圧源回路。
13. 【請求項１３】 演算増幅器は、差動増幅回路を有し、 前記差動増幅回路は、 定電流源と、 前記定電流源から電流が供給されると共に、前記第１及
    び第２の基準電圧発生回路の内部第１部位及び内部第２
    部位の両電圧が差動信号として入力され、この差動信号
    を増幅する差動電流増幅部と、 前記差動電位増幅部の増幅差動信号が入力される第１及
    び第２の電流入力端子を有し、前記第１の電流入力端子
    に入力される信号の値に比例した値で且つこの信号と同
    極性の電流を前記第２の電流入力端子から引き抜くカレ
    ントミラー回路とを備え、 前記第２の電流入力端子が差動増幅回路の出力端子とな
    ることを特徴とする請求項１２記載の基準電圧源回路。
14. 【請求項１４】 前記演算増幅器でほぼ一定電圧となる
    点は、 前記カレントミラー回路の第１の電流入力端子であるこ
    とを特徴とする請求項１３記載の基準電圧源回路。
15. 【請求項１５】 演算増幅器は、更に反転増幅器を備
    え、 前記反転増幅器は、 定電流源を内蔵すると共に、差動増幅回路の出力端子の
    電圧を反転増幅することを特徴とする請求項１３記載の
    基準電圧源回路。
16. 【請求項１６】 前記電流源は、１個のトランジスタを
    有し、 前記トランジスタは、その電流制御端子が前記制御端子
    として割り当てられることを特徴とする請求項１２記載
    の基準電圧源回路。
17. 【請求項１７】 前記電流源は、 前記反転増幅器により兼用されることを特徴とする請求
    項１５記載の基準電圧源回路。
18. 【請求項１８】 前記第１の基準電圧発生回路は、 前記電流源に一端が接続された抵抗素子と、 前記抵抗素子の他端に陽極が接続され、陰極が低電圧源
    に接続されたダイオード素子とを備え、 前記抵抗素子と前記ダイオード素子との接続点が前記内
    部第１部位であり、 前記電流源と前記抵抗素子との接続点が前記基準電圧出
    力端子であることを特徴とする請求項１２記載の基準電
    圧源回路。
19. 【請求項１９】 前記第２の基準電圧発生回路は、 前記電流源に一端が接続された抵抗素子と、 前記抵抗素子の他端に一端が接続された他の抵抗素子
    と、 前記他の抵抗素子の他端に陽極が接続され、陰極が低電
    圧源に接続されたダイオード素子とを備え、 前記抵抗素子と前記他の抵抗素子との接続点が前記内部
    第２部位であり、 前記抵抗素子と前記電流源との接続点が前記基準電圧出
    力端子であることを特徴とする請求項１２記載の基準電
    圧源回路。
20. 【請求項２０】 前記電圧制御スイッチは、 前記演算増幅器の前記点での一定電圧が第１及び第２の
    基準電圧発生回路の基準電圧よりも高い時の差動コンパ
    レータの比較結果信号を受けて、高電圧源を前記第１及
    び第２の基準電圧発生回路の基準電圧出力端子に接続す
    ることを特徴とする請求項１２記載の基準電圧源回路。
21. 【請求項２１】 出力電圧を設定電圧にフィードバック
    制御する電圧フィードバック回路であって、 電流源と、 フィードバック端子を有し、このフィードバック端子に
    入力される制御信号に応じた値の電流を流す電流源と、 電圧出力端子を共有すると共に、前記電流源から電流を
    受けて電圧を発生し、この電圧を前記電圧出力端子から
    出力すると共に、各々、内部所定部位に参照電圧を発生
    させる第１及び第２の電圧発生回路と、 前記第１及び第２の電圧発生回路の前記各参照電圧を差
    動信号として入力し、この差動信号を増幅し、この増幅
    差動信号を構成する２つの信号のうち一方を出力し、こ
    の出力信号を前記制御信号として前記電流源のフィード
    バック端子に与える演算増幅器と、 電圧フィードバック回路の動作開始時に、前記第１及び
    第２の電圧発生回路の電圧出力端子からの出力電圧を監
    視し、この出力電圧が所望電圧値未満の場合には、前記
    演算増幅器への２つの入力電圧間にオフセット電圧を発
    生させる制御回路とを備えたことを特徴とする電圧フィ
    ードバック回路。
22. 【請求項２２】 前記制御回路の所望電圧値は、 予め設定した複数の電圧値のうち何れかの電圧値に切換
    可能であることを特徴とする請求項２１記載の電圧フィ
    ードバック回路。
23. 【請求項２３】 前記制御回路は、 電圧出力端子からの出力電圧が所望電圧値以上の場合に
    は、前記演算増幅器への２つの入力電圧間にオフセット
    電圧を発生させないように、前記演算増幅器を制御する
    ことを特徴とする請求項２１記載の電圧フィードバック
    回路。
24. 【請求項２４】 電圧フィードバック回路は、 基準電圧を発生する基準電圧源回路を構成することを特
    徴とする請求項２１記載の電圧フィードバック回路。