JP2004096716A - レベルシフタ及び平板表示装置 - Google Patents
レベルシフタ及び平板表示装置 Download PDFInfo
- Publication number
- JP2004096716A JP2004096716A JP2003166516A JP2003166516A JP2004096716A JP 2004096716 A JP2004096716 A JP 2004096716A JP 2003166516 A JP2003166516 A JP 2003166516A JP 2003166516 A JP2003166516 A JP 2003166516A JP 2004096716 A JP2004096716 A JP 2004096716A
- Authority
- JP
- Japan
- Prior art keywords
- level
- voltage
- transistor
- gate
- level voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Amplifiers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
【課題】入力電圧を所望の範囲の出力電圧でレベルシフトすることができるレベルシフタを提供する。
【解決手段】第１電源（ＶＤＤ）と第２電源（ＬＶＳＳ）の間に直列に連結される第１及び第２ＰＭＯＳ（Ｍ１，Ｍ２）が形成されており、キャパシター（Ｃ１）が第１及び第２ＰＭＯＳの接点と第２ＰＭＯＳのゲートの間に連結されている。第３ＰＭＯＳ（Ｍ３）がダイオード連結されて第１ＰＭＯＳのゲートと第２ＰＭＯＳのゲートの間に連結されている。この時、第２ローレベルの電圧が第１ＰＭＯＳのゲートに入力されれば、第１及び第２ＰＭＯＳのオン抵抗比によって第２ハイレベルの電圧が接点に出力される。また、第１ハイレベルの電圧が第１ＰＭＯＳのゲートに入力されれば、キャパシターに充電された電圧によって第２ＰＭＯＳがブートストラップされ実質的に第１ローレベルの電圧が接点に出力される。こうして、レベルシフタの出力電圧範囲を大きくすることができる。
【選択図】 図１
【解決手段】第１電源（ＶＤＤ）と第２電源（ＬＶＳＳ）の間に直列に連結される第１及び第２ＰＭＯＳ（Ｍ１，Ｍ２）が形成されており、キャパシター（Ｃ１）が第１及び第２ＰＭＯＳの接点と第２ＰＭＯＳのゲートの間に連結されている。第３ＰＭＯＳ（Ｍ３）がダイオード連結されて第１ＰＭＯＳのゲートと第２ＰＭＯＳのゲートの間に連結されている。この時、第２ローレベルの電圧が第１ＰＭＯＳのゲートに入力されれば、第１及び第２ＰＭＯＳのオン抵抗比によって第２ハイレベルの電圧が接点に出力される。また、第１ハイレベルの電圧が第１ＰＭＯＳのゲートに入力されれば、キャパシターに充電された電圧によって第２ＰＭＯＳがブートストラップされ実質的に第１ローレベルの電圧が接点に出力される。こうして、レベルシフタの出力電圧範囲を大きくすることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はレベルシフタとこれを含む平板表示装置に関し、特にＰＭＯＳトランジスタからなるシステムでローレベルの電圧を下げるレベルシフタまたはＮＭＯＳトランジスタからなるシステムでハイレベルの電圧を上げるレベルシフタに関する。
【０００２】
【従来の技術】
レベルシフタは信号電圧の大きさが互いに異なる二つのデジタルシステムを連結する時、二つのシステムの間に位置して信号電圧の大きさを変える回路である。このようなレベルシフタは、特に小さい電圧範囲から大きい電圧範囲に信号電圧のサイズを変える場合に用いられる。
【０００３】
従来のレベルシフタは二つのＰＭＯＳトランジスタ（Ｐ１、Ｐ２）からなる構造である。この時、トランジスタ（Ｐ１）はハイレベルの電源（ＶＤＤ）と出力端の間に連結されており、トランジスタ（Ｐ２）はダイオード連結された（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）形態で出力端とローレベルの電源（ＬＶＳＳ）の間に連結されている。
【０００４】
図１２は従来技術によるレベルシフタを示す回路図である。
【０００５】
図１２に示したように、従来のレベルシフタで、ローレベルの電圧（ＶＳＳ）がトランジスタ（Ｐ１）のゲートに入力されれば、トランジスタ（Ｐ１、Ｐ２）のオン抵抗比によりハイレベルの出力電圧（Ｖｏｕｔ）が決定される。そして、ハイレベルの電圧（ＶＤＤ）がトランジスタ（Ｐ１）のゲートに入力されれば、ローレベルの出力電圧はＬＶＳＳよりトランジスタ（Ｐ２）のしきい電圧（Ｖｐ）の大きさだけ高い電圧（ＬＶＳＳ＋｜Ｖｐ｜）となる。
【０００６】
この時、所望のローレベルの出力電圧を得るためにＬＶＳＳを低くすれば、ハイレベルの出力電圧が低くなる。このようにハイレベルの出力電圧が低くなれば、レベルシフタの出力を入力として受ける回路でハイレベルの出力電圧をローレベルと認識することがある。つまり、従来のレベルシフタでハイレベルの出力電圧を他の回路でもハイレベルと認識されるようにするためには、ローレベルの出力電圧を所望のレベルより低くすることができないという問題点がある。
【０００７】
【発明が解決するための手段】
本発明が目的とする技術的課題は、入力電圧を所望の範囲の出力電圧でレベルシフトすることができるレベルシフタを提供することにある。
【０００８】
【課題を解決するための手段】
このような課題を達成するために本発明は、ブートストラップを利用して所望の範囲の電圧を出力する。
【０００９】
本発明の第１特徴によるレベルシフタは第１及び第２レベルの電圧を交互に有する入力電圧信号を受信し、前記第１及び第２レベル電圧によって各々第３及び第４レベルの電圧を生成する。第１トランジスタが第５レベルの電圧を有する第１電源と出力端の間に連結されゲートに入力電圧信号が入力され、第２トランジスタが出力端と第６レベルの電圧を有する第２電源の間に連結される。キャパシタンス成分が出力端と第２トランジスタのゲートの間に形成されている。スイッチング素子が第１レベルの電圧に応答して第１レベルの電圧に対応する電圧が第２トランジスタのゲートに印加されるようにし、第２レベルの電圧に応答して入力電圧信号と第２トランジスタのゲートを電気的に遮断する。
【００１０】
この時、スイッチング素子は第１トランジスタのゲートと第２トランジスタのゲートの間に連結され、第２レベルの電圧によって逆方向バイアスになるようにダイオード連結された（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）トランジスタであることが好ましい。
【００１１】
本発明の第１レベルシフタは出力端と第２トランジスタの間に直列に連結される少なくとも一つの第３トランジスタをさらに含むことが好ましく、第３トランジスタのゲートは第２トランジスタのゲートに連結される。
【００１２】
そして、キャパシタンス成分は第２トランジスタの寄生キャパシタンス成分や外部キャパシターまたはこれらの組み合わせで形成されることが好ましい。
【００１３】
本発明の第２特徴によるレベルシフタは、第１ハイレベルの電圧を供給する第１電源と第１ローレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＰＭＯＳトランジスタを含む。キャパシターが第１及び第２ＰＭＯＳトランジスタの接点と第２ＰＭＯＳトランジスタのゲートの間に連結されている。また、第２ローレベルの電圧が第１ＰＭＯＳトランジスタのゲートに入力される場合に、第２ＰＭＯＳトランジスタのゲートに第２ローレベルの電圧に対応する第３ローレベルの電圧が印加されるように電気的経路が形成される。
【００１４】
このような本発明の第２レベルシフタにおいて、第２ローレベルの電圧が第１ＰＭＯＳトランジスタのゲートに入力されれば、第１及び第２ＰＭＯＳトランジスタのオン抵抗比によって第２ハイレベルの電圧が接点に出力される。また、第３ハイレベルの電圧が第１ＰＭＯＳトランジスタのゲートに入力されれば、キャパシターに充電された電圧によって第２ＰＭＯＳトランジスタがブートストラップ（ｂｏｏｔｓｔｒａｐ）され実質的に第１ローレベルの電圧が接点に出力される。
【００１５】
本発明の第３特徴によるレベルシフタは、第１ローレベルの電圧を供給する第１電源と第１ハイレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＮＭＯＳトランジスタを含む。キャパシターが第１及び第２ＮＭＯＳトランジスタの接点と第２ＮＭＯＳトランジスタのゲートの間に連結されている。また、第２ハイレベルの電圧が第１ＮＭＯＳトランジスタのゲートに入力される場合に、第２ＮＭＯＳトランジスタのゲートに第２ハイレベルの電圧に対応する第３ハイレベルの電圧が印加されるように電気的経路が形成される。
【００１６】
このような本発明の第３レベルシフタにおいて、第２ハイレベルの電圧が第１ＮＭＯＳトランジスタのゲートに入力されれば、第１及び第２ＮＭＯＳトランジスタのオン抵抗比によって第２ローレベルの電圧が接点に出力される。また、第３ローレベルの電圧が第１ＮＭＯＳトランジスタのゲートに入力されれば、キャパシターに充電された電圧によって第２ＮＭＯＳトランジスタがブートストラップ（ｂｏｏｔｓｔｒａｐ）され実質的に第１ハイレベルの電圧が接点に出力される。
【００１７】
本発明の他の特徴によると、本発明の第１乃至第３特徴によるレベルシフタを含む平板表示装置が提供される。
【００１８】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施の形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異な形態で実現することができ、ここで説明する実施の形態に限定されるものではない。
【００１９】
図面から本発明を明確に説明するために説明と関係ない部分は省略した。明細書全般にかけて類似な部分については同一な図面符号を付けた。ある部分が他の部分と連結されているという時、これは直接的に連結されている場合だけでなく、その中間に他の素子を隔てて電気的に連結されている場合も含む。
【００２０】
次に、本発明の実施の形態によるレベルシフタ及び平板表示装置について図面を参照して詳細に説明する。
【００２１】
まず、図１及び図２を参照して本発明の第１の実施の形態によるレベルシフタについて説明する。
【００２２】
図１は本発明の第１の実施の形態によるレベルシフタの回路図であり、図２は本発明の第１の実施の形態によるレベルシフタの動作点を示す図面である。
【００２３】
図１に示したように、レベルシフタはＰＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）を含む。トランジスタ（Ｍ１）のソース及びトランジスタ（Ｍ２）のドレーンは各々電圧（ＶＤＤ）を供給する電源及び電圧（ＬＶＳＳ）を供給する電源に連結されており、電圧（ＶＤＤ、ＬＶＳＳ）は各々ハイレベル及びローレベルの電圧である。トランジスタ（Ｍ１）のドレーンとトランジスタ（Ｍ２）のソースは互いに連結されており、その接点の電圧がレベルシフタの出力電圧（Ｖｏｕｔ）となる。
【００２４】
そして、トランジスタ（Ｍ３）はダイオード連結（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）、つまり、ゲートとドレーンが連結されてダイオード機能を行う。入力電圧（Ｖｉｎ）はトランジスタ（Ｍ１）のゲート及びトランジスタ（Ｍ３）のドレーンに入力される。トランジスタ（Ｍ２）のゲートとソースは各々トランジスタ（Ｍ３）のソース及びトランジスタ（Ｍ１）のドレーンに連結されており、その間にキャパシター（Ｃ１）が連結されている。キャパシター（Ｃ１）としてはトランジスタ（Ｍ２）の寄生キャパシターや外部キャパシター、またはこれらの組み合わせを用いることができる。
【００２５】
次に、図１に示したレベルシフタの動作を図２を参照して説明する。入力電圧（Ｖｉｎ）はローレベルの電圧（ＶＳＳ）とハイレベルの電圧（ＶＤＤ）を交互に有し、電圧（ＶＳＳ）は電圧（ＬＶＳＳ）よりは高くトランジスタ（Ｍ３）のしきい電圧（Ｖｐ）の大きさ（｜Ｖｐ｜）との合計（ＶＳＳ＋｜Ｖｐ｜）がトランジスタ（Ｍ２）をオンさせることができる程度の電圧と仮定する。
【００２６】
まず、入力電圧（Ｖｉｎ）がローレベルの電圧（ＶＳＳ）である場合にはトランジスタ（Ｍ１）がオンされ、トランジスタ（Ｍ２）のゲートノードに印加される電圧（ＶＳＳ＋｜Ｖｐ｜）によってトランジスタ（Ｍ２）もオンされる。この時、出力電圧（Ｖｏｕｔ）はトランジスタ（Ｍ１、Ｍ２）のオン抵抗比によって決定される。しかし、トランジスタ（Ｍ１）のソース電圧（ＶＤＤ）がトランジスタ（Ｍ２）のソース電圧より高くトランジスタ（Ｍ１）のゲート電圧（ＶＳＳ）がトランジスタ（Ｍ２）のゲート電圧（ＶＳＳ＋｜Ｖｐ｜）より低いので、トランジスタ（Ｍ１）のソース−ゲート電圧（ＶＳＧ１）がトランジスタ（Ｍ２）のソース−ゲート電圧（ＶＳＧ２）より大きくなる。したがって、トランジスタ（Ｍ１）のオン抵抗がトランジスタ（Ｍ２）のオン抵抗より小さいので、出力電圧（Ｖｏｕｔ）がハイレベルの電源電圧（ＶＤＤ）に近くなる。また、ハイレベルの出力電圧（Ｖｏｕｔ）を出す間にトランジスタ（Ｍ２）のゲートノードは継続して放電され入力電圧（ＶＳＳ）に近くなり、トランジスタ（Ｍ３）に流れる電流は０Ａに近くなる。これによりトランジスタ（Ｍ２）のオン抵抗が小さくなり、出力電圧（Ｖｏｕｔ）も低くなる。トランジスタ（Ｍ２）のゲートノード電圧が入力電圧（ＶＳＳ）と同一になった時、動作点は図２のように決定される。
【００２７】
トランジスタ（Ｍ１）のドレーン電圧とトランジスタ（Ｍ２）のソース電圧をＶｘであるとすれば、これによるトランジスタ（Ｍ１、Ｍ２）のドレーン電流（ＩＤ）は各々曲線１０、２０と同一である。この時、曲線３０によって分けられる曲線１０の二つの部分のうち左側が飽和領域（ｓａｔｕｒａｔｉｏｎ ｒｅｇｉｏｎ）であり、右側が線状領域（ｌｉｎｅａｒ ｒｅｇｉｏｎ）である。一方、トランジスタ（Ｍ２）は飽和領域にあるので曲線２０による電流（ＩＤ）は下記の［式１］で得られる。
【００２８】
【数１】
【００２９】
ここで、μは電子移動度であり、Ｃｏｘは酸化膜キャパシタンスであり、Ｗ及びＬは各々トランジスタ（Ｍ２）のチャンネル幅及びチャンネル長であり、Ｖｘはトランジスタ（Ｍ２）のソースノード電圧である。
【００３０】
曲線１０、２０の交点が動作点となるので、レベルシフタに連結されたローレベルの電圧（ＬＶＳＳ）に関係なく入力電圧のローレベル値（ＶＳＳ）によって動作点が直線４０の右側に位置し出力電圧（Ｖｏｕｔ）が他の回路でハイレベルと認識される。また、トランジスタ（Ｍ２）のチャンネル幅（Ｗ）とチャンネル長（Ｌ）の比（Ｗ／Ｌ）を異なるようにして、曲線２０の傾きを調整してハイレベル出力電圧（Ｖｏｕｔ）を適切に調整することができる。
【００３１】
次に、入力信号がハイレベル（ＶＤＤ）になれば、トランジスタ（Ｍ１）はオフしてトランジスタ（Ｍ２）はキャパシター（Ｃ１）に充電された電圧によってオンし、ローレベルの電源電圧（ＬＶＳＳ）に向かって出力電圧（Ｖｏｕｔ）が下がる。そして、入力電圧（Ｖｉｎ）がハイレベル（ＶＤＤ）で、トランジスタ（Ｍ２）のゲート電圧がＶＳＳに近いので、トランジスタ（Ｍ３）には逆方向のバイアスがかかって、ダイオード形態で連結されたトランジスタ（Ｍ３）には電流がほとんど流れず、トランジスタ（Ｍ２）のゲートノードは浮動（ｆｌｏａｔｉｎｇ）状態になる。したがって、キャパシター（Ｃ１）の電圧は維持され、出力電圧（Ｖｏｕｔ）が下がることによってトランジスタ（Ｍ２）のゲート電圧はブートストラップ（ｂｏｏｔｓｔｒａｐ）になり、出力電圧（Ｖｏｕｔ）がローレベルの電源電圧（ＬＶＳＳ）まで落ちてしきい電圧（Ｖｐ）に関係なく一定となる。
【００３２】
本発明の第１の実施の形態では入力端とトランジスタ（Ｍ２）のゲートの間に、ダイオード連結されたトランジスタ（Ｍ３）を使用した。しかし、トランジスタ（Ｍ３）の代りにローレベルの電圧が入力される時、ローレベルに該当する電圧をトランジスタ（Ｍ２）のゲートに印加しハイレベルの電圧が入力される時、トランジスタ（Ｍ２）のゲートを浮動状態にすることができる他の素子を使用してもよい。
【００３３】
このように本発明の第１の実施の形態によれば、入力電圧（Ｖｉｎ）がローレベルの電圧（ＶＳＳ）である時、ハイレベルの電圧（ＶＤＤ）に近い電圧を出力することができ、入力電圧（Ｖｉｎ）がハイレベルの電圧（ＶＤＤ）である時、入力電圧のローレベル電圧（ＶＳＳ）より低い所望の電圧（ＬＶＳＳ）を出力することができる。また、出力電圧（Ｖｏｕｔ）をＶＤＤに近くするためにはトランジスタ（Ｍ２）のチャンネル幅（Ｗ）とチャンネル長（Ｌ）の比（Ｗ／Ｌ）を減らせばよい。以下、このような実施の形態について図３を参照して詳しく説明する。
【００３４】
図３は本発明の第２の実施の形態によるレベルシフタを示す回路図である。
【００３５】
図３に示したように、第２の実施の形態によるレベルシフタはトランジスタ（Ｍ４）を除けば第１の実施の形態によるレベルシフタと同一な構造を有する。詳しく説明すれば、トランジスタ（Ｍ４）は出力端、トランジスタ（Ｍ２）のゲート及びトランジスタ（Ｍ２）のソースに各々連結されたソース、ゲート及びドレーンを三端子として有する。この時、キャパシター（Ｃ１）はトランジスタ（Ｍ４）のゲートとソースの間に連結され、トランジスタ（Ｍ１、Ｍ４）の接点が出力端となる。
【００３６】
このような構造でトランジスタ（Ｍ２、Ｍ４）の特性、つまり、チャンネル幅とチャンネル長が各々Ｗ及びＬに同一であると仮定すれば、二つのトランジスタ（Ｍ２、Ｍ４）が直列に連結されて等価的にチャンネル幅とチャンネル長の比はＷ／２Ｌとなる。そうすれば、［式１］に示した電流（ＩＤ）でチャンネル幅とチャンネル長の比が減るので、図２に示したグラフで動作点がさらに高い電圧で形成され、静的電流の量も減少する。したがって、第１の実施の形態のハイレベル出力電圧より高い、つまり、ＶＤＤにさらに近いハイレベルの出力電圧（Ｖｏｕｔ）を得ることができる。さらに、トランジスタ（Ｍ２）のソース電圧がトランジスタ（Ｍ４）のソース電圧より低いので、第１の実施の形態でトランジスタ（Ｍ２）のチャンネル長を２Ｌとしたもののオン抵抗より図３のトランジスタ（Ｍ２、Ｍ４）のオン抵抗の合計はさらに大きな効果があるのでハイレベルの出力電圧（Ｖｏｕｔ）を得るのには有利である。
【００３７】
本発明の第２の実施の形態では出力端とトランジスタ（Ｍ２）の間にトランジスタ（Ｍ４）を一つのみ追加したが、これに限定されず、出力端とトランジスタ（Ｍ４）のソースの間にトランジスタ（Ｍ４）とゲートを共通に有するトランジスタをさらに追加することも可能である。
【００３８】
以上、本発明の第１及び第２の実施の形態ではローレベルの電圧が入力される時、ハイレベルの電圧が出力され、ハイレベルの電圧が入力される時、ローレベルの電圧が出力されるレベルシフタについて説明した。
【００３９】
次に、このような第１及び第２の実施の形態にインバータを追加して反転されない出力を有するレベルシフタについて図４乃至図６を参照して説明する。
【００４０】
図４及び図６は各々本発明の第３及び第４の実施の形態によるレベルシフタを示す回路図である。図５は本発明の第３の実施の形態によるレベルシフタの動作点を示す図面である。
【００４１】
図４に示したように、本発明の第３の実施の形態によるレベルシフタは第１の実施の形態によるレベルシフタを二つ連結した構造である。詳しく説明すれば、入力電圧（Ｖｉｎ）がローレベルの電圧（ＶＳＳ）である時、トランジスタ（Ｍ１、Ｍ２）接点の電圧はハイレベルとなり、このハイレベル電圧によってレベルシフタの出力電圧であるトランジスタ（Ｎ１、Ｎ２）の接点の電圧はローレベルの電圧（ＬＶＳＳ）になる。そして、入力電圧（Ｖｉｎ）がハイレベルの電圧（ＶＤＤ）である時、トランジスタ（Ｍ１、Ｍ２）の接点の電圧はローレベルとなり、このローレベルの電圧によってレベルシフタの出力電圧はハイレベルの電圧になる。したがって、第３の実施の形態によるレベルシフタは反転されない出力を有する。
【００４２】
しかし、このような第３の実施の形態ではＬＶＳＳの電圧がローレベル入力電圧になってトランジスタ（Ｎ１、Ｎ３）に入力される。そうすると、トランジスタ（Ｎ２）のゲートノード電圧は入力電圧（ＬＶＳＳ）とトランジスタ（Ｎ３）のしきい電圧の絶対値（｜Ｖｐ｜）の合計になって、トランジスタ（Ｎ２）に流れる電流（ＩＤ）は［式２］のようになる。
【００４３】
【数２】
【００４４】
図５に示した曲線１０と［式２］の電流曲線２０の交点である動作点はＬＶＳＳに近い点になって、出力電圧（Ｖｏｕｔ）がハイレベル電圧（ＶＤＤ）より非常に小さくなる。そうすると、レベルシフタの出力を入力として受ける回路でハイレベルの出力電圧をローレベルと認識することがあるので、ハイレベルの出力電圧を他の回路でハイレベルと認識できるようにするためにはＬＶＳＳを所望の程度下げることができない。したがって、第１回路のトランジスタ（Ｍ２）に連結されるローレベルの電源電圧をＬＶＳＳよりは高く設定するのが好ましい。次に、図１に示した回路を二つ連結し第１回路のローレベル電源電圧をＶＳＳに設定した実施の形態について図６を参照して説明する。
【００４５】
図６に示したように、本発明の第４の実施の形態によるレベルシフタは第１回路のローレベル電源電圧がＬＶＳＳより高い電圧（ＶＳＳ）であることを除くと第３の実施の形態によるレベルシフタと同一である。このようにすれば、第１回路のローレベル出力電圧、つまり、第２回路のトランジスタ（Ｎ１、Ｎ３）に入力されるローレベル電圧がＶＳＳになるので、第１の実施の形態で説明したようにレベルシフタのハイレベル出力電圧（Ｖｏｕｔ）はＬＶＳＳに関係なく決められる。したがって、レベルシフタのローレベル出力電圧（ＬＶＳＳ）を所望の程度下げることができる。
【００４６】
そして、本発明の第３及び第４の実施の形態では第１の実施の形態によるレベルシフタが二つ連結されているが、第２の実施の形態のレベルシフタが二つ連結されたり、第１及び第２の実施の形態のレベルシフタが連結されたりすることもできる。
【００４７】
以上、本発明の第１乃至第４の実施の形態ではＰＭＯＳトランジスタを使用するレベルシフタについて説明した。このようなＰＭＯＳレベルシフタでは、まず、ローレベルの電圧を供給してキャパシターを充電させ、ハイレベルの電圧を供給して出力電圧をプルダウン（ｐｕｌｌ−ｄｏｗｎ）させる必要がある。つまり、レベルシフタの正常な動作のためには駆動時にローレベルの電圧を供給して初期化させる方法を用いるのが好ましい。そして、ＰＭＯＳレベルシフタはローレベルの電圧をさらに落として電圧レベルをシフトするのが一般的であり、ＮＭＯＳトランジスタを使用してハイレベルの電圧をシフトすることができる。次に、ＮＭＯＳトランジスタを使用するレベルシフタについて図７乃至図１０を参照して説明する。
【００４８】
図７乃至図１０は各々本発明の実施の形態によるレベルシフタを示す回路図である。
【００４９】
図７に示すように、本発明の他の実施の形態によるレベルシフタはＮＭＯＳトランジスタ及び電源（ＬＶＤＤ、ＶＳＳ）を除けば図１に示したレベルシフタと同一な構造を有する。詳しく説明すれば、図７のレベルシフタはＮＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）を含み、トランジスタ（Ｍ１、Ｍ２）はローレベルの電圧（ＶＳＳ）を供給する電源とハイレベルの電圧（ＬＶＤＤ）を供給する電源の間に直列に連結されている。また、ハイレベルの電圧（ＬＶＤＤ）は入力電圧のハイレベル（ＶＤＤ）より高い電圧である。
【００５０】
このようなレベルシフタにおいて、ハイレベルの電圧（ＶＤＤ）が入力されればトランジスタ（Ｍ１）がオンされ、トランジスタ（Ｍ１、Ｍ２）のオン抵抗比によってローレベルの電源電圧（ＶＳＳ）に近い電圧が出力される。また、キャパシター（Ｃ１）には出力電圧（Ｖｏｕｔ）とトランジスタ（Ｍ２）のゲートノードの電圧差に該当する電圧が充電される。次に、ローレベルの電圧（ＶＳＳ）が入力されれば、トランジスタ（Ｍ２）のゲートノードは浮動状態になり、キャパシター（Ｃ１）に充電された電圧によってトランジスタ（Ｍ２）はブートストラップ（ｂｏｏｔｓｔｒａｐ）回路として動作する。したがって、このブートストラップ回路によって出力電圧（Ｖｏｕｔ）は実質的にハイレベルの電源電圧（ＬＶＤＤ）まで上がる。
【００５１】
図８に示したレベルシフタはトランジスタ（Ｍ２）と出力端の間にトランジスタ（Ｍ２）とゲートを共通に有するトランジスタ（Ｍ４）を追加した回路である。本発明の第２の実施の形態で説明したように、トランジスタ（Ｍ４）を追加することによってチャンネル幅（Ｗ）とチャンネル長（Ｌ）の比（Ｗ／Ｌ）を減らし出力電圧（Ｖｏｕｔ）をＶＳＳにさらに近くすることができる。
【００５２】
図９及び図１０に示すように、本発明の第３及び第４の実施の形態で説明したように二つのレベルシフタを連結して出力電圧が反転されないようにした。この時、図９に示したように第１回路のハイレベル電源としてＬＶＤＤを用いると本発明の第３の実施の形態の説明のようにレベルシフタのローレベル出力電圧が他の回路でハイレベルと認識されることができる。このようなローレベル出力電圧が他の回路でローレベルと認識されるようにするためにはＬＶＤＤを所望の程度上げることができない。したがって、図１０に示したように、第１回路のハイレベル電源電圧としてＬＶＤＤより低い電圧（ＶＤＤ）を用いるのが好ましい。
【００５３】
そして、図９及び図１０の実施の形態では図７のレベルシフタが二つ連結されているが、図８のレベルシフタが二つ連結されたり図７及び図８のレベルシフタが連結されたりすることも可能である。
【００５４】
以上、本発明の実施の形態によるレベルシフタを説明したが、このようなレベルシフタを他の電圧レベルのＩＣを使用する平板表示装置に適用してＩＣと平板表示装置の間に電圧レベルを変換することができる。次に、本発明の実施の形態によるレベルシフタを使用する平板表示装置について図１１を参照して説明する。
【００５５】
図１１は本発明の実施の形態によるレベルシフタを使用する平板表示装置を示す図面である。
【００５６】
図１１に示した平板表示装置はタイミングコントローラ（Ｔｃｏｎ）１００、シフトレジスター（Ｓ／Ｒ）２００、データ駆動部３００及び表示領域４００を含む。タイミングコントローラ１００はシフトレジスター２００及びデータ駆動部３００の駆動に必要なタイミング信号（ＣＬＫ、／ＣＬＫ、ＳＰ）を生成する。シフトレジスター２００はタイミングコントローラ１００からタイミング信号を受信して表示領域４００に形成された走査線（Ｘ１〜Ｘｍ）に走査信号を順次に印加する。データ駆動部３００はタイミング信号によって表示領域４００のデータ線（Ｙ１〜Ｙｎ）にデータ信号を印加する。
【００５７】
例えば、タイミングコントローラ１００とシフトレジスター２００で使用する電圧範囲が互いに異なると仮定すれば、タイミングコントローラ１００とシフトレジスター２００の間に本発明の実施の形態によるレベルシフタ（Ｌ／Ｓ）５００を形成して、タイミングコントローラ１００の出力電圧範囲をシフトレジスター２００で使用する電圧範囲に変更することができる。
【００５８】
同様に、シフトレジスター２００と表示領域４００で使用する電圧範囲が互いに異なると仮定すれば、シフトレジスター２００と表示領域４００の走査線（Ｘ１〜Ｘｍ）の間にレベルシフタ（Ｌ／Ｓ）６００を形成して、シフトレジスター２００の出力電圧範囲を表示領域４００で使用する電圧範囲に変更することができる。また、レベルシフタ５００と表示領域４００の間にバッファー（図示せず）が形成されることができる。
【００５９】
また、タイミングコントローラ１００とデータ駆動部３００で使用する電圧範囲が互いに異なると仮定すれば、タイミングコントローラ１００とデータ駆動部３００の間に本発明の実施の形態によるレベルシフタ（Ｌ／Ｓ）５００を形成して、タイミングコントローラ１００の出力電圧範囲をデータ駆動部３００で使用する電圧範囲に変更することができる。
【００６０】
図１１ではタイミングコントローラ１００とシフトレジスター２００の間、シフトレジスター２００と表示領域４００の間及びタイミングコントローラ１００とデータ駆動部３００の間にレベルシフタを使用する場合を例として説明したが、これに限定されず、平板表示装置で電圧範囲を変更する場合には全て適用することができる。
【００６１】
以上、本発明の好ましい実施の形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【００６２】
【発明の効果】
本発明によれば、ＰＭＯＳレベルシフタでは出力端とローレベル電源の間の抵抗を大きくしてハイレベルの出力電圧を所望の電圧まで上げることができ、ブートストラップを利用することによってローレベルの出力電圧を所望の電圧まで下げることができる。同様にＮＭＯＳレベルシフタでもローレベルとハイレベルの出力を所望の電圧にすることができる。また、抵抗が大きくなることによってトランジスタに流れる静的電流が減って消費電力を減らすことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるレベルシフタを示す回路図である。
【図２】本発明の第１の実施の形態によるレベルシフタの動作点を示す図面である。
【図３】本発明の第２の実施の形態によるレベルシフタを示す回路図である。
【図４】本発明の第３の実施の形態によるレベルシフタを示す回路図である。
【図５】本発明の第３の実施の形態によるレベルシフタの動作点を示す図面である。
【図６】本発明の第４の実施の形態によるレベルシフタを示す回路図である。
【図７】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図８】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図９】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図１０】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図１１】本発明の実施の形態によるレベルシフタを使用する平板表示装置を示す図面である。
【図１２】従来技術によるレベルシフタを示す回路図である。
【符号の説明】
１０、２０、３０：曲線
４０：直線
１００：タイミングコントローラ
２００：シフトレジスター
３００：データ駆動部
４００：表示領域
５００：レベルシフタ
Ｃ１：キャパシター
ＩＤ：ドレーン電流
Ｌ：チャンネル長
ＬＶＳＳ：電圧
Ｍ１、Ｍ２、Ｍ３、Ｍ４：トランジスタ
Ｎ１、Ｎ２、Ｎ３、：トランジスタ
ＶＤＤ：電圧
Ｖｉｎ：入力電圧
Ｖｏｕｔ：出力電圧
ＶＳＧ１、ＶＳＧ２：ソース−ゲート電圧
ＶＳＳ：ローレベルの電圧
Ｖｐ：しきい電圧
Ｗ：チャンネル幅
【発明の属する技術分野】
本発明はレベルシフタとこれを含む平板表示装置に関し、特にＰＭＯＳトランジスタからなるシステムでローレベルの電圧を下げるレベルシフタまたはＮＭＯＳトランジスタからなるシステムでハイレベルの電圧を上げるレベルシフタに関する。
【０００２】
【従来の技術】
レベルシフタは信号電圧の大きさが互いに異なる二つのデジタルシステムを連結する時、二つのシステムの間に位置して信号電圧の大きさを変える回路である。このようなレベルシフタは、特に小さい電圧範囲から大きい電圧範囲に信号電圧のサイズを変える場合に用いられる。
【０００３】
従来のレベルシフタは二つのＰＭＯＳトランジスタ（Ｐ１、Ｐ２）からなる構造である。この時、トランジスタ（Ｐ１）はハイレベルの電源（ＶＤＤ）と出力端の間に連結されており、トランジスタ（Ｐ２）はダイオード連結された（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）形態で出力端とローレベルの電源（ＬＶＳＳ）の間に連結されている。
【０００４】
図１２は従来技術によるレベルシフタを示す回路図である。
【０００５】
図１２に示したように、従来のレベルシフタで、ローレベルの電圧（ＶＳＳ）がトランジスタ（Ｐ１）のゲートに入力されれば、トランジスタ（Ｐ１、Ｐ２）のオン抵抗比によりハイレベルの出力電圧（Ｖｏｕｔ）が決定される。そして、ハイレベルの電圧（ＶＤＤ）がトランジスタ（Ｐ１）のゲートに入力されれば、ローレベルの出力電圧はＬＶＳＳよりトランジスタ（Ｐ２）のしきい電圧（Ｖｐ）の大きさだけ高い電圧（ＬＶＳＳ＋｜Ｖｐ｜）となる。
【０００６】
この時、所望のローレベルの出力電圧を得るためにＬＶＳＳを低くすれば、ハイレベルの出力電圧が低くなる。このようにハイレベルの出力電圧が低くなれば、レベルシフタの出力を入力として受ける回路でハイレベルの出力電圧をローレベルと認識することがある。つまり、従来のレベルシフタでハイレベルの出力電圧を他の回路でもハイレベルと認識されるようにするためには、ローレベルの出力電圧を所望のレベルより低くすることができないという問題点がある。
【０００７】
【発明が解決するための手段】
本発明が目的とする技術的課題は、入力電圧を所望の範囲の出力電圧でレベルシフトすることができるレベルシフタを提供することにある。
【０００８】
【課題を解決するための手段】
このような課題を達成するために本発明は、ブートストラップを利用して所望の範囲の電圧を出力する。
【０００９】
本発明の第１特徴によるレベルシフタは第１及び第２レベルの電圧を交互に有する入力電圧信号を受信し、前記第１及び第２レベル電圧によって各々第３及び第４レベルの電圧を生成する。第１トランジスタが第５レベルの電圧を有する第１電源と出力端の間に連結されゲートに入力電圧信号が入力され、第２トランジスタが出力端と第６レベルの電圧を有する第２電源の間に連結される。キャパシタンス成分が出力端と第２トランジスタのゲートの間に形成されている。スイッチング素子が第１レベルの電圧に応答して第１レベルの電圧に対応する電圧が第２トランジスタのゲートに印加されるようにし、第２レベルの電圧に応答して入力電圧信号と第２トランジスタのゲートを電気的に遮断する。
【００１０】
この時、スイッチング素子は第１トランジスタのゲートと第２トランジスタのゲートの間に連結され、第２レベルの電圧によって逆方向バイアスになるようにダイオード連結された（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）トランジスタであることが好ましい。
【００１１】
本発明の第１レベルシフタは出力端と第２トランジスタの間に直列に連結される少なくとも一つの第３トランジスタをさらに含むことが好ましく、第３トランジスタのゲートは第２トランジスタのゲートに連結される。
【００１２】
そして、キャパシタンス成分は第２トランジスタの寄生キャパシタンス成分や外部キャパシターまたはこれらの組み合わせで形成されることが好ましい。
【００１３】
本発明の第２特徴によるレベルシフタは、第１ハイレベルの電圧を供給する第１電源と第１ローレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＰＭＯＳトランジスタを含む。キャパシターが第１及び第２ＰＭＯＳトランジスタの接点と第２ＰＭＯＳトランジスタのゲートの間に連結されている。また、第２ローレベルの電圧が第１ＰＭＯＳトランジスタのゲートに入力される場合に、第２ＰＭＯＳトランジスタのゲートに第２ローレベルの電圧に対応する第３ローレベルの電圧が印加されるように電気的経路が形成される。
【００１４】
このような本発明の第２レベルシフタにおいて、第２ローレベルの電圧が第１ＰＭＯＳトランジスタのゲートに入力されれば、第１及び第２ＰＭＯＳトランジスタのオン抵抗比によって第２ハイレベルの電圧が接点に出力される。また、第３ハイレベルの電圧が第１ＰＭＯＳトランジスタのゲートに入力されれば、キャパシターに充電された電圧によって第２ＰＭＯＳトランジスタがブートストラップ（ｂｏｏｔｓｔｒａｐ）され実質的に第１ローレベルの電圧が接点に出力される。
【００１５】
本発明の第３特徴によるレベルシフタは、第１ローレベルの電圧を供給する第１電源と第１ハイレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＮＭＯＳトランジスタを含む。キャパシターが第１及び第２ＮＭＯＳトランジスタの接点と第２ＮＭＯＳトランジスタのゲートの間に連結されている。また、第２ハイレベルの電圧が第１ＮＭＯＳトランジスタのゲートに入力される場合に、第２ＮＭＯＳトランジスタのゲートに第２ハイレベルの電圧に対応する第３ハイレベルの電圧が印加されるように電気的経路が形成される。
【００１６】
このような本発明の第３レベルシフタにおいて、第２ハイレベルの電圧が第１ＮＭＯＳトランジスタのゲートに入力されれば、第１及び第２ＮＭＯＳトランジスタのオン抵抗比によって第２ローレベルの電圧が接点に出力される。また、第３ローレベルの電圧が第１ＮＭＯＳトランジスタのゲートに入力されれば、キャパシターに充電された電圧によって第２ＮＭＯＳトランジスタがブートストラップ（ｂｏｏｔｓｔｒａｐ）され実質的に第１ハイレベルの電圧が接点に出力される。
【００１７】
本発明の他の特徴によると、本発明の第１乃至第３特徴によるレベルシフタを含む平板表示装置が提供される。
【００１８】
【発明の実施の形態】
以下、添付した図面を参照して本発明の実施の形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異な形態で実現することができ、ここで説明する実施の形態に限定されるものではない。
【００１９】
図面から本発明を明確に説明するために説明と関係ない部分は省略した。明細書全般にかけて類似な部分については同一な図面符号を付けた。ある部分が他の部分と連結されているという時、これは直接的に連結されている場合だけでなく、その中間に他の素子を隔てて電気的に連結されている場合も含む。
【００２０】
次に、本発明の実施の形態によるレベルシフタ及び平板表示装置について図面を参照して詳細に説明する。
【００２１】
まず、図１及び図２を参照して本発明の第１の実施の形態によるレベルシフタについて説明する。
【００２２】
図１は本発明の第１の実施の形態によるレベルシフタの回路図であり、図２は本発明の第１の実施の形態によるレベルシフタの動作点を示す図面である。
【００２３】
図１に示したように、レベルシフタはＰＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）を含む。トランジスタ（Ｍ１）のソース及びトランジスタ（Ｍ２）のドレーンは各々電圧（ＶＤＤ）を供給する電源及び電圧（ＬＶＳＳ）を供給する電源に連結されており、電圧（ＶＤＤ、ＬＶＳＳ）は各々ハイレベル及びローレベルの電圧である。トランジスタ（Ｍ１）のドレーンとトランジスタ（Ｍ２）のソースは互いに連結されており、その接点の電圧がレベルシフタの出力電圧（Ｖｏｕｔ）となる。
【００２４】
そして、トランジスタ（Ｍ３）はダイオード連結（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）、つまり、ゲートとドレーンが連結されてダイオード機能を行う。入力電圧（Ｖｉｎ）はトランジスタ（Ｍ１）のゲート及びトランジスタ（Ｍ３）のドレーンに入力される。トランジスタ（Ｍ２）のゲートとソースは各々トランジスタ（Ｍ３）のソース及びトランジスタ（Ｍ１）のドレーンに連結されており、その間にキャパシター（Ｃ１）が連結されている。キャパシター（Ｃ１）としてはトランジスタ（Ｍ２）の寄生キャパシターや外部キャパシター、またはこれらの組み合わせを用いることができる。
【００２５】
次に、図１に示したレベルシフタの動作を図２を参照して説明する。入力電圧（Ｖｉｎ）はローレベルの電圧（ＶＳＳ）とハイレベルの電圧（ＶＤＤ）を交互に有し、電圧（ＶＳＳ）は電圧（ＬＶＳＳ）よりは高くトランジスタ（Ｍ３）のしきい電圧（Ｖｐ）の大きさ（｜Ｖｐ｜）との合計（ＶＳＳ＋｜Ｖｐ｜）がトランジスタ（Ｍ２）をオンさせることができる程度の電圧と仮定する。
【００２６】
まず、入力電圧（Ｖｉｎ）がローレベルの電圧（ＶＳＳ）である場合にはトランジスタ（Ｍ１）がオンされ、トランジスタ（Ｍ２）のゲートノードに印加される電圧（ＶＳＳ＋｜Ｖｐ｜）によってトランジスタ（Ｍ２）もオンされる。この時、出力電圧（Ｖｏｕｔ）はトランジスタ（Ｍ１、Ｍ２）のオン抵抗比によって決定される。しかし、トランジスタ（Ｍ１）のソース電圧（ＶＤＤ）がトランジスタ（Ｍ２）のソース電圧より高くトランジスタ（Ｍ１）のゲート電圧（ＶＳＳ）がトランジスタ（Ｍ２）のゲート電圧（ＶＳＳ＋｜Ｖｐ｜）より低いので、トランジスタ（Ｍ１）のソース−ゲート電圧（ＶＳＧ１）がトランジスタ（Ｍ２）のソース−ゲート電圧（ＶＳＧ２）より大きくなる。したがって、トランジスタ（Ｍ１）のオン抵抗がトランジスタ（Ｍ２）のオン抵抗より小さいので、出力電圧（Ｖｏｕｔ）がハイレベルの電源電圧（ＶＤＤ）に近くなる。また、ハイレベルの出力電圧（Ｖｏｕｔ）を出す間にトランジスタ（Ｍ２）のゲートノードは継続して放電され入力電圧（ＶＳＳ）に近くなり、トランジスタ（Ｍ３）に流れる電流は０Ａに近くなる。これによりトランジスタ（Ｍ２）のオン抵抗が小さくなり、出力電圧（Ｖｏｕｔ）も低くなる。トランジスタ（Ｍ２）のゲートノード電圧が入力電圧（ＶＳＳ）と同一になった時、動作点は図２のように決定される。
【００２７】
トランジスタ（Ｍ１）のドレーン電圧とトランジスタ（Ｍ２）のソース電圧をＶｘであるとすれば、これによるトランジスタ（Ｍ１、Ｍ２）のドレーン電流（ＩＤ）は各々曲線１０、２０と同一である。この時、曲線３０によって分けられる曲線１０の二つの部分のうち左側が飽和領域（ｓａｔｕｒａｔｉｏｎ ｒｅｇｉｏｎ）であり、右側が線状領域（ｌｉｎｅａｒ ｒｅｇｉｏｎ）である。一方、トランジスタ（Ｍ２）は飽和領域にあるので曲線２０による電流（ＩＤ）は下記の［式１］で得られる。
【００２８】
【数１】
ここで、μは電子移動度であり、Ｃｏｘは酸化膜キャパシタンスであり、Ｗ及びＬは各々トランジスタ（Ｍ２）のチャンネル幅及びチャンネル長であり、Ｖｘはトランジスタ（Ｍ２）のソースノード電圧である。
【００３０】
曲線１０、２０の交点が動作点となるので、レベルシフタに連結されたローレベルの電圧（ＬＶＳＳ）に関係なく入力電圧のローレベル値（ＶＳＳ）によって動作点が直線４０の右側に位置し出力電圧（Ｖｏｕｔ）が他の回路でハイレベルと認識される。また、トランジスタ（Ｍ２）のチャンネル幅（Ｗ）とチャンネル長（Ｌ）の比（Ｗ／Ｌ）を異なるようにして、曲線２０の傾きを調整してハイレベル出力電圧（Ｖｏｕｔ）を適切に調整することができる。
【００３１】
次に、入力信号がハイレベル（ＶＤＤ）になれば、トランジスタ（Ｍ１）はオフしてトランジスタ（Ｍ２）はキャパシター（Ｃ１）に充電された電圧によってオンし、ローレベルの電源電圧（ＬＶＳＳ）に向かって出力電圧（Ｖｏｕｔ）が下がる。そして、入力電圧（Ｖｉｎ）がハイレベル（ＶＤＤ）で、トランジスタ（Ｍ２）のゲート電圧がＶＳＳに近いので、トランジスタ（Ｍ３）には逆方向のバイアスがかかって、ダイオード形態で連結されたトランジスタ（Ｍ３）には電流がほとんど流れず、トランジスタ（Ｍ２）のゲートノードは浮動（ｆｌｏａｔｉｎｇ）状態になる。したがって、キャパシター（Ｃ１）の電圧は維持され、出力電圧（Ｖｏｕｔ）が下がることによってトランジスタ（Ｍ２）のゲート電圧はブートストラップ（ｂｏｏｔｓｔｒａｐ）になり、出力電圧（Ｖｏｕｔ）がローレベルの電源電圧（ＬＶＳＳ）まで落ちてしきい電圧（Ｖｐ）に関係なく一定となる。
【００３２】
本発明の第１の実施の形態では入力端とトランジスタ（Ｍ２）のゲートの間に、ダイオード連結されたトランジスタ（Ｍ３）を使用した。しかし、トランジスタ（Ｍ３）の代りにローレベルの電圧が入力される時、ローレベルに該当する電圧をトランジスタ（Ｍ２）のゲートに印加しハイレベルの電圧が入力される時、トランジスタ（Ｍ２）のゲートを浮動状態にすることができる他の素子を使用してもよい。
【００３３】
このように本発明の第１の実施の形態によれば、入力電圧（Ｖｉｎ）がローレベルの電圧（ＶＳＳ）である時、ハイレベルの電圧（ＶＤＤ）に近い電圧を出力することができ、入力電圧（Ｖｉｎ）がハイレベルの電圧（ＶＤＤ）である時、入力電圧のローレベル電圧（ＶＳＳ）より低い所望の電圧（ＬＶＳＳ）を出力することができる。また、出力電圧（Ｖｏｕｔ）をＶＤＤに近くするためにはトランジスタ（Ｍ２）のチャンネル幅（Ｗ）とチャンネル長（Ｌ）の比（Ｗ／Ｌ）を減らせばよい。以下、このような実施の形態について図３を参照して詳しく説明する。
【００３４】
図３は本発明の第２の実施の形態によるレベルシフタを示す回路図である。
【００３５】
図３に示したように、第２の実施の形態によるレベルシフタはトランジスタ（Ｍ４）を除けば第１の実施の形態によるレベルシフタと同一な構造を有する。詳しく説明すれば、トランジスタ（Ｍ４）は出力端、トランジスタ（Ｍ２）のゲート及びトランジスタ（Ｍ２）のソースに各々連結されたソース、ゲート及びドレーンを三端子として有する。この時、キャパシター（Ｃ１）はトランジスタ（Ｍ４）のゲートとソースの間に連結され、トランジスタ（Ｍ１、Ｍ４）の接点が出力端となる。
【００３６】
このような構造でトランジスタ（Ｍ２、Ｍ４）の特性、つまり、チャンネル幅とチャンネル長が各々Ｗ及びＬに同一であると仮定すれば、二つのトランジスタ（Ｍ２、Ｍ４）が直列に連結されて等価的にチャンネル幅とチャンネル長の比はＷ／２Ｌとなる。そうすれば、［式１］に示した電流（ＩＤ）でチャンネル幅とチャンネル長の比が減るので、図２に示したグラフで動作点がさらに高い電圧で形成され、静的電流の量も減少する。したがって、第１の実施の形態のハイレベル出力電圧より高い、つまり、ＶＤＤにさらに近いハイレベルの出力電圧（Ｖｏｕｔ）を得ることができる。さらに、トランジスタ（Ｍ２）のソース電圧がトランジスタ（Ｍ４）のソース電圧より低いので、第１の実施の形態でトランジスタ（Ｍ２）のチャンネル長を２Ｌとしたもののオン抵抗より図３のトランジスタ（Ｍ２、Ｍ４）のオン抵抗の合計はさらに大きな効果があるのでハイレベルの出力電圧（Ｖｏｕｔ）を得るのには有利である。
【００３７】
本発明の第２の実施の形態では出力端とトランジスタ（Ｍ２）の間にトランジスタ（Ｍ４）を一つのみ追加したが、これに限定されず、出力端とトランジスタ（Ｍ４）のソースの間にトランジスタ（Ｍ４）とゲートを共通に有するトランジスタをさらに追加することも可能である。
【００３８】
以上、本発明の第１及び第２の実施の形態ではローレベルの電圧が入力される時、ハイレベルの電圧が出力され、ハイレベルの電圧が入力される時、ローレベルの電圧が出力されるレベルシフタについて説明した。
【００３９】
次に、このような第１及び第２の実施の形態にインバータを追加して反転されない出力を有するレベルシフタについて図４乃至図６を参照して説明する。
【００４０】
図４及び図６は各々本発明の第３及び第４の実施の形態によるレベルシフタを示す回路図である。図５は本発明の第３の実施の形態によるレベルシフタの動作点を示す図面である。
【００４１】
図４に示したように、本発明の第３の実施の形態によるレベルシフタは第１の実施の形態によるレベルシフタを二つ連結した構造である。詳しく説明すれば、入力電圧（Ｖｉｎ）がローレベルの電圧（ＶＳＳ）である時、トランジスタ（Ｍ１、Ｍ２）接点の電圧はハイレベルとなり、このハイレベル電圧によってレベルシフタの出力電圧であるトランジスタ（Ｎ１、Ｎ２）の接点の電圧はローレベルの電圧（ＬＶＳＳ）になる。そして、入力電圧（Ｖｉｎ）がハイレベルの電圧（ＶＤＤ）である時、トランジスタ（Ｍ１、Ｍ２）の接点の電圧はローレベルとなり、このローレベルの電圧によってレベルシフタの出力電圧はハイレベルの電圧になる。したがって、第３の実施の形態によるレベルシフタは反転されない出力を有する。
【００４２】
しかし、このような第３の実施の形態ではＬＶＳＳの電圧がローレベル入力電圧になってトランジスタ（Ｎ１、Ｎ３）に入力される。そうすると、トランジスタ（Ｎ２）のゲートノード電圧は入力電圧（ＬＶＳＳ）とトランジスタ（Ｎ３）のしきい電圧の絶対値（｜Ｖｐ｜）の合計になって、トランジスタ（Ｎ２）に流れる電流（ＩＤ）は［式２］のようになる。
【００４３】
【数２】
図５に示した曲線１０と［式２］の電流曲線２０の交点である動作点はＬＶＳＳに近い点になって、出力電圧（Ｖｏｕｔ）がハイレベル電圧（ＶＤＤ）より非常に小さくなる。そうすると、レベルシフタの出力を入力として受ける回路でハイレベルの出力電圧をローレベルと認識することがあるので、ハイレベルの出力電圧を他の回路でハイレベルと認識できるようにするためにはＬＶＳＳを所望の程度下げることができない。したがって、第１回路のトランジスタ（Ｍ２）に連結されるローレベルの電源電圧をＬＶＳＳよりは高く設定するのが好ましい。次に、図１に示した回路を二つ連結し第１回路のローレベル電源電圧をＶＳＳに設定した実施の形態について図６を参照して説明する。
【００４５】
図６に示したように、本発明の第４の実施の形態によるレベルシフタは第１回路のローレベル電源電圧がＬＶＳＳより高い電圧（ＶＳＳ）であることを除くと第３の実施の形態によるレベルシフタと同一である。このようにすれば、第１回路のローレベル出力電圧、つまり、第２回路のトランジスタ（Ｎ１、Ｎ３）に入力されるローレベル電圧がＶＳＳになるので、第１の実施の形態で説明したようにレベルシフタのハイレベル出力電圧（Ｖｏｕｔ）はＬＶＳＳに関係なく決められる。したがって、レベルシフタのローレベル出力電圧（ＬＶＳＳ）を所望の程度下げることができる。
【００４６】
そして、本発明の第３及び第４の実施の形態では第１の実施の形態によるレベルシフタが二つ連結されているが、第２の実施の形態のレベルシフタが二つ連結されたり、第１及び第２の実施の形態のレベルシフタが連結されたりすることもできる。
【００４７】
以上、本発明の第１乃至第４の実施の形態ではＰＭＯＳトランジスタを使用するレベルシフタについて説明した。このようなＰＭＯＳレベルシフタでは、まず、ローレベルの電圧を供給してキャパシターを充電させ、ハイレベルの電圧を供給して出力電圧をプルダウン（ｐｕｌｌ−ｄｏｗｎ）させる必要がある。つまり、レベルシフタの正常な動作のためには駆動時にローレベルの電圧を供給して初期化させる方法を用いるのが好ましい。そして、ＰＭＯＳレベルシフタはローレベルの電圧をさらに落として電圧レベルをシフトするのが一般的であり、ＮＭＯＳトランジスタを使用してハイレベルの電圧をシフトすることができる。次に、ＮＭＯＳトランジスタを使用するレベルシフタについて図７乃至図１０を参照して説明する。
【００４８】
図７乃至図１０は各々本発明の実施の形態によるレベルシフタを示す回路図である。
【００４９】
図７に示すように、本発明の他の実施の形態によるレベルシフタはＮＭＯＳトランジスタ及び電源（ＬＶＤＤ、ＶＳＳ）を除けば図１に示したレベルシフタと同一な構造を有する。詳しく説明すれば、図７のレベルシフタはＮＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）を含み、トランジスタ（Ｍ１、Ｍ２）はローレベルの電圧（ＶＳＳ）を供給する電源とハイレベルの電圧（ＬＶＤＤ）を供給する電源の間に直列に連結されている。また、ハイレベルの電圧（ＬＶＤＤ）は入力電圧のハイレベル（ＶＤＤ）より高い電圧である。
【００５０】
このようなレベルシフタにおいて、ハイレベルの電圧（ＶＤＤ）が入力されればトランジスタ（Ｍ１）がオンされ、トランジスタ（Ｍ１、Ｍ２）のオン抵抗比によってローレベルの電源電圧（ＶＳＳ）に近い電圧が出力される。また、キャパシター（Ｃ１）には出力電圧（Ｖｏｕｔ）とトランジスタ（Ｍ２）のゲートノードの電圧差に該当する電圧が充電される。次に、ローレベルの電圧（ＶＳＳ）が入力されれば、トランジスタ（Ｍ２）のゲートノードは浮動状態になり、キャパシター（Ｃ１）に充電された電圧によってトランジスタ（Ｍ２）はブートストラップ（ｂｏｏｔｓｔｒａｐ）回路として動作する。したがって、このブートストラップ回路によって出力電圧（Ｖｏｕｔ）は実質的にハイレベルの電源電圧（ＬＶＤＤ）まで上がる。
【００５１】
図８に示したレベルシフタはトランジスタ（Ｍ２）と出力端の間にトランジスタ（Ｍ２）とゲートを共通に有するトランジスタ（Ｍ４）を追加した回路である。本発明の第２の実施の形態で説明したように、トランジスタ（Ｍ４）を追加することによってチャンネル幅（Ｗ）とチャンネル長（Ｌ）の比（Ｗ／Ｌ）を減らし出力電圧（Ｖｏｕｔ）をＶＳＳにさらに近くすることができる。
【００５２】
図９及び図１０に示すように、本発明の第３及び第４の実施の形態で説明したように二つのレベルシフタを連結して出力電圧が反転されないようにした。この時、図９に示したように第１回路のハイレベル電源としてＬＶＤＤを用いると本発明の第３の実施の形態の説明のようにレベルシフタのローレベル出力電圧が他の回路でハイレベルと認識されることができる。このようなローレベル出力電圧が他の回路でローレベルと認識されるようにするためにはＬＶＤＤを所望の程度上げることができない。したがって、図１０に示したように、第１回路のハイレベル電源電圧としてＬＶＤＤより低い電圧（ＶＤＤ）を用いるのが好ましい。
【００５３】
そして、図９及び図１０の実施の形態では図７のレベルシフタが二つ連結されているが、図８のレベルシフタが二つ連結されたり図７及び図８のレベルシフタが連結されたりすることも可能である。
【００５４】
以上、本発明の実施の形態によるレベルシフタを説明したが、このようなレベルシフタを他の電圧レベルのＩＣを使用する平板表示装置に適用してＩＣと平板表示装置の間に電圧レベルを変換することができる。次に、本発明の実施の形態によるレベルシフタを使用する平板表示装置について図１１を参照して説明する。
【００５５】
図１１は本発明の実施の形態によるレベルシフタを使用する平板表示装置を示す図面である。
【００５６】
図１１に示した平板表示装置はタイミングコントローラ（Ｔｃｏｎ）１００、シフトレジスター（Ｓ／Ｒ）２００、データ駆動部３００及び表示領域４００を含む。タイミングコントローラ１００はシフトレジスター２００及びデータ駆動部３００の駆動に必要なタイミング信号（ＣＬＫ、／ＣＬＫ、ＳＰ）を生成する。シフトレジスター２００はタイミングコントローラ１００からタイミング信号を受信して表示領域４００に形成された走査線（Ｘ１〜Ｘｍ）に走査信号を順次に印加する。データ駆動部３００はタイミング信号によって表示領域４００のデータ線（Ｙ１〜Ｙｎ）にデータ信号を印加する。
【００５７】
例えば、タイミングコントローラ１００とシフトレジスター２００で使用する電圧範囲が互いに異なると仮定すれば、タイミングコントローラ１００とシフトレジスター２００の間に本発明の実施の形態によるレベルシフタ（Ｌ／Ｓ）５００を形成して、タイミングコントローラ１００の出力電圧範囲をシフトレジスター２００で使用する電圧範囲に変更することができる。
【００５８】
同様に、シフトレジスター２００と表示領域４００で使用する電圧範囲が互いに異なると仮定すれば、シフトレジスター２００と表示領域４００の走査線（Ｘ１〜Ｘｍ）の間にレベルシフタ（Ｌ／Ｓ）６００を形成して、シフトレジスター２００の出力電圧範囲を表示領域４００で使用する電圧範囲に変更することができる。また、レベルシフタ５００と表示領域４００の間にバッファー（図示せず）が形成されることができる。
【００５９】
また、タイミングコントローラ１００とデータ駆動部３００で使用する電圧範囲が互いに異なると仮定すれば、タイミングコントローラ１００とデータ駆動部３００の間に本発明の実施の形態によるレベルシフタ（Ｌ／Ｓ）５００を形成して、タイミングコントローラ１００の出力電圧範囲をデータ駆動部３００で使用する電圧範囲に変更することができる。
【００６０】
図１１ではタイミングコントローラ１００とシフトレジスター２００の間、シフトレジスター２００と表示領域４００の間及びタイミングコントローラ１００とデータ駆動部３００の間にレベルシフタを使用する場合を例として説明したが、これに限定されず、平板表示装置で電圧範囲を変更する場合には全て適用することができる。
【００６１】
以上、本発明の好ましい実施の形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【００６２】
【発明の効果】
本発明によれば、ＰＭＯＳレベルシフタでは出力端とローレベル電源の間の抵抗を大きくしてハイレベルの出力電圧を所望の電圧まで上げることができ、ブートストラップを利用することによってローレベルの出力電圧を所望の電圧まで下げることができる。同様にＮＭＯＳレベルシフタでもローレベルとハイレベルの出力を所望の電圧にすることができる。また、抵抗が大きくなることによってトランジスタに流れる静的電流が減って消費電力を減らすことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるレベルシフタを示す回路図である。
【図２】本発明の第１の実施の形態によるレベルシフタの動作点を示す図面である。
【図３】本発明の第２の実施の形態によるレベルシフタを示す回路図である。
【図４】本発明の第３の実施の形態によるレベルシフタを示す回路図である。
【図５】本発明の第３の実施の形態によるレベルシフタの動作点を示す図面である。
【図６】本発明の第４の実施の形態によるレベルシフタを示す回路図である。
【図７】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図８】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図９】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図１０】各々本発明の他の実施の形態によるレベルシフタを示す回路図である。
【図１１】本発明の実施の形態によるレベルシフタを使用する平板表示装置を示す図面である。
【図１２】従来技術によるレベルシフタを示す回路図である。
【符号の説明】
１０、２０、３０：曲線
４０：直線
１００：タイミングコントローラ
２００：シフトレジスター
３００：データ駆動部
４００：表示領域
５００：レベルシフタ
Ｃ１：キャパシター
ＩＤ：ドレーン電流
Ｌ：チャンネル長
ＬＶＳＳ：電圧
Ｍ１、Ｍ２、Ｍ３、Ｍ４：トランジスタ
Ｎ１、Ｎ２、Ｎ３、：トランジスタ
ＶＤＤ：電圧
Ｖｉｎ：入力電圧
Ｖｏｕｔ：出力電圧
ＶＳＧ１、ＶＳＧ２：ソース−ゲート電圧
ＶＳＳ：ローレベルの電圧
Ｖｐ：しきい電圧
Ｗ：チャンネル幅
Claims (20)
- 第１及び第２レベルの電圧を交互に有する入力電圧信号を受信して、前記第１及び第２レベル電圧によって各々第３及び第４レベルの電圧を生成するレベルシフタにおいて、
第５レベルの電圧を有する第１電源と出力端の間に連結され、ゲートに前記入力電圧信号が入力される第１トランジスタと、
前記出力端と第６レベルの電圧を有する第２電源の間に連結される第２トランジスタと、
前記出力端と前記第２トランジスタのゲートの間に形成されるキャパシタンス成分と、
前記第１レベルの電圧に応答して前記第１レベルの電圧に対応する電圧が前記第２トランジスタのゲートに印加されるようにし、前記第２レベルの電圧に応答して前記入力電圧信号と前記第２トランジスタのゲートを電気的に遮断するスイッチング素子とを含むレベルシフタ。 - 前記スイッチング素子は
前記第１トランジスタのゲートと前記第２トランジスタのゲートの間に連結され、前記第２レベルの電圧によって逆方向バイアスになるようにダイオード連結されたトランジスタである、請求項１に記載のレベルシフタ。 - 前記出力端と前記第２トランジスタの間に直列に連結され、そのゲートが前記第２トランジスタのゲートに連結される少なくとも一つの第３トランジスタをさらに含む、請求項１に記載のレベルシフタ。
- 前記第３レベルの電圧は前記第１及び第２トランジスタのオン抵抗比によって決定される、請求項１に記載のレベルシフタ。
- 前記第２トランジスタのオン抵抗は前記第１レベルの電圧によって決定される、請求項４に記載のレベルシフタ。
- 前記第４レベルの電圧は実質的に前記第６レベルの電圧である、請求項１に記載のレベルシフタ。
- 前記第５レベルの電圧は前記第２レベルの電圧と実質的に同一であり、前記第６レベルの電圧は前記第１レベルの電圧より前記第２レベルの電圧から遠く離れた電圧である、請求項１に記載のレベルシフタ。
- 前記第１及び第２トランジスタはＰＭＯＳトランジスタであり、前記第１及び第２レベルの電圧は各々ローレベル及びハイレベルの電圧である、請求項１に記載のレベルシフタ。
- 前記第１及び第２トランジスタはＮＭＯＳトランジスタであり、前記第１及び第２レベルの電圧はハイレベル及びローレベルの電圧である、請求項１に記載のレベルシフタ。
- 前記キャパシタンス成分のうち少なくとも一部は前記第２トランジスタの寄生キャパシタンス成分によって形成される、請求項１に記載のレベルシフタ。
- 前記キャパシタンス成分は前記出力端と前記第２トランジスタのゲートの間に連結されるキャパシターによって形成される、請求項１に記載のレベルシフタ。
- 複数の走査線と複数のデータ線を有する表示領域と、
タイミング信号によって前記走査線に走査信号を印加するシフトレジスターと、
タイミング信号によって前記データ線にデータ信号を印加するデータ駆動部と、
前記タイミング信号を生成し、前記タイミング信号を前記データ駆動部及び前記シフトレジスターに印加するタイミングコントローラと、
前記タイミングコントローラと前記シフトレジスター、前記シフトレジスターと前記走査線及び前記タイミングコントローラと前記データ駆動部のうちの少なくともいずれか一つの間に連結されるレベルシフタを含み、
前記レベルシフタは、第１及び第２レベルの電圧を交互に有する入力電圧信号を受信して、前記第１及び第２レベル電圧によって各々第３及び第４レベルの電圧を生成し、
第５レベルの電圧を有する第１電源と出力端の間に連結されてゲートに前記入力電圧信号が入力される第１トランジスタと、
前記出力端と第６レベルの電圧を有する第２電源の間に連結される第２トランジスタと、
前記出力端と前記第２トランジスタのゲートの間に形成されるキャパシタンス成分と、
前記第１レベルの電圧に応答して前記第１レベルの電圧に対応する電圧が前記第２トランジスタのゲートに印加されるようにし、前記第２レベルの電圧に応答して前記入力電圧信号と前記第２トランジスタのゲートを電気的に遮断するスイッチング素子とを含む平板表示装置。 - 第１ハイレベルの電圧を供給する第１電源と第１ローレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＰＭＯＳトランジスタと、
前記第１及び第２ＰＭＯＳトランジスタの接点と前記第２ＰＭＯＳトランジスタのゲートの間に形成されるキャパシタンス成分と、
第２ローレベルの電圧が前記第１ＰＭＯＳトランジスタのゲートに入力される場合に、前記第２ＰＭＯＳトランジスタのゲートに前記第２ローレベルの電圧に対応する第３ローレベルの電圧が印加されるように形成される電気的経路とを含み、
前記第２ローレベルの電圧が前記第１ＰＭＯＳトランジスタのゲートに入力されれば、前記第１及び第２ＰＭＯＳトランジスタのオン抵抗比によって第２ハイレベルの電圧が前記接点に出力され、
第３ハイレベルの電圧が前記第１ＰＭＯＳトランジスタのゲートに入力されれば、前記キャパシタンス成分に充電された電圧によって前記第２ＰＭＯＳトランジスタがブートストラップされて実質的に前記第１ローレベルの電圧が前記接点に出力されるレベルシフタ。 - 前記第１ローレベルの電圧は前記第２ローレベルの電圧より低い、請求項１３に記載のレベルシフタ。
- 前記接点と前記第２ＰＭＯＳトランジスタの間に直列に連結され、そのゲートが前記第２ＰＭＯＳトランジスタのゲートに連結される少なくとも一つの第３ＰＭＯＳトランジスタをさらに含む、請求項１３に記載のレベルシフタ。
- 複数の走査線と複数のデータ線を有する表示領域と、
タイミング信号によって前記走査線に走査信号を印加するシフトレジスターと、
タイミング信号によって前記データ線にデータ信号を印加するデータ駆動部と、
前記タイミング信号を生成し、前記タイミング信号を前記データ駆動部及び前記シフトレジスターに印加するタイミングコントローラと、
前記タイミングコントローラと前記シフトレジスター、前記シフトレジスターと前記走査線及び前記タイミングコントローラと前記データ駆動部のうちの少なくともいずれか一つの間に連結されるレベルシフタとを含み、
前記レベルシフタは、
第１ハイレベルの電圧を供給する第１電源と第１ローレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＰＭＯＳトランジスタと、
前記第１及び第２ＰＭＯＳトランジスタの接点と前記第２ＰＭＯＳトランジスタのゲートの間に形成されるキャパシタンス成分と、
第２ローレベルの電圧が前記第１ＰＭＯＳトランジスタのゲートに入力される場合に、前記第２ＰＭＯＳトランジスタのゲートに前記第２ローレベルの電圧に対応する第３ローレベルの電圧が印加されるように形成される電気的経路とを含み、
前記第２ローレベルの電圧が前記第１ＰＭＯＳトランジスタのゲートに入力されれば、前記第１及び第２ＰＭＯＳトランジスタのオン抵抗比によって第２ハイレベルの電圧が前記接点に出力され、
第３ハイレベルの電圧が前記第１ＰＭＯＳトランジスタのゲートに入力されれば、前記キャパシタンス成分に充電された電圧によって前記第２ＰＭＯＳトランジスタがブートストラップされ実質的に前記第１ローレベルの電圧が前記接点に出力される平板表示装置。 - 第１ローレベルの電圧を供給する第１電源と第１ハイレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＮＭＯＳトランジスタと、
前記第１及び第２ＮＭＯＳトランジスタの接点と前記第２ＮＭＯＳトランジスタのゲートの間に形成されるキャパシタンス成分と、
第２ハイレベルの電圧が前記第１ＮＭＯＳトランジスタのゲートに入力される場合に、前記第２ＮＭＯＳトランジスタのゲートに前記第２ハイレベルの電圧に対応する第３ハイレベルの電圧が印加されるように形成される電気的経路とを含み、
前記第２ハイレベルの電圧が前記第１ＮＭＯＳトランジスタのゲートに入力されれば、前記第１及び第２ＮＭＯＳトランジスタのオン抵抗比によって第２ローレベルの電圧が前記接点に出力され、
第３ローレベルの電圧が前記第１ＮＭＯＳトランジスタのゲートに入力されれば、前記キャパシタンス成分に充電された電圧によって前記第２ＮＭＯＳトランジスタがブートストラップされて実質的に前記第１ハイレベルの電圧が前記接点に出力されるレベルシフタ。 - 前記第１ハイレベルの電圧は前記第２ハイレベルの電圧より高い、請求項１７に記載のレベルシフタ。
- 前記接点と前記第２ＮＭＯＳトランジスタの間に直列に連結され、そのゲートが前記第２ＮＭＯＳトランジスタのゲートに連結される少なくとも一つの第３ＮＭＯＳトランジスタをさらに含む、請求項１７に記載のレベルシフタ。
- 複数の走査線と複数のデータ線を有する表示領域と、
タイミング信号によって前記走査線に走査信号を印加するシフトレジスターと、
タイミング信号によって前記データ線にデータ信号を印加するデータ駆動部と、
前記タイミング信号を生成し、前記タイミング信号を前記データ駆動部及び前記シフトレジスターに印加するタイミングコントローラと、
前記タイミングコントローラと前記シフトレジスター、前記シフトレジスターと前記走査線及び前記タイミングコントローラと前記データ駆動部のうちの少なくともいずれか一つの間に連結されるレベルシフタとを含み、
前記レベルシフタは、
第１ローレベルの電圧を供給する第１電源と第１ハイレベルの電圧を供給する第２電源の間に直列に連結される第１及び第２ＮＭＯＳトランジスタと、
前記第１及び第２ＮＭＯＳトランジスタの接点と前記第２ＮＭＯＳトランジスタのゲートの間に形成されるキャパシタンス成分と、
第２ハイレベルの電圧が前記第１ＮＭＯＳトランジスタのゲートに入力される場合に、前記第２ＮＭＯＳトランジスタのゲートに前記第２ハイレベルの電圧に対応する第３ハイレベルの電圧が印加されるように形成される電気的経路とを含み、
前記第２ハイレベルの電圧が前記第１ＮＭＯＳトランジスタのゲートに入力されれば、前記第１及び第２ＮＭＯＳトランジスタのオン抵抗比によって第２ローレベルの電圧が前記接点に出力され、
第３ローレベルの電圧が前記第１ＮＭＯＳトランジスタのゲートに入力されれば、前記キャパシタンス成分に充電された電圧によって前記第２ＮＭＯＳトランジスタがブートストラップされ実質的に前記第１ハイレベルの電圧が前記接点に出力される平板表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0045524A KR100432652B1 (ko) | 2002-08-01 | 2002-08-01 | 레벨 시프터 및 평판 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004096716A true JP2004096716A (ja) | 2004-03-25 |
| JP3835553B2 JP3835553B2 (ja) | 2006-10-18 |
Family
ID=30113214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003166516A Expired - Fee Related JP3835553B2 (ja) | 2002-08-01 | 2003-06-11 | レベルシフタ及び平板表示装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6891422B2 (ja) |
| EP (1) | EP1387491B1 (ja) |
| JP (1) | JP3835553B2 (ja) |
| KR (1) | KR100432652B1 (ja) |
| CN (1) | CN1313991C (ja) |
| AT (1) | ATE367680T1 (ja) |
| DE (1) | DE60314946T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015188209A (ja) * | 2014-03-05 | 2015-10-29 | 株式会社半導体エネルギー研究所 | レベルシフタ回路 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432652B1 (ko) * | 2002-08-01 | 2004-05-22 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
| JP4127232B2 (ja) | 2004-04-01 | 2008-07-30 | セイコーエプソン株式会社 | レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器 |
| KR100570661B1 (ko) * | 2004-04-29 | 2006-04-12 | 삼성에스디아이 주식회사 | 레벨 시프터 및 이를 이용한 평판 표시 장치 |
| US7304502B2 (en) * | 2004-06-28 | 2007-12-04 | Samsung Sdi Co., Ltd | Level shifter and flat panel display comprising the same |
| KR100711108B1 (ko) * | 2004-07-16 | 2007-04-24 | 삼성전자주식회사 | 레벨 쉬프터 및 레벨 쉬프팅 방법 |
| JP5190722B2 (ja) * | 2005-05-20 | 2013-04-24 | Ｎｌｔテクノロジー株式会社 | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 |
| JP4533821B2 (ja) | 2005-08-16 | 2010-09-01 | パナソニック株式会社 | Ｍｏｓ型固体撮像装置 |
| US7432737B2 (en) * | 2005-12-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| KR100715933B1 (ko) * | 2006-01-21 | 2007-05-08 | 주식회사 실리콘웍스 | 액정표시장치의 구동회로 |
| TWI324443B (en) * | 2006-01-24 | 2010-05-01 | Au Optronics Corp | Transistor level shifter circuit |
| KR100736396B1 (ko) | 2006-02-13 | 2007-07-09 | 삼성전자주식회사 | 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치 |
| TWI354976B (en) * | 2006-04-19 | 2011-12-21 | Au Optronics Corp | Voltage level shifter |
| US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| KR101196711B1 (ko) * | 2006-06-05 | 2012-11-07 | 삼성디스플레이 주식회사 | 레벨 쉬프트 회로 및 이를 탑재한 표시장치 |
| US7385441B2 (en) * | 2006-09-27 | 2008-06-10 | Tpo Displays Corp. | Level shifter with reduced power consumption |
| KR100943708B1 (ko) * | 2008-02-21 | 2010-02-23 | 한국전자통신연구원 | 레벨 시프트 회로 |
| JP2009251573A (ja) * | 2008-04-11 | 2009-10-29 | Hitachi Displays Ltd | 表示装置 |
| KR100941843B1 (ko) | 2008-04-14 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 인버터 및 이를 구비한 표시장치 |
| KR100962909B1 (ko) * | 2008-08-14 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 주사구동부 및 그를 이용한 유기전계발광표시장치 |
| KR20110011988A (ko) * | 2009-07-29 | 2011-02-09 | 삼성전자주식회사 | 레벨 시프터 및 이를 이용한 표시 장치 |
| JP5582771B2 (ja) * | 2009-12-04 | 2014-09-03 | 株式会社沖データ | 駆動装置及び画像形成装置 |
| KR101056430B1 (ko) | 2010-05-14 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 버퍼 및 그 구동 방법 |
| KR101925993B1 (ko) * | 2011-12-13 | 2018-12-07 | 엘지디스플레이 주식회사 | 방전회로를 포함하는 액정표시장치 및 액정표시장치 구동방법 |
| CN103795397A (zh) * | 2012-10-31 | 2014-05-14 | 晨星软件研发(深圳)有限公司 | 电位转换器以及运算放大器 |
| KR101980321B1 (ko) * | 2013-04-17 | 2019-05-20 | 에스케이하이닉스 주식회사 | 이퀄라이저 회로 및 이를 포함하는 수신 회로 |
| CN106531117B (zh) * | 2017-01-05 | 2019-03-15 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置 |
| KR102543041B1 (ko) * | 2018-11-29 | 2023-06-14 | 엘지디스플레이 주식회사 | 외부 보상용 표시 장치 및 그 구동 방법 |
| CN110690890B (zh) * | 2019-10-14 | 2021-07-20 | 华南理工大学 | 一种电平移位电路 |
| KR20210094175A (ko) | 2020-01-20 | 2021-07-29 | 삼성전자주식회사 | 레벨 시프터를 포함하는 전자 장치 |
| CN114067759B (zh) * | 2020-07-31 | 2022-12-23 | 滁州惠科光电科技有限公司 | 一种显示面板的栅极驱动电路及其驱动方法和显示装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3506851A (en) * | 1966-12-14 | 1970-04-14 | North American Rockwell | Field effect transistor driver using capacitor feedback |
| JPS532308B2 (ja) * | 1972-09-25 | 1978-01-26 | ||
| US3925689A (en) * | 1974-09-13 | 1975-12-09 | Gen Instrument Corp | High speed data buffer and amplifier |
| DE2639555C2 (de) * | 1975-09-04 | 1985-07-04 | Plessey Overseas Ltd., Ilford, Essex | Elektrische integrierte Schaltung |
| JPS5687933A (en) * | 1979-12-19 | 1981-07-17 | Fujitsu Ltd | Bootstrap circuit |
| DE3026040C2 (de) * | 1980-07-09 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | Schalter mit in Serie geschalteten MOS-FET |
| DE3100795A1 (de) * | 1980-07-09 | 1982-08-05 | Siemens AG, 1000 Berlin und 8000 München | Schalter mit in serie geschalteten feldeffekttransistoren |
| JPS609370B2 (ja) * | 1980-12-24 | 1985-03-09 | 富士通株式会社 | バッファ回路 |
| JPS594223A (ja) * | 1982-06-30 | 1984-01-11 | Fujitsu Ltd | クロツク発生回路 |
| US4649300A (en) * | 1985-08-12 | 1987-03-10 | Intel Corporation | Bootstrap buffer |
| US4704551A (en) * | 1986-06-27 | 1987-11-03 | Methode Of California | Low voltage/high voltage field effect transistor (FET) switching circuit for printed circuit board tester |
| JP2556684B2 (ja) | 1986-08-26 | 1996-11-20 | 則男 赤松 | 論理回路 |
| IT1228509B (it) * | 1988-10-28 | 1991-06-19 | Sgs Thomson Microelectronics | Dispositivo per generare una tensione di alimentazione flottante per un circuito bootstrap capacitivo |
| JPH0786904A (ja) | 1993-09-14 | 1995-03-31 | Kawasaki Steel Corp | インタフェース回路 |
| JPH0850465A (ja) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | シフトレジスタ及び表示装置の駆動回路 |
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| US5694061A (en) * | 1995-03-27 | 1997-12-02 | Casio Computer Co., Ltd. | Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity |
| JPH0946216A (ja) | 1995-07-28 | 1997-02-14 | Casio Comput Co Ltd | 半導体装置 |
| KR0182041B1 (ko) * | 1995-08-11 | 1999-05-15 | 김광호 | 단전원에서의 파워 트랜지스터의 구동 회로 |
| US6088014A (en) * | 1996-05-11 | 2000-07-11 | Hitachi, Ltd. | Liquid crystal display device |
| KR100400383B1 (ko) * | 1996-03-07 | 2003-12-31 | 마츠시타 덴끼 산교 가부시키가이샤 | 기준 전압원 회로 및 전압 피드백 회로 |
| JP3413043B2 (ja) * | 1997-02-13 | 2003-06-03 | 株式会社東芝 | 液晶表示装置 |
| JP3697873B2 (ja) | 1997-12-05 | 2005-09-21 | セイコーエプソン株式会社 | レベルシフト回路、これを用いた信号ドライバおよび表示装置ならびに半導体装置 |
| JP2001282208A (ja) | 2000-04-04 | 2001-10-12 | Citizen Watch Co Ltd | 液晶駆動装置及びその駆動方法 |
| KR100432652B1 (ko) * | 2002-08-01 | 2004-05-22 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
-
2002
- 2002-08-01 KR KR10-2002-0045524A patent/KR100432652B1/ko not_active IP Right Cessation
-
2003
- 2003-05-15 DE DE60314946T patent/DE60314946T2/de not_active Expired - Lifetime
- 2003-05-15 AT AT03090140T patent/ATE367680T1/de not_active IP Right Cessation
- 2003-05-15 EP EP03090140A patent/EP1387491B1/en not_active Expired - Lifetime
- 2003-05-23 US US10/445,070 patent/US6891422B2/en not_active Expired - Fee Related
- 2003-05-23 CN CNB031368522A patent/CN1313991C/zh not_active Expired - Fee Related
- 2003-06-11 JP JP2003166516A patent/JP3835553B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-21 US US11/040,412 patent/US7005909B2/en not_active Expired - Lifetime
- 2005-04-01 US US11/097,489 patent/US7081786B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015188209A (ja) * | 2014-03-05 | 2015-10-29 | 株式会社半導体エネルギー研究所 | レベルシフタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100432652B1 (ko) | 2004-05-22 |
| US6891422B2 (en) | 2005-05-10 |
| EP1387491A3 (en) | 2004-06-30 |
| JP3835553B2 (ja) | 2006-10-18 |
| US20040021496A1 (en) | 2004-02-05 |
| US7005909B2 (en) | 2006-02-28 |
| DE60314946D1 (de) | 2007-08-30 |
| EP1387491A2 (en) | 2004-02-04 |
| US7081786B2 (en) | 2006-07-25 |
| ATE367680T1 (de) | 2007-08-15 |
| CN1472717A (zh) | 2004-02-04 |
| US20050140421A1 (en) | 2005-06-30 |
| EP1387491B1 (en) | 2007-07-18 |
| DE60314946T2 (de) | 2008-04-03 |
| CN1313991C (zh) | 2007-05-02 |
| KR20040012133A (ko) | 2004-02-11 |
| US20050179480A1 (en) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3835553B2 (ja) | レベルシフタ及び平板表示装置 | |
| US8102357B2 (en) | Display device | |
| US8564329B2 (en) | Semiconductor device and driving method thereof | |
| JP3851302B2 (ja) | バッファー回路及びこれを利用したアクティブマトリックス表示装置 | |
| US6531893B2 (en) | Level conversion circuit as well as semiconductor device and display unit comprising the same | |
| JP2009094927A (ja) | バッファ、レベルシフト回路及び表示装置 | |
| JP3841083B2 (ja) | 昇圧回路、電源回路及び液晶駆動装置 | |
| US8217701B2 (en) | Level shifter | |
| JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
| US7071735B2 (en) | Level shifter and panel display using the same | |
| JPWO2003007477A1 (ja) | レベル変換回路 | |
| CN111429830A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板 | |
| US20030117207A1 (en) | Level shifter having plurality of outputs | |
| JP2006295322A (ja) | レベルシフタ回路 | |
| JP2003338749A (ja) | 振幅変換回路およびそれを用いた半導体装置 | |
| US20030222701A1 (en) | Level shifter having plurality of outputs | |
| JP4401801B2 (ja) | 半導体装置及び表示装置 | |
| JP4357936B2 (ja) | 半導体装置 | |
| JP5068021B2 (ja) | 表示装置 | |
| JP4868380B2 (ja) | 可変容量回路及びこれを備える集積回路 | |
| JP2000347635A (ja) | 表示体駆動装置、表示装置、携帯電子機器及び表示体駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060718 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |