KR100595099B1 - 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의구동방법 - Google Patents

데이터 집적회로와 이를 이용한 발광 표시장치 및 그의구동방법 Download PDF

Info

Publication number
KR100595099B1
KR100595099B1 KR1020040090401A KR20040090401A KR100595099B1 KR 100595099 B1 KR100595099 B1 KR 100595099B1 KR 1020040090401 A KR1020040090401 A KR 1020040090401A KR 20040090401 A KR20040090401 A KR 20040090401A KR 100595099 B1 KR100595099 B1 KR 100595099B1
Authority
KR
South Korea
Prior art keywords
data
sampling
latches
holding
supplied
Prior art date
Application number
KR1020040090401A
Other languages
English (en)
Other versions
KR20060041047A (ko
Inventor
최상무
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040090401A priority Critical patent/KR100595099B1/ko
Priority to JP2005140389A priority patent/JP4308166B2/ja
Priority to US11/269,144 priority patent/US20060114191A1/en
Priority to CNB2005100034634A priority patent/CN100437704C/zh
Publication of KR20060041047A publication Critical patent/KR20060041047A/ko
Application granted granted Critical
Publication of KR100595099B1 publication Critical patent/KR100595099B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 데이터 집적회로의 배선을 단순화하여 설계 자유도를 확보함과 동시에 사이즈를 저감할 수 있도록 한 데이터 집적회로에 관한 것이다.
본 발명의 데이터 집적회로는 순차적으로 샘플링신호를 생성하기 위한 쉬프트 레지스터부와; 상기 샘플링신호가 공급될 때 순차적으로 데이터를 저장하며 제 1제어신호에 대응하여 상기 데이터들 중 일부 데이터를 출력하고, 제 2제어신호에 대응하여 상기 데이터들 중 나머지 데이터들을 출력하기 위한 샘플링 래치부와; 상기 제 1제어신호에 대응하여 상기 일부 데이터를 입력받고, 상기 제 2제어신호에 대응하여 상기 나머지 데이터들을 입력받는 홀딩 래치부와; 상기 홀딩 래치부에 저장된 데이터들을 계조값에 대응하는 데이터신호로 변환하기 위한 디지털-아날로그 변환부를 구비한다.
이러한 구성에 의하여, 본 발명에서는 샘플링 래치부와 홀딩 래치부 사이의 라인수를 대략 1/2로 감소시킬 수 있고, 이에 따라 설계 자유도를 확보함과 동시에 제조비용을 저감할 수 있다. 아울러, 라인수가 감소되면 데이터 집적회로의 사이즈를 줄일 수 있는 장점이 있다.

Description

데이터 집적회로와 이를 이용한 발광 표시장치 및 그의 구동방법{Data Integrated Circuit and Driving Method of Light Emitting Display Using the Same}
도 1은 종래의 샘플링 래치부 및 홀딩 래치부를 나타내는 도면이다.
도 2는 종래의 샘플링 래치와 홀딩 래치부 사이의 배선 접속관계를 나타내는 도면이다.
도 3은 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 4는 도 3에 도시된 데이터 집적회로의 구성을 나타내는 도면이다.
도 5는 본 발명의 샘플링 래치와 홀딩 래치부 사이의 배선 접속관계를 나타내는 도면이다.
도 6은 도 5에 도시된 샘플링 래치 및 홀딩 래치부로 공급되는 구동파형을 나타내는 도면이다.
도 7은 도 5에 도시된 샘플링 래치 및 홀딩 래치를 상세히 나타내는 도면이다.
도 8a 및 도 8b는 도 4에 도시된 샘플링 래치부와 홀딩 래치부 간의 데이터 전송과정을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 샘플링 래치부 20 : 홀딩 래치부
10a,10b,122a,122b : 샘플링 래치 20a,20b,123a,123b : 홀딩 래치
110 : 주사 구동부 120 : 데이터 구동부
121 : 쉬프트 레지스터부 122 : 샘플링 래치부
123 : 홀딩 래치부 124 : 레벨 쉬프터부
125 : DAC 126 : 버퍼부
129 : 데이터 집적회로 130 : 화상 표시부
140 : 화소 150 : 타이밍 제어부
본 발명은 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의 구동방법에 관한 것으로, 특히 데이터 집적회로의 배선을 단순화하여 설계 자유도를 확보함과 동시에 사이즈를 저감할 수 있도록 한 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 발광 표시장치는 화소마다 형성되는 구동박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 데이터신호에 대응하는 전류를 발광소자로 공급함으로써 발광소자에서 빛이 발광되게 한다.
이와 같은 발광 표시장치는 외부로부터 공급되는 데이터를 이용하여 데이터신호를 생성하고, 생성된 데이터신호를 화소들로 공급함으로써 원하는 휘도의 영상을 표시한다. 여기서, 외부로부터 공급되는 데이터를 데이터신호로 변환하기 위하여 적어도 하나 이상의 데이터 집적회로(Integrated Circuit)가 이용된다.
도 1은 데이터 집적회로 내부에 포함되는 샘플링 래치부 및 홀딩 래치부를 나타내는 도면이다.
도 1을 참조하면, 샘플링 래치부(10)는 도시되지 않은 쉬프트 레지스터로부터 순차적으로 공급되는 샘플링신호에 대응하여 데이터(Data)를 순차적으로 저장한다. 이 경우, 샘플링 래치부(10)는 i(i는 자연수)개의 데이터(Data)를 저장하기 위하여 i개의 샘플링 래치들로 구성된다. 그리고, 각각의 샘플링 래치들은 데이터(Data)의 비트수에 대응하는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k(k는 자연수)비트로 구성되는 경우 샘플링 래치들 각각은 k비트(bit)의 크기로 설정된다.
홀딩 래치부(20)는 외부로부터 공급되는 소스 출력 인에이블(Source Output Enable : SOE)신호에 응답하여 샘플링 래치부(10)로부터 데이터(Data)를 입력받아 저장하고, 이전 기간동안 저장된 데이터(Data)들을 도시되지 않은 레벨 쉬프터로 공급한다. 이 경우, 홀딩 래치부(20)는 샘플링 래치부(10)와 동일한 i개의 홀딩 래치를 구비한다. 그리고, 홀딩 래치의 크기(저장할 수 있는 비트수)는 샘플링 래치와 동일하게 k비트로 설정된다.
도 2는 샘플링 래치 및 홀딩 래치의 연결구조를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 2개의 샘플링 래치(10a,10b) 및 2개의 홀딩 래치(20a,20b)를 도시하기로 한다. 그리고, 데이터(Data)는 6비트라고 가정하기로 한다.
도 2를 참조하면, 샘플링 래치들(10a,10b) 및 홀딩 래치들(20a,20b)은 6비트의 데이터(Data)를 저장하기 위하여 6비트의 크기로 설치된다. 그리고, 샘플링 래치들(10a,10b) 및 홀딩 래치들(20a,20b) 각각의 사이에는 6비트의 데이터(Data)를 전송하기 위하여 6개의 라인이 설치된다.
이를 상세히 설명하면, 제 1샘플링 래치(10a)는 샘플링신호가 공급될 때 외부로부터 공급되는 6비트의 데이터(Data)를 저장한다. 제 1샘플링 래치(10a)에 데이터(Data)가 저장된 후 제 2샘플링 래치(10b)로 샘플링신호가 공급된다. 샘플링 신호를 공급받은 제 2샘플링 래치(10b)는 외부로부터 공급되는 6비트의 데이터(Data)를 저장한다. 실제로, 샘플링 래치부(10)에 포함된 샘플링 래치들은 순차적으로 공급되는 샘플링신호에 대응하여 순차적으로 데이터(Data)를 저장한다.
샘플링 래치부(10)에 포함된 모든 샘플링 래치들로 샘플링신호가 공급된 후(즉, 데이터(Data)가 저장된 후) 홀딩 래치부(20)에 포함된 모든 홀딩 래치들로 소스 출력 인에이블(SOE) 신호가 공급된다. 이때, 제 1홀딩 래치(20a)는 제 1샘플링 래치(10a)와의 사이에 설치된 6개의 라인을 경유하여 6비트의 데이터(Data)를 공급받는다. 마찬가지로, 제 2홀딩 래치(20a)도 제 2샘플링 래치(10b)와의 사이에 설치된 6개의 라인을 경유하여 6비트의 데이터(Data)를 공급받는다. 실제로, 홀딩 래치부(20)에 포함된 홀딩 래치들은 소스 출력 인에이블(SOE) 신호가 공급될 때 샘플링 래치들로부터 데이터(Data)를 공급받는다. 그리고, 홀딩 래치들은 이전 시간에 저장된 데이터(Data)를 레벨 쉬트터로 공급한다.
실제로, 종래의 집적회로는 상술한 샘플링 래치부(10) 및 홀딩 래치부(20)를 이용하여 외부로부터의 데이터(Data)를 공급받는다. 하지만, 이와 같은 종래의 데이터 집적회로는 각각의 샘플링 래치와 홀딩 래치간에 k개의 배선이 설치되기 때문에 사이즈가 커지는 문제점이 발생된다. 실제로, 데이터(Data)가 6비트이고 샘플링 래치부(10)에 300개의 샘플링 래치가 포함된다면 샘플링 래치부(10)와 홀딩 래치부(20) 간에 1800개의 배선이 설치되기 때문에 집적회로의 사이즈가 커지게 된다. 그리고, 샘플링 래치부(10)와 홀딩 래치부(20)간에 많은 배선이 설치되게 되면 설계 자유도를 확보하기 곤란함과 동시에 제조비용이 상승하는 문제점이 발생된 다.
따라서, 본 발명의 목적은 데이터 집적회로의 배선을 단순화하여 설계 자유도를 확보함과 동시에 사이즈를 저감할 수 있도록 한 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 순차적으로 샘플링신호를 생성하기 위한 쉬프트 레지스터부와; 상기 샘플링신호가 공급될 때 순차적으로 데이터를 저장하며 제 1제어신호에 대응하여 상기 데이터들 중 일부 데이터를 출력하고, 제 2제어신호에 대응하여 상기 데이터들 중 나머지 데이터들을 출력하기 위한 샘플링 래치부와; 상기 제 1제어신호에 대응하여 상기 일부 데이터를 입력받고, 상기 제 2제어신호에 대응하여 상기 나머지 데이터들을 입력받는 홀딩 래치부와; 상기 홀딩 래치부에 저장된 데이터들을 계조값에 대응하는 데이터신호로 변환하기 위한 디지털-아날로그 변환부를 구비하는 데이터 집적회로를 제공한다.
바람직하게, 상기 샘플링 래치부는 k(k는 자연수)비트의 데이터를 저장하기 위하여 k비트로 이루어진 다수의 샘플링 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 샘플링 래치들은 k개의 라인을 공유하면서 상기 데이터를 출력한다. 상기 홀딩 래치부는 k비트로 이루어진 다수의 홀딩 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 홀딩 래치들은 상기 k개의 라인을 공유하면서 상기 데이터를 입력받는다.
본 발명의 제 2측면은 데이터선들과 주사선들에 접속되어 데이터신호에 대응하는 빛을 발생하기 위한 화소들을 포함하는 화상 표시부와, 상기 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와, 상기 데이터선들로 상기 데이터신호를 공급하기 위한 적어도 하나의 데이터 집적회를 포함하는 데이터 구동부를 구비하며, 상기 데이터 집적회로 각각은 순차적으로 샘플링신호를 생성하기 위한 쉬프트 레지스터부와, 상기 샘플링신호가 공급될 때 순차적으로 데이터를 저장하며 제 1기간 동안 상기 데이터들 중 일부 데이터를 출력하고, 상기 제 1기간과 중첩되지 않는 제 2기간 동안 상기 데이터들 중 나머지 데이터들을 출력하기 위한 샘플링 래치부와, 상기 제 1기간 동안 상기 일부 데이터를 입력받고, 상기 제 2기간 동안 상기 나머지 데이터들을 입력받는 홀딩 래치부와, 상기 홀딩 래치부에 저장된 데이터들을 계조값에 대응하는 데이터신호로 변환하기 위한 디지털-아날로그 변환부를 구비하는 발광 표시장치를 제공한다.
바람직하게, 상기 제 1기간 동안 제 1제어신호를 상기 샘플링 래치부 및 홀딩 래치부로 공급하고, 상기 제 2기간 동안 제 2제어신호를 상기 샘플링 래치부 및 홀딩 래치부로 공급하기 위한 타이밍 제어부를 더 구비한다. 상기 샘플링 래치부는 k(k는 자연수)비트의 데이터를 저장하기 위하여 k비트로 이루어진 다수의 샘플링 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 샘플링 래치들은 k개의 라인을 공유하면서 상기 데이터를 출력한다. 상기 홀딩 래치부는 k비트로 이루어진 다수의 홀딩 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 홀딩 래치들은 상기 k개의 라인을 공유하면서 상기 데이터를 입력받는다.
본 발명의 제 3측면은 쉬프트 레지스터부에서 순차적으로 샘플링 신호를 생성하는 단계와, 상기 샘플링 신호가 공급될 때 교번적으로 배치된 제 1샘플링 래치들 및 제 2샘플링 래치들에 데이터를 순차적으로 저장하는 단계와, 상기 제 1샘플링 래치들에 저장된 데이터를 제 1제어신호에 대응하여 출력하는 단계와, 상기 제 1제어신호에 대응하여 상기 제 1샘플링 래치들로부터 출력되는 데이터를 제 1홀딩 래치들로 저장하는 단계와, 상기 제 2샘플링 래치들에 저장된 데이터를 제 2제어신호에 대응하여 출력하는 단계와, 상기 제 2제어신호에 대응하여 상기 제 2샘플링 래치들로부터 출력되는 데이터를 상기 제 1홀딩 래치들과 교번적으로 배치된 제 2홀딩 래치들로 저장하는 단계와, 상기 제 1홀딩 래치들 및 제 2홀딩 래치들에 저장된 데이터를 데이터신호로 변환하는 단계와, 상기 데이터신호를 이용하여 소정의 화상을 표시하는 단계를 포함하는 발광 표시장치의 구동방법을 제공한다.
바람직하게, 상기 제 1제어신호 및 제 2제어신호는 서로 다른 시간에 공급된다. 서로 인접되게 배치된 제 1샘플링 래치 및 제 2샘플링 래치는 동일한 라인들로 상기 데이터를 출력한다. 서로 인접되게 배치된 제 1홀딩 래치 및 제 2홀딩 래치는 동일한 라인으로 공급되는 상기 데이터를 입력받는다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 3 내지 도 8b를 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 의한 발광 표시장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 의한 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이선들(D1 내지 Dm)의 교차영역에 형성된 화소들(140)을 포함하는 화상 표시부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.
주사 구동부(110)는 타이밍 제어부(150)로부터의 주사 구동제어신호들(SCS)에 응답하여 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다. 또한, 주사 구동부(110)는 주사 구동제어신호들(SCS)에 응답하여 발광 제어신호를 생성하고, 생성된 발광 제어신호를 발광 제어선들(E1 내지 En)로 순차적으로 공급한다.
데이터 구동부(120)는 타이밍 제어부(150)로부터의 데이터 구동제어신호들(DCS)에 응답하여 데이터신호들을 생성하고, 생성된 데이터신호들을 데이터선들(D1 내지 Dm)로 공급한다. 이를 위하여, 데이터 구동부(120)는 적어도 하나 이상의 데이터 집적회로(129)를 구비한다. 데이터 집적회로(129)는 외부로부터 공급되는 데이터(Data)를 데이터신호로 변환하여 데이터선들(D1 내지 Dm)로 공급한다. 데이터 집적회로(129)의 상세한 구성은 후술하기로 한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호들(SCS)을 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호들(DCS)은 데이터 구동부(120)로 공급되고, 주사 구동제어신호들(SCS)은 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 재정렬하여 데이터 구동부(120)로 공급한다.
화상 표시부(130)는 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는다. 화상 표시부(130)로 공급된 제 1전원(VDD) 및 제 2전원(VSS)은 각각의 화소들(140)로 공급된다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(140)은 데이터 집적회로(129)로부터 공급되는 데이터신호에 대응되는 화상을 표시한다.
도 4는 도 3에 도시된 데이터 집적회로를 상세히 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 데이터 집적회로(129)는 샘플링신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(121)와, 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장하기 위한 샘플링 래치부(122)와, 샘플링 래치부(122)에 저장된 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터(Data)들을 레벨 쉬프터(124)로 공급하기 위한 홀딩 래치부(123)와, 데이터(Data)의 전압레벨을 상승시키기 위한 레벨 쉬트터부(124)와, 데이터(Data)의 계조값에 대응하는 데이터신호를 생성하기 위한 디지털-아날로그 변환부(이하 ,"DAC부"라 함)(125)와, 데이터신호를 일시 저장한 후 출력하기 위한 버퍼부(126)를 구비한다.
쉬프트 레지스터부(121)는 외부로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(121)는 소스 쉬프트 클럭(SSC)의 1주기마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 i개의 샘플링신호를 생성한다. 이를 위해, 쉬프트 레지스터부(121)는 i개의 쉬프트 레지스터를 구비한다.
샘플링 래치부(122)는 쉬프트 레지스터(121)로부터 순차적으로 공급되는 샘플링신호에 대응하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(122)는 i개의 데이터(Data)를 저장하기 위하여 i개의 샘플링 래치들을 구비한다. 그리고, 각각의 샘플링 래치들은 데이터(Data)의 비트수에 대응하는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치들 각각은 k비트의 크기로 설정된다. 그리고, 샘플링 래치부(122)는 외부로부터 제 1소스 출력 인에이블(SOE1)(또는 제 1제어신호) 신호와 제 2소스 출력 인에이블(SOE2)(또는 제 2제어신호) 신호를 입력받는다. 제 1소스 출력 인에이블(SOE1) 신호가 입력될 때 샘플링 래치부(122)는 일부 샘플링 래치들에 저장된 데이터(Data)를 홀딩 래치부(123)로 전달하고, 제 2소스 출력 인에이블(SOE2)가 입력될 때 나머지 샘플링 래치들에 저장된 데이터(Data)를 홀딩 래치부(123)로 전달한다. 여기서, 제 1소스 출력 인에이블(SOE1) 및 제 2소스 출력 인에이블(SOE2) 신호는 타이밍 제어부(150)에서 공급된다.
홀딩 래치부(123)는 외부로부터 제 1소스 출력 인에이블(SOE1) 신호가 입력될 때 일부 샘플링 래치들로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀 딩 래치부(123)는 제 2소스 출력 인에이블(SOE2) 신호가 입력될 때 나머지 샘플링 래치들로부터 데이터(Data)를 입력받아 저장한다. 이를 위해, 홀딩 래치부(123)는 샘플링 래치부(122)와 동일한 i개의 홀딩 래치를 구비한다. 그리고, 홀딩 래치의 크기(저장할 수 있는 비트수)는 샘플링 래치와 동일하게 k비트로 설정된다.
레벨 쉬트터부(124)는 홀딩 래치부(123)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 DAC(125)로 공급한다. 외부로부터 집적회로(129)로 높은 전압레벨을 가지는 데이터(Data)를 공급하려면 높은 전압레벨에 대응하는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 집적회로(129)의 외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬트터부(124)에서 높은 전압레벨을 승압시킨다.
DAC(125)는 데이터(Data)의 비트값(또는 계조값)에 대응하는 데이터신호를 생성하고, 생성된 데이터신호를 버퍼부(126)로 공급한다. 실제로, DAC(125)는 데이터(Data)의 계조값에 대응하는 전압 및/또는 전류를 생성하고, 생성된 전압 및/또는 전류를 데이터신호로써 버퍼부(126)로 공급한다.
버퍼부(126)는 DAC(125)로부터 공급되는 데이터신호를 임시 저장한 후 데이터선들(D)로 공급한다. 그러면, 화소들(140)에서 데이터신호에 대응되는 빛이 생성된다.
이와 같은 본 발명의 데이터 집적회로(129)에서 서로 인접되어 쌍을 이루도록 배치된 2개의 샘플링 래치들은 동일한 라인을 이용하여 데이터(Data)를 홀딩 래치부(123)로 공급한다. 그리고, 서로 인접되어 쌍을 이루도록 배치된 2개의 홀딩 래치들은 동일한 라인으로 공급되는 데이터(data)를 순차적으로 공급받는다. 다시 말하여, 서로 쌍을 이루도록 배치되는 2개의 샘플링 래치들 및 2개의 홀딩 래치들은 k개의 라인에 의하여 접속된다.(종래에는 2k의 라인에 의하여 접속)
도 5는 샘플랭 래치 및 홀딩 래치의 연결구조를 나타내는 도면이다. 도 5에서는 설명의 편의성을 위하여 서로 쌍을 이루도록 배치된 2개의 샘플링 래치(122a,122b) 및 2개의 홀딩 래치(123a,123b)를 도시하기로 한다. 그리고, 데이터(Data)는 6비트라고 가정하기로 한다.
도 5를 참조하면, 서로 인접되게 위치되는(쌍을 이루도록 배치되는) 샘플링 래치들(122a, 122b)은 6비트의 데이터(Data)가 저장될 수 있도록 6비트의 크기로 설정된다. 마찬가지로, 서로 인접되게 위치되는 홀딩 래치들(123a, 123b)도 6비트의 데이터(Data)가 저장될 수 있도록 6비트의 크기로 설정된다. 그리고, 샘플링 래치들(122a,122b)과 홀딩 래치들(123a,123b) 사이에는 6비트의 데이터(Data)가 전송될 수 있도록 6개의 라인이 설치된다. 즉, 본 발명에서는 2개의 샘플링 래치들(122a,122b) 및 2개의 홀딩 래치들(123a,123b)이 6개의 배선을 공유하면서 데이터(Data)를 전송한다.
서로 쌍을 이루도록 배치되는 샘플링 래치들(122a, 122b) 중 제 1샘플링 래치(122a)는 제 1소스 출력 인에이블(SOE1) 신호를 공급받고, 제 2샘플링 래치(122b)는 제 2소스 출력 인에이블(SOE2) 신호를 공급받는다. 이 경우, 제 1샘플링 래치(122a)는 제 1소스 출력 인에이블(SOE1) 신호가 공급될 때 데이터(Data)를 전 송하고, 제 2샘플링 래치(122b)는 제 2소스 출력 인에이블(SOE2) 신호가 공급될 때 데이터(Data)를 전송한다. 여기서, 제 1소스 출력 인에이블(SOE1) 신호 및 제 2소스 출력 인에이블(SOE2) 신호는 도 6에 도시된 바와 같이 서로 다른 시간에 공급된다. 따라서, 제 1샘플링 래치(122a) 및 제 2샘플링 래치(122b)는 서로 다른 시간에 데이터(Data)를 출력한다.(제 1샘플링 래치(122a) 및 제 2샘플링 래치(122b)는 교번적으로 배치된다)
서로 쌍을 이루도록 배치되는 홀딩 래치들(123a, 123b) 중 제 1홀딩 래치(123a)는 제 1소스 출력 인에이블(SOE1) 신호를 공급받고, 제 2홀딩 래치(123b)는 제 2소스 출력 인에이블(SOE2) 신호를 공급받는다. 이 경우, 제 1홀딩 래치(123a)는 제 1소스 출력 인에이블(SOE1) 신호가 공급될 때 데이터(Data)를 전송받고, 제 2홀딩 래치(123b)는 제 2소스 출력 인에이블(SOE2) 신호가 공급될 때 데이터(Data)를 전송받는다. 따라서, 제 1홀딩 래치(123a)와 제 2홀딩 래치(123b)는 서로 다른 시간에 데이터(Data)를 입력받는다.(제 1홀딩 래치(123a) 및 제 2홀딩 래치(123b)는 교번적으로 배치된다)
즉, 본 발명에서는 서로 쌍을 이루도록 배치되는 샘플링 래치들(122a, 122b)이 서로 다른 시간에 데이터(Data)를 출력하고, 서로 쌍을 이루도록 배치되는 홀딩 래치들(123a, 123b)이 서로 다른 시간에 데이터(Data)를 입력받는다. 따라서, 본 발명에서는 서로 쌍을 이루도록 배치되는 샘플링 래치들(122a, 122b) 및 홀딩 래치들(123a, 123b)들이 k개의 라인에 의하여 접속될 수 있다. 다시 말하여, 본 발명에서는 샘플링 래치부(122)와 홀딩 래치부(123) 사이에 종래의 절반에 해당하는 라 인만이 설치된다. 이와 같이 샘플링 래치부(122)와 홀딩 래치부(123) 사이에 설치되는 라인이 감소되면 데이터 집적회로(129)의 사이즈를 감소킬 수 있다. 또한, 샘플링 래치부(122)와 홀딩 래치부(123) 사이에 설치되는 라인이 감소되면 제조비용을 저감함과 동시에 설계 자유도를 확보할 수 있다.
도 7은 샘플링 래치 및 홀딩 래치의 구조를 상세히 나타내는 도면이다.
도 7을 참조하면, 샘플링 래치들(122a,122b) 및 홀딩 래치들(123a,123b) 각각은 6개의 1비트 래치들로 구성된다.
제 1샘플링 래치(122a)을 구성하는 1비트 래치들 각각에는 제 1스위치(SW1)가 포함된다. 이와 같은 제 1스위치(SW1)는 외부로부터 제 1소스 출력 인에이블(SOE1) 신호가 공급될 때 턴-온된다.
제 2샘플링 래치(122b)를 구성하는 1비트 래치들 각각에는 제 2스위치(SW2)가 포함된다. 이와 같은 제 2스위치(SW2)는 외부로부터 제 2소스 출력 인에이블(SOE2) 신호가 공급될 때 턴-온된다.
제 1홀딩 래치(123a)를 구성하는 1비트 래치들 각각에는 제 3스위치(SW3)가 포함된다. 이와 같은 제 3스위치(SW3)는 외부로부터 제 1소스 출력 인에이블(SOE1) 신호가 공급될 때 턴-온된다.
제 2홀딩 래치(123b)를 구성하는 1비트 래치들 각각에는 제 4스위치(SW4)가 포함된다. 이와 같은 제 4스위치(SW4)는 외부로부터 제 2소스 출력 인에이블(SOE2) 신호가 공급될 때 턴-온된다.
이와 같은 샘플링 래치들(122a,122b) 및 홀딩 래치들(123a,123b)의 데이터(Data) 전송과정을 도 6과 결부하여 상세히 설명하기로 한다. 먼저 제 1샘플링 래치(122a)는 샘플링신호가 공급될 때 외부로부터 공급되는 6비트의 데이터(Data)를 저장한다. 제 1샘플링 래치(122a)에 데이터(Data)가 저장된 후 제 2샘플링 래치(122b)로 샘플링신호가 공급된다. 샘플링신호를 공급받은 제 2샘플링 래치(122b)는 외부로부터 공급되는 6비트의 데이터(Data)를 저장한다. 실제로, 샘플링 래치부(122)에 포함된 샘플링 래치들은 순차적으로 공급되는 샘플링신호에 대응하여 순차적으로 데이터(Data)를 저장한다.
샘플링 래치부(10)에 데이터(Data)들이 모두 저장된 후 제 1소스 출력 인에이블(SOE1) 신호가 공급된다. 제 1소스 출력 인에이블(SOE1) 신호가 공급되면 제 1스위치(SW1) 및 제 3스위치(SW3)가 턴-온된다. 그러면, 제 1샘플링 래치(122a)에 저장된 데이터(Data)가 제 1홀딩 래치(123a)로 공급된다. 실제로, 제 1소스 출력 인에이블(SOE1) 신호가 공급되면 도 8a와 같이 서로 쌍을 이루도록 배치되는 홀딩 래치들 중 제 1홀딩 래치(123a)들로 데이터(Data)가 공급된다.
이후, 제 1소스 출력 인에이블(SOE1) 신호와 다른 시간에 제 2소스 출력 인에이블(SOE2) 신호가 공급된다. 제 2소스 출력 인에이블(SOE2) 신호가 공급되면 제 2스위치(SW2) 및 제 4스위치(SW4)가 턴-온된다. 그러면, 제 2샘플링 래치(122b)에 저장된 데이터(Data)가 제 2홀딩 래치(123b)로 공급된다. 실제로, 제 2소스 출력 인에이블(SOE2) 신호가 공급되면 도 8b와 같이 서로 쌍을 이루도록 배치되는 홀딩 래치들 중 제 2홀딩 래치(123b)들로 데이터(Data)가 공급된다.
이후, 홀딩 래치부(123)에 저장된 데이터(Data)들은 레벨 쉬프터부(124) 및 DAC(125)를 경유하여 데이터신호로 변환되고, 변환된 데이터신호는 버퍼부(126)를 경유하여 데이터선들(D)로 공급된다. 그러면, 화소(140)들에서 원하는 휘도의 빛이 생성되어 소정의 화상이 표시된다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의 구동방법에 의하면 서로 쌍을 이루도록 배치되는 샘플링 래치들 및 홀딩 래치들이 라인을 공유하면서 데이터를 전송한다. 이와 같이 라인을 공유하면서 데이터를 전송하게 되면 종래에 비하여 라인수가 대략 1/2로 감소되고, 이에 따라 설계 자유도를 확보함과 동시에 제조비용을 저감할 수 있다. 아울러, 라인수가 감소되면 종래에 비하여 데이터 집적회로의 사이즈를 줄일 수 있는 장점이 있다.

Claims (24)

  1. 순차적으로 샘플링신호를 생성하기 위한 쉬프트 레지스터부와;
    상기 샘플링신호가 공급될 때 순차적으로 데이터를 저장하며 제 1제어신호에 대응하여 상기 데이터들 중 일부 데이터를 출력하고, 제 2제어신호에 대응하여 상기 데이터들 중 나머지 데이터들을 출력하기 위한 샘플링 래치부와;
    상기 제 1제어신호에 대응하여 상기 일부 데이터를 입력받고, 상기 제 2제어신호에 대응하여 상기 나머지 데이터들을 입력받는 홀딩 래치부와;
    상기 홀딩 래치부에 저장된 데이터들을 계조값에 대응하는 데이터신호로 변환하기 위한 디지털-아날로그 변환부를 구비하는 데이터 집적회로.
  2. 제 1항에 있어서,
    상기 샘플링 래치부는 k(k는 자연수)비트의 데이터를 저장하기 위하여 k비트로 이루어진 다수의 샘플링 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 샘플링 래치들은 k개의 라인을 공유하면서 상기 데이터를 출력하는 데이터 집적회로.
  3. 제 2항에 있어서,
    상기 홀딩 래치부는 k비트로 이루어진 다수의 홀딩 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 홀딩 래치들은 상기 k개의 라인을 공유하면서 상기 데이터를 입력받는 데이터 집적회로.
  4. 제 3항에 있어서,
    상기 샘플링 래치 및 홀딩 래치들 각각은 k개의 1비트 래치들로 구성되는 데이터 집적회로.
  5. 제 4항에 있어서,
    상기 서로 인접되게 위치된 2개의 상기 샘플링 래치들 중 제 1샘플링 래치를 구성하는 상기 1비트 래치들 각각은 상기 제 1제어신호가 공급될 때 턴-온되는 제 1스위치를 구비하는 데이터 집적회로.
  6. 제 5항에 있어서,
    상기 서로 인접되게 위치된 2개의 상기 샘플링 래치들 중 제 2샘플링 래치를 구성하는 상기 1비트 래치들 각각은 상기 제 2제어신호가 공급될 때 턴-온되는 제 2스위치를 구비하는 데이터 집적회로.
  7. 제 6항에 있어서,
    상기 서로 인접되게 위치된 2개의 상기 홀딩 래치들 중 제 1홀딩 래치를 구성하는 상기 1비트 래치들 각각은 상기 제 1제어신호가 공급될 때 턴-온되는 제 3스위치를 구비하는 데이터 집적회로.
  8. 제 7항에 있어서,
    상기 서로 인접되게 위치된 2개의 상기 홀딩 래치들 중 제 2홀딩 래치를 구성하는 상기 1비트 래치들 각각은 상기 제 2제어신호가 공급될 때 턴-온되는 제 4스위치를 구비하는 데이터 집적회로.
  9. 제 8항에 있어서,
    상기 제 1제어신호가 공급될 때 상기 제 1샘플링 래치들에 저장된 데이터가 상기 제 1홀딩 래치들로 공급되며, 상기 제 2제어신호가 공급될 때 상기 제 2샘플링 래치들에 저장된 데이터가 상기 제 2홀딩 래치들로 공급되는 데이터 집적회로.
  10. 제 1항에 있어서,
    상기 제 1제어신호 및 제 2제어신호는 서로 다른 시간에 공급되는 데이터 집적회로.
  11. 제 1항에 있어서,
    상기 홀딩 래치부와 상기 디지털-아날로그 변환부 사이에 설치되어 상기 홀딩 래치부로부터 공급되는 상기 데이터의 전압레벨을 승압하기 위한 레벨 쉬프터부와,
    상기 디지털-아날로그 변환부의 출력단에 설치되어 상기 데이터신호를 임시 정하여 데이터선들로 공급하기 위한 버퍼부를 더 구비하는 데이터 집적회로.
  12. 데이터선들과 주사선들에 접속되어 데이터신호에 대응하는 빛을 발생하기 위한 화소들을 포함하는 화상 표시부와;
    상기 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와;
    상기 데이터선들로 상기 데이터신호를 공급하기 위한 적어도 하나의 데이터 집적회를 포함하는 데이터 구동부를 구비하며;
    상기 데이터 집적회로 각각은
    순차적으로 샘플링신호를 생성하기 위한 쉬프트 레지스터부와;
    상기 샘플링신호가 공급될 때 순차적으로 데이터를 저장하며 제 1기간 동안 상기 데이터들 중 일부 데이터를 출력하고, 상기 제 1기간과 중첩되지 않는 제 2기간 동안 상기 데이터들 중 나머지 데이터들을 출력하기 위한 샘플링 래치부와;
    상기 제 1기간 동안 상기 일부 데이터를 입력받고, 상기 제 2기간 동안 상기 나머지 데이터들을 입력받는 홀딩 래치부와;
    상기 홀딩 래치부에 저장된 데이터들을 계조값에 대응하는 데이터신호로 변환하기 위한 디지털-아날로그 변환부를 구비하는 발광 표시장치.
  13. 제 12항에 있어서,
    상기 제 1기간 동안 제 1제어신호를 상기 샘플링 래치부 및 홀딩 래치부로 공급하고, 상기 제 2기간 동안 제 2제어신호를 상기 샘플링 래치부 및 홀딩 래치부로 공급하기 위한 타이밍 제어부를 더 구비하는 발광 표시장치.
  14. 제 13항에 있어서,
    상기 샘플링 래치부는 k(k는 자연수)비트의 데이터를 저장하기 위하여 k비트로 이루어진 다수의 샘플링 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 샘플링 래치들은 k개의 라인을 공유하면서 상기 데이터를 출력하는 발광 표시장치.
  15. 제 14항에 있어서,
    상기 홀딩 래치부는 k비트로 이루어진 다수의 홀딩 래치를 구비하며, 서로 인접되게 위치된 2개의 상기 홀딩 래치들은 상기 k개의 라인을 공유하면서 상기 데이터를 입력받는 발광 표시장치.
  16. 제 15항에 있어서,
    상기 서로 인접되게 위치된 2개의 샘플링 래치들 중 제 1샘플링 래치는 상기 제 1제어신호가 공급될 때 턴-온되어 상기 데이터를 상기 k개의 라인으로 공급하기 위한 적어도 하나의 제 1스위치를 구비하는 발광 표시장치.
  17. 제 16항에 있어서,
    상기 서로 인접되게 위치된 2개의 샘플링 래치들 중 제 2샘플링 래치는 상기 제 2제어신호가 공급될 때 턴-온되어 상기 데이터를 상기 k개의 라인으로 공급하기 위한 적어도 하나의 제 2스위치를 구비하는 발광 표시장치.
  18. 제 17항에 있어서,
    상기 서로 인접되게 위치된 2개의 홀딩 래치들 중 제 1홀딩 래치는 상기 제 1제어신호가 공급될 때 턴-온되어 상기 k개의 라인으로부터 데이터를 입력받기 위한 적어도 하나의 제 3스위치를 구비하는 발광 표시장치.
  19. 제 18항에 있어서,
    상기 서로 인접되게 위치된 2개의 홀딩 래치들 중 제 2홀딩 래치는 상기 제 2제어신호가 공급될 때 턴-온되어 상기 k개의 라인으로부터 데이터를 입력받기 위한 적어도 하나의 제 4스위치를 구비하는 발광 표시장치.
  20. 제 12항에 있어서,
    상기 홀딩 래치부와 상기 디지털-아날로그 변환부 사이에 설치되어 상기 홀딩 래치부로부터 공급되는 상기 데이터의 전압레벨을 승압하기 위한 레벨 쉬프터부와,
    상기 디지털-아날로그 변환부의 출력단에 설치되어 상기 데이터신호를 임시 정하여 데이터선들로 공급하기 위한 버퍼부를 더 구비하는 발광 표시장치.
  21. 쉬프트 레지스터부에서 순차적으로 샘플링 신호를 생성하는 단계와,
    상기 샘플링 신호가 공급될 때 교번적으로 배치된 제 1샘플링 래치들 및 제 2샘플링 래치들에 데이터를 순차적으로 저장하는 단계와,
    상기 제 1샘플링 래치들에 저장된 데이터를 제 1제어신호에 대응하여 출력하는 단계와,
    상기 제 1제어신호에 대응하여 상기 제 1샘플링 래치들로부터 출력되는 데이터를 제 1홀딩 래치들로 저장하는 단계와,
    상기 제 2샘플링 래치들에 저장된 데이터를 제 2제어신호에 대응하여 출력하는 단계와,
    상기 제 2제어신호에 대응하여 상기 제 2샘플링 래치들로부터 출력되는 데이터를 상기 제 1홀딩 래치들과 교번적으로 배치된 제 2홀딩 래치들로 저장하는 단계와,
    상기 제 1홀딩 래치들 및 제 2홀딩 래치들에 저장된 데이터를 데이터신호로 변환하는 단계와,
    상기 데이터신호를 이용하여 소정의 화상을 표시하는 단계를 포함하는 발광 표시장치의 구동방법.
  22. 제 21항에 있어서,
    상기 제 1제어신호 및 제 2제어신호는 서로 다른 시간에 공급되는 발광 표시장치의 구동방법.
  23. 제 22항에 있어서,
    서로 인접되게 배치된 제 1샘플링 래치 및 제 2샘플링 래치는 동일한 라인들로 상기 데이터를 출력하는 발광 표시장치의 구동방법.
  24. 제 22항에 있어서,
    서로 인접되게 배치된 제 1홀딩 래치 및 제 2홀딩 래치는 동일한 라인으로 공급되는 상기 데이터를 입력받는 발광 표시장치의 구동방법.
KR1020040090401A 2004-11-08 2004-11-08 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의구동방법 KR100595099B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040090401A KR100595099B1 (ko) 2004-11-08 2004-11-08 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP2005140389A JP4308166B2 (ja) 2004-11-08 2005-05-12 データ集積回路とこれを利用した発光表示装置及びその駆動方法
US11/269,144 US20060114191A1 (en) 2004-11-08 2005-11-07 Data driving circuit, organic light emitting display including the same, and driving method thereof
CNB2005100034634A CN100437704C (zh) 2004-11-08 2005-11-08 数据驱动电路、有机发光显示器及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090401A KR100595099B1 (ko) 2004-11-08 2004-11-08 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의구동방법

Publications (2)

Publication Number Publication Date
KR20060041047A KR20060041047A (ko) 2006-05-11
KR100595099B1 true KR100595099B1 (ko) 2006-06-30

Family

ID=36566880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090401A KR100595099B1 (ko) 2004-11-08 2004-11-08 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의구동방법

Country Status (4)

Country Link
US (1) US20060114191A1 (ko)
JP (1) JP4308166B2 (ko)
KR (1) KR100595099B1 (ko)
CN (1) CN100437704C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796124B1 (ko) * 2006-06-09 2008-01-21 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
KR101346741B1 (ko) 2012-07-27 2014-01-02 주식회사 라온텍 대용량 광통신용 신호제어 장치 및 그의 구동방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289886A1 (en) * 2006-05-24 2009-11-26 Tamotsu Sakai Display panel driving circuit and display apparatus
KR100833629B1 (ko) * 2006-11-02 2008-05-30 삼성전자주식회사 피크 전류를 줄일 수 있는 영상 데이터 구동 장치와 방법
US20080117190A1 (en) * 2006-11-22 2008-05-22 Chien-Ru Chen Method and driver for driving a display
US20080252650A1 (en) * 2007-04-10 2008-10-16 Do-Hyung Ryu Organic light emitting display, driver system therfor and driving method thereof
KR101611387B1 (ko) * 2010-01-18 2016-04-27 삼성디스플레이 주식회사 전원 회로 및 이를 갖는 액정 표시 장치
KR102115530B1 (ko) * 2012-12-12 2020-05-27 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102320146B1 (ko) 2015-03-09 2021-11-02 삼성디스플레이 주식회사 데이터 집적회로 및 이를 포함하는 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07306660A (ja) * 1994-05-11 1995-11-21 Oki Electric Ind Co Ltd 液晶表示装置の階調駆動回路及びその階調駆動方法
JP3406445B2 (ja) * 1996-01-29 2003-05-12 シャープ株式会社 表示装置
KR100239413B1 (ko) * 1997-10-14 2000-01-15 김영환 액정표시소자의 구동장치
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
JP2001034237A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 液晶表示装置
TW521256B (en) * 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
JP2001337637A (ja) * 2000-05-24 2001-12-07 Sharp Corp 表示デバイスの駆動システムおよび表示デバイス
JP5259904B2 (ja) * 2001-10-03 2013-08-07 ゴールドチャームリミテッド 表示装置
KR100815897B1 (ko) * 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
TW591593B (en) * 2003-05-15 2004-06-11 Au Optronics Corp Digital data driver and LCD
KR100965571B1 (ko) * 2003-06-30 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR100546710B1 (ko) * 2003-07-02 2006-01-26 엘지.필립스 엘시디 주식회사 액정표시장치의 아날로그 버퍼회로
WO2006033254A1 (ja) * 2004-09-22 2006-03-30 Sharp Kabushiki Kaisha ドライバモノリシック型液晶パネルの駆動回路およびそれを備えた液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796124B1 (ko) * 2006-06-09 2008-01-21 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
KR101346741B1 (ko) 2012-07-27 2014-01-02 주식회사 라온텍 대용량 광통신용 신호제어 장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20060114191A1 (en) 2006-06-01
KR20060041047A (ko) 2006-05-11
JP2006133732A (ja) 2006-05-25
JP4308166B2 (ja) 2009-08-05
CN100437704C (zh) 2008-11-26
CN1797517A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4308166B2 (ja) データ集積回路とこれを利用した発光表示装置及びその駆動方法
KR100796136B1 (ko) 유기전계발광표시장치 및 그의 구동방법
JP4709169B2 (ja) データ駆動部及びこれを利用した有機電界発光表示装置
JP2007212998A (ja) データ駆動回路、それを備えた平板表示装置、そのデータ駆動方法
KR100662985B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100568593B1 (ko) 평판 표시장치 및 그의 구동방법
US7696963B2 (en) Buffer circuit and organic light emitting display with data integrated circuit using the same
KR100857676B1 (ko) 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치
KR100732833B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
US20090219233A1 (en) Organic light emitting display and method of driving the same
KR100840074B1 (ko) 데이터 구동부 및 이를 이용한 평판 표시장치
KR100732809B1 (ko) 데이터 구동부 및 이를 이용한 유기 발광표시장치
KR100662988B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100707634B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
CN103377610B (zh) 数据驱动部、采用其的有机电致发光显示装置及驱动方法
KR100595101B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100666644B1 (ko) 유기 전계발광 표시장치의 데이터 구동장치
KR100629581B1 (ko) 데이터 집적회로와 이를 이용한 발광 표시장치
KR101177907B1 (ko) 전류 데이터 드라이버 및 그 구동 방법
KR100595102B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100595100B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100844768B1 (ko) 구동회로 및 이를 이용한 유기전계발광표시장치
KR100629590B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치
KR100583129B1 (ko) 발광 표시장치 및 데이터 구동부
KR20220036185A (ko) 발광표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 14