JP2006133732A - データ集積回路とこれを利用した発光表示装置及びその駆動方法 - Google Patents

Abstract

【課題】 所定の輝度の映像を表示するようにしたデータ集積回路及びこれを利用した発光表示装置及びその駆動方法を提供する。
【解決手段】 順次サンプリング信号を生成するシフトレジスター部121と、前記サンプリング信号が供給される時、順次データを保存し、第1制御信号に対応して前記データのうち一部データを出力し、第2制御信号に対応して前記データのうち残りのデータを出力するサンプリングラッチ部122と、前記第1制御信号に対応して前記一部データの入力を受け、前記第2制御信号に対応して前記残りのデータの入力を受けるホルディングラッチ部123と、前記ホルディングラッチ部123に保存されたデータを階調値に対応するデータ信号に変換するデジタルーアナログ変換部（DAC部）125を具備する。
【選択図】 図4

Description

本発明は、データ集積回路とこれを利用した発光表示装置及びその駆動方法に関し、特にデータ集積回路の配線を単純化して設計自由度を確保すると同時に、サイズを低減することができるようにしたデータ集積回路とこれを利用した発光表示装置及びその駆動方法に関する。

近年、陰極線管(Cathode Ray Tube)の短所である重さと体積を減らすことができる各種平板表示装置などが開発されている。平板表示装置としては、液晶表示装置(Liquid Crystal Display)、電界放出表示装置(Field Emission Display)、プラズマディスプレイパネル(Plasma Display Panel)及び発光表示装置(Light Emitting Display)などがある。

平板表示装置のうち、発光表示装置は、電子と正孔の再結合によって光を発光させる自発光素子を利用して映像を表示する。このような発光表示装置は、速い応答速度を有すると同時に、低い消費電力で駆動されるという長所がある。

このような発光表示装置は、外部から供給されるデータを利用してデータ信号を生成し、生成されたデータ信号を画素に供給することによって望みの輝度の映像を表示する。ここで、外部から供給されるデータをデータ信号に変換するために少なくとも一つ以上のデータ集積回路が用いられる。

図1は、データ集積回路の内部に含まれるサンプリングラッチ部及びホルディングラッチ部を示す図である。

図1に示すように、サンプリングラッチ部10は、シフトレジスター（図示せず）から順次供給されるサンプリング信号に対応してデータを順次保存する。この場合、サンプリングラッチ部10は、ｉ(iは自然数)個のデータを保存するために、i個のサンプリングラッチで構成される。ここで、各々のサンプリングラッチは、データのビット数に対応する大きさを持つ。例えば、データがk(kは自然数)ビットで構成される場合、サンプリングラッチ各々はkビットの大きさに設定される。

ホルディングラッチ部20は、外部から供給されるソース出力イネーブル信号SOEに応答してサンプリングラッチ部10からデータの入力を受けて保存する。この場合、ホルディングラッチ部20は、サンプリングラッチ部10と同じi個のホルディングラッチを具備する。そして、ホルディングラッチの大きさ(保存可能なビット数)は、サンプリングラッチと同じくkビットに設定される。

図2は、サンプリングラッチ及びホルディングラッチの連結構造を示す図である。
図2では、説明の便宜性のために、2個のサンプリングラッチ10a、10b及び 2個のホルディングラッチ20a、20bを示す。そして、データは、6ビットであると仮定する。

図2に示すように、サンプリングラッチ10a、10b及びホルディングラッチ20a、20bは、6ビットのデータを保存するために6ビットの大きさに設置される。ここで、サンプリングラッチ10a、10b及びホルディングラッチ20a、20b 各々の間には、6ビットのデータを伝送するために6本のラインが設置される。

これを詳しく説明すれば、第1サンプリングラッチ10aは、サンプリング信号が供給される時、外部から供給される6ビットのデータを保存する。第1サンプリングラッチ10aにデータが保存された後、第2サンプリングラッチ10bにサンプリング信号が供給される。サンプリング信号の供給を受けた第2サンプリングラッチ10bは、外部から供給される6ビットのデータを保存する。このようにして、実際には、図１で示すサンプリングラッチ部10に含まれたサンプリングラッチは、順次供給されるサンプリング信号に対応して順次データを保存する。

サンプリングラッチ部10に含まれたすべてのサンプリングラッチにサンプリング信号が供給された後(すなわち、データが保存された後)、ホルディングラッチ部20に含まれたすべてのホルディングラッチにソース出力イネーブル信号SOEが供給される。この時、第1ホルディングラッチ20aは、第1サンプリングラッチ10aとの間に設置された6本のラインを経由して6ビットのデータの供給を受ける。

同様に、第2ホルディングラッチ20bも第2サンプリングラッチ10bとの間に設置された6本のラインを経由して6ビットのデータの供給を受ける。このようにして、実際には、ホルディングラッチ部20に含まれたホルディングラッチは、ソース出力イネーブル信号SOEが供給される時、サンプリングラッチからデータの供給を受ける。

このように、従来の集積回路は、上述したサンプリングラッチ部10及びホルディングラッチ部20を利用して外部からのデータの供給を受ける。しかし、このような従来のデータ集積回路は、各々のサンプリングラッチとホルディングラッチの間にk本の配線が設置されるのでサイズが大きくなるという問題が発生する。例えば、データが6ビットで、サンプリングラッチ部10に300個のサンプリングラッチが含まれると、サンプリングラッチ部10とホルディングラッチ部20の間に1800本の配線が設置されるため、集積回路のサイズが大きくなる。

そして、サンプリングラッチ部10とホルディングラッチ部20の間に多くの配線が設置されれば、設計自由度を確保することが困難であると同時に製造コストが上昇するという問題が発生する。

一方、上述したデータ集積回路とこれを利用した発光表示装置及びその駆動方法を記載した文献としては、液晶表示装置及びその駆動方法を開示した特許文献１等がある。
韓国特許出願公開第２００５−０００２４２８号公報

したがって、本発明は、上述した従来技術の問題を解決するためになされたもので、その目的は、データ集積回路の配線を単純化して設計自由度を確保すると同時にサイズを低減することができるようにしたデータ集積回路とこれを利用した発光表示装置及びその駆動方法を提供することである。

前記目的を達成するために本発明の第1側面によれば、順次サンプリング信号を生成するためのシフトレジスター部と、前記サンプリング信号が供給される時、順次データを保存し、第1制御信号に対応して前記データのうち一部データを出力し、第2制御信号に対応して前記データのうち残りのデータを出力するためのサンプリングラッチ部と、前記第1制御信号に対応して前記一部データの入力を受け、前記第2制御信号に対応して前記残りのデータの入力を受けるホルディングラッチ部と、前記ホルディングラッチ部に保存されたデータを階調値に対応するデータ信号に変換するためのデジタルーアナログ変換部を具備するデータ集積回路を提供する。

上記のデータ集積回路において、より好ましくは、前記サンプリングラッチ部は、k(kは自然数)ビットのデータを保存するためにkビットからなる複数のサンプリングラッチを具備し、互いに隣接されるように位置された2個の前記サンプリングラッチは、k個のラインを共有しながら前記データを出力する。

また、上記のデータ集積回路において、より好ましくは、前記ホルディングラッチ部は、kビットからなる複数のホルディングラッチを具備し、互いに隣接されるように位置された2個の前記ホルディングラッチは、前記k本のラインを共有しながら前記データの入力を受ける。

さらに、前記目的を達成するために本発明の第2側面によれば、データ線と走査線に接続されてデータ信号に対応する光を発生するための画素を含む画像表示部と、前記走査線に走査信号を順次供給するための走査駆動部と、前記データ線に前記データ信号を供給するための少なくとも一つのデータ集積回路を含むデータ駆動部を具備し、前記データ集積回路各々は、順次サンプリング信号を生成するためのシフトレジスター部と、前記サンプリング信号が供給される時順次データを保存して第1期間の間前記データのうち、一部データを出力し、前記第1期間と重畳されない第2期間の間前記データのうち、残りのデータを出力するためのサンプリングラッチ部と、前記第1期間の間前記一部データの入力を受け、前記第2期間の間前記残りのデータの入力を受けるホルディングラッチ部と、前記ホルディングラッチ部に保存されたデータを階調値に対応するデータ信号に変換するためのデジタルーアナログ変換部を具備する発光表示装置を提供する。

上記の発行表示装置において、より好ましくは、前記第1期間の間第1制御信号を前記サンプリングラッチ部及びホルディングラッチ部に供給し、前記第2期間の間第2制御信号を前記サンプリングラッチ部及びホルディングラッチ部に供給するためのタイミング制御部をさらに具備する。

また、上記の発行表示装置において、より好ましくは、前記サンプリングラッチ部は、k(kは自然数)ビットのデータを保存するためにkビットからなる複数のサンプリングラッチを具備し、互いに隣接されるように位置された2個の前記サンプリングラッチはk本のラインを共有しながら前記データを出力する。

また、上記の発行表示装置において、より好ましくは、前記ホルディングラッチ部は、kビットからなる複数のホルディングラッチを具備し、互いに隣接されるように位置された2個の前記ホルディングラッチは、前記k個のラインを共有しながら前記データの入力を受ける。

さらに、前記目的を達成するために本発明の第3側面によれば、シフトレジスター部で順次サンプリング信号を生成する段階と、前記サンプリング信号が供給される時交番的に配置された第1サンプリングラッチ及び第2サンプリングラッチにデータを順次保存する段階と、前記第1サンプリングラッチに保存されたデータを第1制御信号に対応して出力する段階と、前記第1制御信号に対応して前記第1サンプリングラッチから出力されるデータを第1ホルディングラッチに保存する段階と、前記第2サンプリングラッチに保存されたデータを第2制御信号に対応して出力する段階と、前記第2制御信号に対応して前記第2サンプリングラッチから出力されるデータを前記第1ホルディングラッチと交番的に配置された第2ホルディングラッチに保存する段階と、前記第1ホルディングラッチ及び第2ホルディングラッチに保存されたデータをデータ信号に変換する段階と、前記データ信号を利用して所定の画像を表示する段階を含む発光表示装置の駆動方法を提供する。

上記の発行表示装置の駆動方法において、好ましくは、前記第1制御信号及び第2制御信号は、互いに異なる時間に供給される。

また、上記の発行表示装置の駆動方法において、より好ましくは、互いに隣接されるように配置された第1サンプリングラッチ及び第2サンプリングラッチは同一ラインに前記データを出力する。

また、上記の発行表示装置の駆動方法において、より好ましくは、互いに隣接されるように配置された第1ホルディングラッチ及び第2ホルディングラッチは同一ラインに供給される前記データの入力を受ける。

上述したように、本発明の実施形態によるデータ集積回路とこれを利用した発光表示装置及びその駆動方法によれば、互いにペアを成すように配置されるサンプリングラッチ及びホルディングラッチが、ラインを共有しながらデータを伝送する。このようにラインを共有しながらデータを伝送するようになるので、従来に比べてライン数が凡そ1/2に減少され、これによって設計自由度を確保すると同時に製造コストを低減することができる。また、同時にライン数が減少されるので、従来に比べてデータ集積回路のサイズを減らすことができるという長所がある。

以下、図3ないし図8を参照して本発明の好ましい実施形態について詳しく説明する。

図3は、本発明の実施形態による発光表示装置を示す図である。
図3に示すように、本発明の実施形態による発光表示装置は、走査線S1ないしSn及びデータ線D1ないしDmの交差領域に形成された画素140を含む画像表示部130と、走査線S1ないしSnを駆動するための走査駆動部110と、データ線D1ないしDmを駆動するためのデータ駆動部120と、走査駆動部110及びデータ駆動部120を制御するためのタイミング制御部150とを具備する。

走査駆動部110は、タイミング制御部150からの走査駆動制御信号SCSに応答して走査信号を生成し、生成された走査信号を走査線S1ないしSnに順次供給する。また、走査駆動部110は、走査駆動制御信号SCSに応答して発光制御信号を生成し、生成された発光制御信号を発光制御線E1ないしEnに順次供給する。

データ駆動部120は、タイミング制御部150からのデータ駆動制御信号DCSに応答してデータ信号を生成し、生成されたデータ信号をデータ線D1ないしDmに供給する。このために、データ駆動部120は少なくとも一つ以上のデータ集積回路129を具備する。データ集積回路129は、外部から供給されるデータをデータ信号に変換してデータ線D1ないしDmに供給する。データ集積回路129の詳細な構成は後述する。

タイミング制御部150は、外部から供給される同期信号に対応してデータ駆動制御信号DCS及び走査駆動制御信号SCSを生成する。タイミング制御部150で生成されたデータ駆動制御信号DCSはデータ駆動部120に供給され、走査駆動制御信号SCSは、走査駆動部110に供給される。そして、タイミング制御部150は、外部から供給されるデータを再整列してデータ駆動部120に供給する。

画像表示部130は、外部から第1電源ELVDD及び第2電源ELVSSの供給を受ける。画像表示部130に供給された第1電源ELVDD及び第2電源ELVSSは、各々の画素140に供給される。第1電源ELVDD及び第2電源ELVSSの供給を受けた画素140が、データ集積回路129から供給されるデータ信号に対応する光を生成することにより、画像表示部130は、画像を表示する。

図4は、図3に示されたデータ集積回路を詳しく示すブロック図である。
図4に示すように、本発明のデータ集積回路129は、サンプリング信号を順次生成するシフトレジスター部121と、サンプリング信号に応答してデータを順次保存するサンプリングラッチ部122と、サンプリングラッチ部122に保存されたデータを一時保存すると同時に、保存されたデータをレベルシフター部124に供給するホルディングラッチ部123と、データの電圧レベルを上昇させるレベルシフター部124と、データの階調値に対応するデータ信号を生成するデジタル−アナログ変換部(以下、“DAC部”という。)125と、データ信号を一時保存した後、出力するバッファー部126とを具備する。

シフトレジスター部121は、外部からソースシフトクロックSSC及びソーススタートパルスSSPの供給を受ける。ソースシフトクロックSSC及びソーススタートパルスSSPの供給を受けたシフトレジスター部121は、ソースシフトクロックSSCの1周期ごとにソーススタートパルスSSPをシフトさせながら順次i個のサンプリング信号を生成する。このために、シフトレジスター部121はi個のシフトレジスターを具備する。

サンプリングラッチ部122は、シフトレジスター121から順次供給されるサンプリング信号に対応してデータを順次保存する。ここで、サンプリングラッチ部122は、i個のデータを保存するためにi個のサンプリングラッチを具備する。ここで、各々のサンプリングラッチは、データのビット数に対応する大きさを持つ。例えば、データがk（kは自然数）ビットで構成される場合、サンプリングラッチ各々は、kビットの大きさに設定される。

そして、サンプリングラッチ部122は、外部から第1ソース出力イネーブル(または第1制御信号)信号 SOE1と第2ソース出力イネーブル(または第2制御信号)信号 SOE2の入力を受ける。

サンプリングラッチ部122は、第1ソース出力イネーブル信号 SOE1が入力される時、サンプリングラッチに保存された一部のデータをホルディングラッチ部123に伝達し、第2ソース出力イネーブル信号 SOE2が入力される時、サンプリングラッチに保存された残りのデータをホルディングラッチ部123に伝達する。
ここで、第1ソース出力イネーブル信号 SOE1及び第2ソース出力イネーブル信号 SOE2は、タイミング制御部150に供給される。

ホルディングラッチ部123は、外部から第1ソース出力イネーブル信号 SOE1が入力される時、サンプリングラッチから一部のデータの入力を受けて保存する。そして、ホルディングラッチ部123は、第2ソース出力イネーブル信号 SOE2が入力される時、サンプリングラッチから残りのデータの入力を受けて保存する。このために、ホルディングラッチ部123は、サンプリングラッチ部122と同じi個のホルディングラッチを具備する。ここで、ホルディングラッチの大きさ(保存可能なビット数)は、サンプリングラッチと同様にkビットに設定される。

レベルシフター部124は、ホルディングラッチ部123から供給されるデータの電圧レベルを上昇させてDAC部125に供給する。ここで、外部からデータ集積回路129に高い電圧レベルを持つデータを供給しようとすれば、高い電圧レベルに対応する回路部品を設置しなければならないので、製造コストが増加する。したがって、データ集積回路129の外部では低い電圧レベルを持つデータを供給し、この低い電圧レベルを持つデータをレベルシフター部124で高い電圧レベルへ昇圧させる。

DAC部125は、データのビット値(または階調値)に対応するデータ信号を生成し、生成されたデータ信号をバッファー部126に供給する。実際には、DAC部125は、データの階調値に対応する電圧及び/または電流を生成し、生成された電圧及び/または電流をデータ信号としてバッファー部126に供給する。

バッファー部126は、DAC部125から供給されるデータ信号を臨時保存した後、データ線Dに供給する。すると、画素140からデータ信号に対応する光が生成される。

このような本発明のデータ集積回路129で互いに隣接されてペアを成すように配置された2個のサンプリングラッチは、同じラインを利用してデータをホルディングラッチ部123に供給する。そして、互いに隣接されてペアを成すように配置された2個のホルディングラッチは、同じラインに供給されるデータを順次供給してもらう。つまり、互いにペアを成すように配置される2個のサンプリングラッチ及び2個のホルディングラッチは、k本のラインによって接続される(従来は2kのラインによって接続していた)。

図5は、サンプリングラッチ及びホルディングラッチの連結構造を示す図である。図5では、説明の便宜性のために互いにペアを成すように配置された2個のサンプリングラッチ122a、122b及び2個のホルディングラッチ123a、123bを示す。そして、データは6ビットであると仮定する。

図5に示すように、互いに隣接されるように位置する(ペアを成すように配置される)サンプリングラッチ122a、122bは、6ビットのデータが保存されうるように6ビットの大きさに設定される。

同様に、互いに隣接されるように位置されるホルディングラッチ123a、123bも6ビットのデータが保存できるように6ビットの大きさに設定される。そして、サンプリングラッチ122a、122bとホルディングラッチ123a、123bとの間には、6ビットのデータが送信できるように6本のラインが設置される。すなわち、本発明では、2個のサンプリングラッチ122a、122b及び2個のホルディングラッチ123a、123bが6本の配線を共有しながらデータを伝送する。

互いにペアを成すように配置されるサンプリングラッチ122a、122bのうち、 第1サンプリングラッチ122aは、第1ソース出力イネーブル信号 SOE1の供給を受け、第2サンプリングラッチ122bは、第2ソース出力イネーブル信号 SOE2の供給を受ける。

この場合、第1サンプリングラッチ122aは、第1ソース出力イネーブル信号 SOE1が供給される時、データを伝送し、第2サンプリングラッチ122bは、第2ソース出力イネーブル信号 SOE2が供給される時データを伝送する。ここで、第1ソース出力イネーブル信号 SOE1及び第2ソース出力イネーブル信号 SOE2は、図6に示されたように互いに異なる時間に供給される。したがって、第1サンプリングラッチ122a及び第2サンプリングラッチ122bは、互いに異なる時間にデータを出力する(ここで、第1サンプリングラッチ122a及び第2サンプリングラッチ122bは、交番的に配置される)。

互いにペアを成すように配置されるホルディングラッチ123a、123bのうち、第1ホルディングラッチ123aは、第1ソース出力イネーブル信号 SOE1の供給を受け、第2ホルディングラッチ123bは、第2ソース出力イネーブル信号 SOE2の供給を受ける。

この場合、第1ホルディングラッチ123aは、第1ソース出力イネーブル信号 SOE1が供給される時、データの伝送を受け、第2ホルディングラッチ123bは第2ソース出力イネーブル信号 SOE2が供給される時、データの送信を受ける。

したがって、第1ホルディングラッチ123aと第2ホルディングラッチ123bは、互いに異なる時間にデータの入力を受ける(ここで、第1ホルディングラッチ123a及び第2ホルディングラッチ123bは交番的に配置される)。

すなわち、本発明では互いにペアを成すように配置されるサンプリングラッチ122a、122bが互いに異なる時間にデータを出力し、互いにペアを成すように配置されるホルディングラッチ123a、123bが互いに異なる時間にデータの入力を受ける。

したがって、本発明の実施形態において、互いにペアを成すように配置されるサンプリングラッチ122a、122b及びホルディングラッチ123a、123bがk本のラインによって接続される。つまり、本発明の実施形態において、サンプリングラッチ部122とホルディングラッチ部123の間に従来の半分にあたるラインのみが設置される。このようにサンプリングラッチ部122とホルディングラッチ部123の間に設置されるラインが減少されるので、データ集積回路129のサイズを減少させることが可能となる。

また、サンプリングラッチ部122とホルディングラッチ部123の間に設置されるラインが減少されるので、製造コストを低減すると同時に設計自由度を確保することができる。

図7は、サンプリングラッチ及びホルディングラッチの構造を詳しく示す図である。
図7に示すように、サンプリングラッチ122a、122b及びホルディングラッチ123a、123b各々は、6個の1ビットラッチで構成される。

第1サンプリングラッチ122aを構成する1ビットラッチ各々には、第1スイッチSW1が含まれる。このような第1スイッチSW1は、外部から第1ソース出力イネーブル信号 SOE1が供給される時ターンオンされる。

第2サンプリングラッチ122bを構成する1ビットラッチ各々には、第2スイッチSW2が含まれる。このような第2スイッチSW2は、外部から第2ソース出力イネーブル信号 SOE2が供給される時ターンオンされる。

第1ホルディングラッチ123aを構成する1ビットラッチ各々には、第3スイッチSW3が含まれる。このような第3スイッチSW3は、外部から第1ソース出力イネーブル信号 SOE1が供給される時ターンオンされる。

第2ホルディングラッチ123bを構成する1ビットラッチ各々には、第4スイッチSW4が含まれる。このような第4スイッチSW4は外部から第2ソース出力イネーブル信号 SOE2が供給される時ターンオンされる。

このようなサンプリングラッチ122a、122b及びホルディングラッチ123a、123bのデータ伝送過程を図6と関連付けて詳しく説明する。

まず、第1サンプリングラッチ122aは、サンプリング信号が供給される時に外部から供給される6ビットのデータを保存する。第1サンプリングラッチ122aにデータが保存された後、第2サンプリングラッチ122bにサンプリング信号が供給される。

サンプリング信号の供給を受けた第2サンプリングラッチ122bは、外部から供給される6ビットのデータを保存する。このようにして、実際には、サンプリングラッチ部122に含まれたサンプリングラッチは、順次供給されるサンプリング信号に対応して順次データを保存する。

サンプリングラッチ部122にデータがすべて保存された後、第1ソース出力イネーブル信号 SOE1が供給される。第1ソース出力イネーブル信号 SOE1が供給されると、第1スイッチSW1及び第3スイッチSW3がターンオンされる。すると、第1サンプリングラッチ122aに保存されたデータが、第1ホルディングラッチ123aに供給される。実際に、第1ソース出力イネーブルSOE1信号が供給されると、図8(a)のように互いにペアを成すように配置されるホルディングラッチのうち、第1ホルディングラッチ123aにデータが供給される。

以後、第1ソース出力イネーブル信号 SOE1と異なる時間に第2ソース出力イネーブル信号 SOE2が供給される。第2ソース出力イネーブル信号 SOE2が供給されると、第2スイッチSW2及び第4スイッチSW4がターンオンされる。すると、第2サンプリングラッチ122bに保存されたデータが、第2ホルディングラッチ123bに供給される。実際に、第2ソース出力イネーブル信号 SOE2が供給されると、図8(b)のように互いにペアを成すように配置されるホルディングラッチのうち、第2ホルディングラッチ123bにデータが供給される。

以後、ホルディングラッチ部123に保存されたデータは、レベルシフター部124及びDAC部125を経由してデータ信号に変換され、変換されたデータ信号は、バッファー部126を経由してデータ線Dに供給される。すると、画素140から所定の輝度の光が生成されて所定の画像が表示される。

以上、添付の図面を参照しながら本発明の好適な実施形態について説明したが、前記説明は単に本発明を説明するための目的であり、意味限定や請求の範囲に記載された本発明の範囲を制限するためのものではない。したがって、前記説明によって当業者であれば、本発明の技術思想を逸脱しない範囲で各種の変更および修正が可能であることはいうまでもない。

本発明のデータ集積回路及びこれを利用した発光表示装置は、所定の輝度の映像を表示するようにしたので、発光表示装置の製造分野で利用可能である。

従来のサンプリングラッチ部及びホルディングラッチ部を示す図である。 従来のサンプリングラッチとホルディングラッチ部の間の配線接続関係を示す図である。 本発明の実施形態による発光表示装置を示す図である。 図3に示されたデータ集積回路の構成を示す図である。 本発明のサンプリングラッチとホルディングラッチ部の間の配線接続関係を示す図である。 図5に示されたサンプリングラッチ及びホルディングラッチ部に供給される駆動波形を示す図である。 図5に示されたサンプリングラッチ及びホルディングラッチを詳しく示す図である。 図4に示されたサンプリングラッチ部とホルディングラッチ部の間のデータ伝送過程を示す図である。

符号の説明

10 サンプリングラッチ部
20 ホルディングラッチ部
10a サンプリングラッチ
10b サンプリングラッチ
20a ホルディングラッチ
20b ホルディングラッチ
122a サンプリングラッチ
122b サンプリングラッチ
123a ホルディングラッチ
123b ホルディングラッチ
110 走査駆動部
120 データ駆動部
121 シフトレジスター部
122 サンプリングラッチ部
123 ホルディングラッチ部
124 レベルシフター部
125 DAC部
126 バッファー部
129 データ集積回路
130 画像表示部
140 画素
150 タイミング制御部

Claims (24)

1. 順次サンプリング信号を生成するためのシフトレジスター部と、
   前記サンプリング信号が供給される時、順次データを保存し、第1制御信号に対応して前記データのうち一部のデータを出力し、第2制御信号に対応して前記データのうち残りのデータを出力するサンプリングラッチ部と、
   前記第1制御信号に対応して前記一部のデータの入力を受け、前記第2制御信号に対応して前記残りのデータの入力を受けるホルディングラッチ部と、
   前記ホルディングラッチ部に保存されたデータを階調値に対応するデータ信号に変換するデジタル−アナログ変換部と
   を具備することを特徴とするデータ集積回路。
2. 前記サンプリングラッチ部は、kビットのデータを保存するためにkビットからなる複数のサンプリングラッチを具備し、互いに隣接されるように配置された2個の前記サンプリングラッチは、k本のラインを共有しながら前記データを出力することを特徴とする請求項１に記載のデータ集積回路。
3. 前記ホルディングラッチ部は、kビットからなる複数のホルディングラッチを具備し、互いに隣接されるように配置された2個の前記ホルディングラッチは、前記k本のラインを共有しながら前記データの入力を受けることを特徴とする請求項２に記載のデータ集積回路。
4. 前記サンプリングラッチ及びホルディングラッチ各々は、k個の1ビットラッチからなることを特徴とする請求項３に記載のデータ集積回路。
5. 前記互いに隣接されるように配置された2個の前記サンプリングラッチのうち、第1サンプリングラッチを構成する前記1ビットラッチ各々は、前記第1制御信号が供給される時にターンオンされる第1スイッチを具備することを特徴とする請求項４に記載のデータ集積回路。
6. 前記互いに隣接されるように配置された2個の前記サンプリングラッチのうち、第2サンプリングラッチを構成する前記1ビットラッチ各々は前記第2制御信号が供給される時にターンオンされる第2スイッチを具備することを特徴とする請求項５に記載のデータ集積回路。
7. 前記互いに隣接されるように配置された2個の前記ホルディングラッチのうち、第1ホルディングラッチを構成する前記1ビットラッチ各々は、前記第1制御信号が供給される時にターンオンされる第3スイッチを具備することを特徴とするデータ請求項６に記載の集積回路。
8. 前記互いに隣接されるように配置された2個の前記ホルディングラッチのうち、第2ホルディングラッチを構成する前記1ビットラッチ各々は前記第2制御信号が供給される時にターンオンされる第4スイッチを具備することを特徴とするデータ請求項７に記載の集積回路。
9. 前記第1制御信号が供給される時前記第1サンプリングラッチに保存されたデータが、前記第1ホルディングラッチに供給され、前記第2制御信号が供給される時に前記第2サンプリングラッチに保存されたデータが、前記第2ホルディングラッチに供給されることを特徴とする請求項８に記載のデータ集積回路。
10. 前記第1制御信号及び第2制御信号は、互いに異なる時間に供給されることを特徴とする請求項１に記載のデータ集積回路。
11. 前記ホルディングラッチ部と前記デジタル−アナログ変換部の間に設置され、前記ホルディングラッチ部から供給される前記データの電圧レベルを昇圧するためのレベルシフター部と、
    前記デジタルーアナログ変換部の出力端に設置され、前記データ信号を臨時的に決め、データ線に供給するためのバッファー部をさらに具備することを特徴とする請求項１に記載のデータ集積回路。
12. データ線と走査線に接続されてデータ信号に対応する光を発生するための画素を含む画像表示部と、
    前記走査線に走査信号を順次供給するための走査駆動部と、
    前記データ線に前記データ信号を供給するための少なくとも一つのデータ集積回路を含むデータ駆動部を具備し、
    前記データ集積回路各々は、順次サンプリング信号を生成するためのシフトレジスター部と、
    前記サンプリング信号が供給される時順次データを保存し、第1期間の間前記データのうち、一部データを出力し、前記第1期間と重畳されない第2期間の間前記データのうち、残りのデータを出力するためのサンプリングラッチ部と、
    前記第1期間の間前記一部データの入力を受け、前記第2期間の間前記残りのデータの入力を受けるホルディングラッチ部と、
    前記ホルディングラッチ部に保存されたデータを階調値に対応するデータ信号に変換するためのデジタルーアナログ変換部を具備することを特徴とする発光表示装置。
13. 前記第1期間の間第1制御信号を前記サンプリングラッチ部及びホルディングラッチ部に供給し、前記第2期間の間第2制御信号を前記サンプリングラッチ部及びホルディングラッチ部に供給するためのタイミング制御部をさらに具備することを特徴とする請求項１２に記載の発光表示装置。
14. 前記サンプリングラッチ部は、kビットのデータを保存するためにkビットからなる複数のサンプリングラッチを具備し、
    互いに隣接されるように配置された2個の前記サンプリングラッチは、k本のラインを共有しながら前記データを出力することを特徴とする請求項１３に記載の発光表示装置。
15. 前記ホルディングラッチ部は、kビットからなる複数のホルディングラッチを具備し、
    互いに隣接されるように配置された2個の前記ホルディングラッチは、前記k本のラインを共有しながら前記データの入力を受けることを特徴とする請求項１４に記載の発光表示装置。
16. 前記互いに隣接されるように配置された2個のサンプリングラッチのうち、第1サンプリングラッチは、前記第1制御信号が供給される時ターンオンされ、前記データを前記k本のラインに供給するための少なくとも一つの第1スイッチを具備することを特徴とする請求項１５に記載の発光表示装置。
17. 前記互いに隣接されるように位置された2個のサンプリングラッチのうち、第2サンプリングラッチは前記第2制御信号が供給される時ターンオンされ、前記データを前記k本のラインに供給するための少なくとも一つの第2スイッチを具備することを特徴とする請求項１６に記載の発光表示装置。
18. 前記互いに隣接されるように配置された2個のホルディングラッチのうち、第1ホルディングラッチは前記第1制御信号が供給される時ターンオンされ、前記k本のラインからデータの入力を受けるための少なくとも一つの第3スイッチを具備することを特徴とする請求項１７に記載の発光表示装置。
19. 前記互いに隣接されるように配置された2個のホルディングラッチのうち、第2ホルディングラッチは前記第2制御信号が供給される時ターンオンされ、前記k本のラインからデータの入力を受けるための少なくとも一つの第4スイッチを具備することを特徴とする請求項１７に記載の発光表示装置。
20. 前記ホルディングラッチ部と、
    前記デジタルーアナログ変換部の間に設置され、前記ホルディングラッチ部から供給される前記データの電圧レベルを昇圧するためのレベルシフター部と、
    前記デジタルーアナログ変換部の出力端に設置され、前記データ信号を臨時的に決めてデータ線に供給するためのバッファー部と
    をさらに具備することを特徴とする請求項１２に記載の発光表示装置。
21. シフトレジスター部で順次サンプリング信号を生成する段階と、
    前記サンプリング信号が供給される時に交番的に配置された第1サンプリングラッチ及び第2サンプリングラッチにデータを順次保存する段階と、
    前記第1サンプリングラッチに保存されたデータを第1制御信号に対応して出力する段階と、
    前記第1制御信号に対応して前記第1サンプリングラッチから出力されるデータを第1ホルディングラッチに保存する段階と、
    前記第2サンプリングラッチに保存されたデータを第2制御信号に対応して出力する段階と、
    前記第2制御信号に対応して前記第2サンプリングラッチから出力されるデータを前記第1ホルディングラッチと交番的に配置された第2ホルディングラッチに保存する段階と、
    前記第1ホルディングラッチ及び第2ホルディングラッチに保存されたデータをデータ信号に変換する段階と、
    前記データ信号を利用して所定の画像を表示する段階と
    を含むことを特徴とする発光表示装置の駆動方法。
22. 前記第1制御信号及び第2制御信号は、互いに異なる時間に供給されることを特徴とする請求項２１に記載の発光表示装置の駆動方法。
23. 互いに隣接されるように配置された第1サンプリングラッチ及び第2サンプリングラッチは、同一ラインに前記データを出力することを特徴とする請求項２２に記載の発光表示装置の駆動方法。
24. 互いに隣接されるように配置された第1ホルディングラッチ及び第2ホルディングラッチは、同一ラインに供給される前記データの入力を受けることを特徴とする請求項２２に記載の発光表示装置の駆動方法。
    

Images