JPS59138184A - マトリクスカラ−テレビパネル駆動回路 - Google Patents
マトリクスカラ−テレビパネル駆動回路Info
- Publication number
- JPS59138184A JPS59138184A JP58012279A JP1227983A JPS59138184A JP S59138184 A JPS59138184 A JP S59138184A JP 58012279 A JP58012279 A JP 58012279A JP 1227983 A JP1227983 A JP 1227983A JP S59138184 A JPS59138184 A JP S59138184A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- circuit
- pulse width
- drive circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 7
- 230000015654 memory Effects 0.000 claims abstract description 17
- 238000000926 separation method Methods 0.000 claims abstract description 8
- 230000001360 synchronised effect Effects 0.000 claims abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000012769 display material Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000005070 sampling Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は時分割駆動を行なってカラーテレビ画像を表示
丁るマトリクスカラーテレビパネルの駆動回路に関丁る
。
丁るマトリクスカラーテレビパネルの駆動回路に関丁る
。
ここで述べるマトリクスカラーテレビパネルとは、画面
全体が例えばＸＹ方向にそれぞれ細分化された絵素で構
成され各絵素は少な《も一つ以上の色画素、例えば赤（
以下Ｒ）、緑（以下Ｇ）、青（以下Ｂ）の色画素から成
り、各色画素は選択回路によって該色画素に対応したカ
ラーテレビ信号が分配印加される事によりカラーテレビ
表示を行なわせるものである。表示材料としては液晶、
蛍光体、ＥＣ材料、強誘電性材料その他各種あるが、本
発明にあっては画像信号の印加方式に係るものであるか
ら以後の記述では液晶を例として記述を行なう。
全体が例えばＸＹ方向にそれぞれ細分化された絵素で構
成され各絵素は少な《も一つ以上の色画素、例えば赤（
以下Ｒ）、緑（以下Ｇ）、青（以下Ｂ）の色画素から成
り、各色画素は選択回路によって該色画素に対応したカ
ラーテレビ信号が分配印加される事によりカラーテレビ
表示を行なわせるものである。表示材料としては液晶、
蛍光体、ＥＣ材料、強誘電性材料その他各種あるが、本
発明にあっては画像信号の印加方式に係るものであるか
ら以後の記述では液晶を例として記述を行なう。
従来の時分割駆動によりカラーテレビ画像表示を行なう
液晶駆動回路は第１図に示丁ブロック図のような構成で
ある。同期分離・色分離回路１は映像信号をＲ，Ｇ，Ｂ
色信号と同期信号に分離し、Ｒ色信号をＡＤ変換器２−
Ｒ，Ｇ色信号をＡＤ変換器２−Ｇ，Ｂ色信号をＡＤ変換
器２−Ｂ、同期信号を制御回路６にそれぞれ伝達する。
液晶駆動回路は第１図に示丁ブロック図のような構成で
ある。同期分離・色分離回路１は映像信号をＲ，Ｇ，Ｂ
色信号と同期信号に分離し、Ｒ色信号をＡＤ変換器２−
Ｒ，Ｇ色信号をＡＤ変換器２−Ｇ，Ｂ色信号をＡＤ変換
器２−Ｂ、同期信号を制御回路６にそれぞれ伝達する。
ＡＤ変換器２−Ｒ（Ｇ、Ｂ）はＲ（Ｇ、Ｂ）色信号をデ
ジタル記憶回路４−Ｒ（Ｇ、Ｂ）に伝送する。デジタル
記憶回路４−Ｒ（Ｇ、Ｂ）は１行分のＲ（Ｇ、Ｂ）色信
号を記憶し、制御回路乙の信号に同期し又例えば水平走
査線の帰線期間内に並列にデータをデジタルラッチ５−
Ｒ（Ｇ、Ｂ）に伝送する。デジタルラッチ５−Ｒ（Ｇ、
Ｂ）は前記データを水平走査期間中保持しつつ、列電極
ドライバーを兼ねたパルス幅変調回路６−１−Ｒ（Ｇ、
Ｂ）、・・・・、６−ｎ−Ｒ（、Ｇ、Ｂ）Ｋ出力−する
。
ジタル記憶回路４−Ｒ（Ｇ、Ｂ）に伝送する。デジタル
記憶回路４−Ｒ（Ｇ、Ｂ）は１行分のＲ（Ｇ、Ｂ）色信
号を記憶し、制御回路乙の信号に同期し又例えば水平走
査線の帰線期間内に並列にデータをデジタルラッチ５−
Ｒ（Ｇ、Ｂ）に伝送する。デジタルラッチ５−Ｒ（Ｇ、
Ｂ）は前記データを水平走査期間中保持しつつ、列電極
ドライバーを兼ねたパルス幅変調回路６−１−Ｒ（Ｇ、
Ｂ）、・・・・、６−ｎ−Ｒ（、Ｇ、Ｂ）Ｋ出力−する
。
変調回路６−１−Ｒ（Ｇ、Ｂ）、・・・、６−ｎ−Ｒ（
ＧｌＢ）はデジタルランチから出力されるデジタルデー
タに応じて出力パルスのパルス幅を変調して、液晶カラ
ーパネルの列電極８−１−Ｒ（Ｇ、Ｂ）、・・・・、８
ｎ−Ｒ（Ｇ、Ｂ ）［印加さレル実効電圧を制御する
。制御回路３は入力された同期信号に同期しデジタル記
憶回路のデータシフト指令、デジタルラッチ回路のラン
チ指令、行電極ドライバー７の制御を行なう。行電極ド
ライバーは制御回路の信号に従って行電極９−１、・・
・・・・、９−ｍの１つを選択する。つぎに列電極の１
本を駆動するＩＣ構成を示すために、第１図の列電極８
−１−Ｒに対応するデジタル記憶回路４−Ｒ、デジタル
ラッチ５−Ｒ１変調回路６−１−Ｒを拡大した回路図を
第２図に示ｊ。
ＧｌＢ）はデジタルランチから出力されるデジタルデー
タに応じて出力パルスのパルス幅を変調して、液晶カラ
ーパネルの列電極８−１−Ｒ（Ｇ、Ｂ）、・・・・、８
ｎ−Ｒ（Ｇ、Ｂ ）［印加さレル実効電圧を制御する
。制御回路３は入力された同期信号に同期しデジタル記
憶回路のデータシフト指令、デジタルラッチ回路のラン
チ指令、行電極ドライバー７の制御を行なう。行電極ド
ライバーは制御回路の信号に従って行電極９−１、・・
・・・・、９−ｍの１つを選択する。つぎに列電極の１
本を駆動するＩＣ構成を示すために、第１図の列電極８
−１−Ｒに対応するデジタル記憶回路４−Ｒ、デジタル
ラッチ５−Ｒ１変調回路６−１−Ｒを拡大した回路図を
第２図に示ｊ。
ＡＤ変換器は４ピントの場合である。こめビット数は表
示品質を満足する最小値である。４−Ｒ′はデジタル記
憶回路の１段部分、５−Ｒ′はデジタルラッチ回路の１
段部分である。デジタル記憶回路の１段部分は４個のＩ
）−ＦＦ（Ｄ型フリップ）１２で構成される。各Ｄ−Ｆ
ＦにはＡＤ変換器の出力１１−１、・・・、１１−４が
１本ずつ入れられデータシフト指令パルス線１０に印加
されるデータシフト指令パルスに従ってＤ−ＦＦに記憶
される。
示品質を満足する最小値である。４−Ｒ′はデジタル記
憶回路の１段部分、５−Ｒ′はデジタルラッチ回路の１
段部分である。デジタル記憶回路の１段部分は４個のＩ
）−ＦＦ（Ｄ型フリップ）１２で構成される。各Ｄ−Ｆ
ＦにはＡＤ変換器の出力１１−１、・・・、１１−４が
１本ずつ入れられデータシフト指令パルス線１０に印加
されるデータシフト指令パルスに従ってＤ−ＦＦに記憶
される。
１１−１：、・・・・・、１１−４’は次段への出力線
である。
である。
デジタルランチ回路５−Ｒ′も４個のＤ−ＦＦ ｌ ３
で構成される。デジタル記憶回路の出力はランチ指令ハ
ルス線１ＺＶｃ印加されるランチ指令パルスに従ってＤ
−ＦＦＫ水平走査期間中保持されつつ、変調回路の４ビ
ツト〜１６ビノトデコーダ１４Ｖｃ出力されろ。テコー
ダ１４は入力された４ビット信号をデコードし、その出
力で１６個のトランスミッションゲート１５の中の１つ
を選択することにより１６本の変調信号線１６−１、・
・・・・・、１６−１６の１本を列電極駆動線１８に接
続し、中間調表示を得る。
で構成される。デジタル記憶回路の出力はランチ指令ハ
ルス線１ＺＶｃ印加されるランチ指令パルスに従ってＤ
−ＦＦＫ水平走査期間中保持されつつ、変調回路の４ビ
ツト〜１６ビノトデコーダ１４Ｖｃ出力されろ。テコー
ダ１４は入力された４ビット信号をデコードし、その出
力で１６個のトランスミッションゲート１５の中の１つ
を選択することにより１６本の変調信号線１６−１、・
・・・・・、１６−１６の１本を列電極駆動線１８に接
続し、中間調表示を得る。
上記１列電極駆動部分に必要なゲート数はＣＭＯ８構成
゛で約１５０ゲートである。例えば列電極数が３００本
のとき列電極駆動部分は約４万５千ゲートと大きなゲー
ト数が必要である。ゲート数が多いことは、ＩＣ歩留の
低下、ＩＣチップ面積の増大、消費電力の増大をもたら
丁。さらに駆動回路全体を見ると、Ｒ，Ｇ、Ｂ色信号ご
とに必要なＡＤ変換器が、駆動回路のコスト増大、消費
電力増大、占有体積増大等の欠点をもたらし１こ。
゛で約１５０ゲートである。例えば列電極数が３００本
のとき列電極駆動部分は約４万５千ゲートと大きなゲー
ト数が必要である。ゲート数が多いことは、ＩＣ歩留の
低下、ＩＣチップ面積の増大、消費電力の増大をもたら
丁。さらに駆動回路全体を見ると、Ｒ，Ｇ、Ｂ色信号ご
とに必要なＡＤ変換器が、駆動回路のコスト増大、消費
電力増大、占有体積増大等の欠点をもたらし１こ。
丁なわち従来の駆動回路は、列電極駆動部分のゲート数
の膨大さ、ＡＤ変換器の必要性に起因してコストが高い
、実装面積が太きい、消費電力が太きい、信頼性が低い
という欠点を有していた。
の膨大さ、ＡＤ変換器の必要性に起因してコストが高い
、実装面積が太きい、消費電力が太きい、信頼性が低い
という欠点を有していた。
本発明は少な（も１本以上のアナログラインメモリおよ
び複数のアナログ−パルス幅変換器を用いて、駆動回路
の素子数を減少することを要旨とし、従来の駆動回路の
欠点を一掃した、低コスト、コンパクト、低消費電力、
高信頼性の駆動回路を提供することを目的とする。
び複数のアナログ−パルス幅変換器を用いて、駆動回路
の素子数を減少することを要旨とし、従来の駆動回路の
欠点を一掃した、低コスト、コンパクト、低消費電力、
高信頼性の駆動回路を提供することを目的とする。
本発明の実施例のブロック図を第３図に示す。
第１図の従来例と同様の機能を有する構成要素は同番号
とした。第４図は列電極駆動部分を拡大した回路図であ
る。同期分離・色分離回路１で形成されたＲ（Ｇ、Ｂ）
色信号はデジタル化されることなくアナログ値のままア
ナログラインメモリ２２−４（Ｇ、Ｂ）Ｋ伝送される。
とした。第４図は列電極駆動部分を拡大した回路図であ
る。同期分離・色分離回路１で形成されたＲ（Ｇ、Ｂ）
色信号はデジタル化されることなくアナログ値のままア
ナログラインメモリ２２−４（Ｇ、Ｂ）Ｋ伝送される。
アナログラインメモリ２２−Ｒは１行分のＲ（Ｇ、Ｂ）
色信号をアナログ値で記憶し、制御回路２３の信号に同
期して、例えば水平走査線の帰線期間内に並列にアナロ
グ値をアナログラッチ２ｌ−１−Ｒ（Ｇ、Ｂ）、・・・
・・、２１− ｎ −Ｒ（Ｇ、 Ｂ ） ＶＣ伝送’Ｔ
ル。
色信号をアナログ値で記憶し、制御回路２３の信号に同
期して、例えば水平走査線の帰線期間内に並列にアナロ
グ値をアナログラッチ２ｌ−１−Ｒ（Ｇ、Ｂ）、・・・
・・、２１− ｎ −Ｒ（Ｇ、 Ｂ ） ＶＣ伝送’Ｔ
ル。
アナログラッチは前記データを水平走査期間中保持しつ
つ、アナログ−パルス幅変換器２Ｏ−１−Ｒ（Ｇ、Ｂ）
、・・・・・、２Ｏ−ｎ−Ｒ（Ｇ、Ｂ）に出力する。ア
ナログ−パルス幅変換器２Ｏ−１−Ｒは前記保持された
アナログデータおよび時間とともに変化する比較アナロ
グデータを比較し、二つＪ〕値の大小に応じて出力パル
スのパルス幅を変調して、液晶カラーパネルの列電極８
−１−４（Ｇ、Ｂ）、−・・、８−ｎ−Ｒ（Ｇ、Ｂ）［
印加−ｆ ル’ｌ［圧を制御する。
つ、アナログ−パルス幅変換器２Ｏ−１−Ｒ（Ｇ、Ｂ）
、・・・・・、２Ｏ−ｎ−Ｒ（Ｇ、Ｂ）に出力する。ア
ナログ−パルス幅変換器２Ｏ−１−Ｒは前記保持された
アナログデータおよび時間とともに変化する比較アナロ
グデータを比較し、二つＪ〕値の大小に応じて出力パル
スのパルス幅を変調して、液晶カラーパネルの列電極８
−１−４（Ｇ、Ｂ）、−・・、８−ｎ−Ｒ（Ｇ、Ｂ）［
印加−ｆ ル’ｌ［圧を制御する。
制御回路２６は入力された同期信号に同期し、アナログ
ラインメモリのサンプリング指令、アナログランチ回路
のラッチ指令、比較アナログデータめ生成を行なう。
ラインメモリのサンプリング指令、アナログランチ回路
のラッチ指令、比較アナログデータめ生成を行なう。
第４図に列電極の１本（第３図の列電極８−１−Ｒ）を
駆動する列電極駆動回路の構成を示し、第４図の各点の
波形を第５図のタイミングチャートに示す。サンプリン
グクロック線２６に印加されるサンプリングクロックＣ
はＤ−ＦＦに入力しサンプリングパルスｄを生成する。
駆動する列電極駆動回路の構成を示し、第４図の各点の
波形を第５図のタイミングチャートに示す。サンプリン
グクロック線２６に印加されるサンプリングクロックＣ
はＤ−ＦＦに入力しサンプリングパルスｄを生成する。
サンプリングパルスは、時刻Ｔ、にスイッチ２９を閉ｔ
：、Ｒ色信号線に印加された波形ａの時刻Ｔ１での値を
アナログメモリ素子６０に記憶させる。素子６０の記憶
波形はｅである。ｎ回のサンプリングが終了した時刻Ｔ
２でサンプリングクロックは休止する。
：、Ｒ色信号線に印加された波形ａの時刻Ｔ１での値を
アナログメモリ素子６０に記憶させる。素子６０の記憶
波形はｅである。ｎ回のサンプリングが終了した時刻Ｔ
２でサンプリングクロックは休止する。
ある時刻、例えば水平同期信号すが（る時刻Ｔ３にラン
チ指令線２５に印加されるランチパルスｆがスイッチ３
１を閉じアナログメモリ素子６０に記憶されているアナ
ログデータなアナログメモリ素子６２に転送し、Ｔ３〜
Ｔｏの時間アナログデータを保持する。
チ指令線２５に印加されるランチパルスｆがスイッチ３
１を閉じアナログメモリ素子６０に記憶されているアナ
ログデータなアナログメモリ素子６２に転送し、Ｔ３〜
Ｔｏの時間アナログデータを保持する。
なおこのデータ転送は他の列電極駆動回路も同時に一括
して行なう。保持されたアナログデータｈはアナログ−
パルス幅変換器２Ｏ−１−Ｒを構成する、アナログコン
パレータ６６に入力され制御回路２６で生成された比較
アナログデータｇと比較されて比較出力１を得る。
して行なう。保持されたアナログデータｈはアナログ−
パルス幅変換器２Ｏ−１−Ｒを構成する、アナログコン
パレータ６６に入力され制御回路２６で生成された比較
アナログデータｇと比較されて比較出力１を得る。
比較出力ｌは選択スイッチ６４に作用し、例えば映像ア
ナログデータが比較アナログデータより大きいＴ３〜Ｔ
、の間画素ＯＮ信号が印加されたＯＮ電位線２８−ＯＮ
を列電極８−１−Ｒに接続する。前記２つのデータの大
小が反転する１４〜１６間はＯＦＦ電位線２８−ＯＦＦ
を列電極に接続することにより列電極への印加電圧を映
像アナログデータに応じてパルス幅変調する。ガンマ補
正は比較アナログデータ電位を時刻に対して非線形に変
化させることにより行なう。
ナログデータが比較アナログデータより大きいＴ３〜Ｔ
、の間画素ＯＮ信号が印加されたＯＮ電位線２８−ＯＮ
を列電極８−１−Ｒに接続する。前記２つのデータの大
小が反転する１４〜１６間はＯＦＦ電位線２８−ＯＦＦ
を列電極に接続することにより列電極への印加電圧を映
像アナログデータに応じてパルス幅変調する。ガンマ補
正は比較アナログデータ電位を時刻に対して非線形に変
化させることにより行なう。
また映像信号の電位に応じて行なうオートレベル調整は
比較アナログデータのスタート電位および電位変化率を
変えることにより行なう。スイッチ２９．３１．３４は
例えば通常のトランスミノションゲ−１・である。アナ
ログメモリ素子６０．６２は例えばキャパシタである。
比較アナログデータのスタート電位および電位変化率を
変えることにより行なう。スイッチ２９．３１．３４は
例えば通常のトランスミノションゲ−１・である。アナ
ログメモリ素子６０．６２は例えばキャパシタである。
アナログコンノよレータ６６は例えば差動アンプである
。
。
本発明による駆動回路の一列電極駆動回路当りのゲート
数は約１６ゲートである。前に述べたように従来例では
該ゲート数は約１５０ゲートであったので、本発明では
ゲート数が従来例の１０分の１１Ｌ減少した。さらに従
来必要であった３個のＡＤ変換器が不要になった。
数は約１６ゲートである。前に述べたように従来例では
該ゲート数は約１５０ゲートであったので、本発明では
ゲート数が従来例の１０分の１１Ｌ減少した。さらに従
来必要であった３個のＡＤ変換器が不要になった。
なおアナログラインメモリとアナログランチ間、アナロ
グランチとアナログコンノくレータ間の少な（も一方に
バッファーアンプを設けても同様に機能する。またアナ
ログラインメモリやアナログラッチにＣＣ’Ｄ等の電荷
転送素子を用いることも可能である。また本発明は、マ
トリクスの交点の色画素にダイオード、バリスタ等の非
線型素子を配設し、交点画素への印加電圧を〕＜１１７
幅変調で制御して印加する場合も有効である。
グランチとアナログコンノくレータ間の少な（も一方に
バッファーアンプを設けても同様に機能する。またアナ
ログラインメモリやアナログラッチにＣＣ’Ｄ等の電荷
転送素子を用いることも可能である。また本発明は、マ
トリクスの交点の色画素にダイオード、バリスタ等の非
線型素子を配設し、交点画素への印加電圧を〕＜１１７
幅変調で制御して印加する場合も有効である。
以上のように本発明は、少なくとも１本以上のアナログ
ラインメモリおよび複数のアナログノ（ルス幅変換器を
用いることによって駆動回路の素子数を減少させたもの
であり、低コスト、小型、低消費電力、高信頼性のマト
リクスカラーテレピノ（ネルの駆動回路を提供するとい
う多大の効果を有する。
ラインメモリおよび複数のアナログノ（ルス幅変換器を
用いることによって駆動回路の素子数を減少させたもの
であり、低コスト、小型、低消費電力、高信頼性のマト
リクスカラーテレピノ（ネルの駆動回路を提供するとい
う多大の効果を有する。
第１図は従来例を示すブロック図、第２図は従来例の一
列電極駆動回路の回路図、第３図は本発明による実施例
を示すブロック図、第４図は本発明による実施例の一列
電極駆動回路の回路図、第５図は第４図を説明するだめ
のタイムチャートである０ ２−Ｒ（Ｇ、Ｂ）・・・・・ＡＤ変換器、４−Ｒ（Ｇ、
Ｂ）・・デジタル記憶回路、５−Ｒ（Ｇ、Ｂ）・・・・
デジタルラッチ、６−１−Ｒ（Ｇ、Ｂ）、・・・・・、
６− ｎ −Ｒ（Ｇ、、Ｂ）・パルス幅変調回路、 ７・・・・・行電極ドライバ、 ２２−Ｒ（Ｇ、Ｂ） ・ ・アナログラインメモリ、
２ｌ−１−Ｒ（Ｇ、Ｂ）、・・・・・、２ｌ−ｎ−Ｒ（
Ｇ、Ｂ）・・・・アナログラッチ、 ２Ｏ−１−４（Ｇ、Ｂ）、・・・・・、２Ｏ−ｎ−Ｒ（
Ｇ、Ｂ）・・・・アナログ−パルス幅変換器、８・・・
・列電極、 ９・・・・行電極。
列電極駆動回路の回路図、第３図は本発明による実施例
を示すブロック図、第４図は本発明による実施例の一列
電極駆動回路の回路図、第５図は第４図を説明するだめ
のタイムチャートである０ ２−Ｒ（Ｇ、Ｂ）・・・・・ＡＤ変換器、４−Ｒ（Ｇ、
Ｂ）・・デジタル記憶回路、５−Ｒ（Ｇ、Ｂ）・・・・
デジタルラッチ、６−１−Ｒ（Ｇ、Ｂ）、・・・・・、
６− ｎ −Ｒ（Ｇ、、Ｂ）・パルス幅変調回路、 ７・・・・・行電極ドライバ、 ２２−Ｒ（Ｇ、Ｂ） ・ ・アナログラインメモリ、
２ｌ−１−Ｒ（Ｇ、Ｂ）、・・・・・、２ｌ−ｎ−Ｒ（
Ｇ、Ｂ）・・・・アナログラッチ、 ２Ｏ−１−４（Ｇ、Ｂ）、・・・・・、２Ｏ−ｎ−Ｒ（
Ｇ、Ｂ）・・・・アナログ−パルス幅変換器、８・・・
・列電極、 ９・・・・行電極。
Claims (2)
- （１） 行電極、列電極を有しその交叉部分を表示材
料を配設した色画素として行ごとに時分割駆動し、カラ
ー画像表示を行なうマトリクスカラーテレビパネルを駆
動する行電極駆動回路、列電極駆動回路、同期分離・色
分離回路、制御回路からなる駆動回路において、前記列
電極駆動回路が少なくも１本以上のアナログラインメモ
リ、複数のアナログランチ、複数のアナログーハルス幅
変換器で構成されることを特徴とするマトリクスカラー
テレビパネル駆動回路。 - （２）表示材料が液晶であることを特徴とする特許レビ
パネル駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58012279A JPS59138184A (ja) | 1983-01-28 | 1983-01-28 | マトリクスカラ−テレビパネル駆動回路 |
| US06/572,319 US4591902A (en) | 1983-01-28 | 1984-01-20 | Matrix type color television panel driver circuit |
| GB08402108A GB2134302B (en) | 1983-01-28 | 1984-01-26 | Matrix type colour television panel driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58012279A JPS59138184A (ja) | 1983-01-28 | 1983-01-28 | マトリクスカラ−テレビパネル駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59138184A true JPS59138184A (ja) | 1984-08-08 |
Family
ID=11800921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58012279A Pending JPS59138184A (ja) | 1983-01-28 | 1983-01-28 | マトリクスカラ−テレビパネル駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4591902A (ja) |
| JP (1) | JPS59138184A (ja) |
| GB (1) | GB2134302B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6187134A (ja) * | 1984-09-14 | 1986-05-02 | Seiko Epson Corp | カラ−液晶表示装置 |
| JPS6289089A (ja) * | 1985-10-16 | 1987-04-23 | 株式会社日立製作所 | 表示駆動回路 |
| JPS63173033A (ja) * | 1986-12-31 | 1988-07-16 | サムスン、エレクトロニクス、カンパニー、リミテッド | 液晶フイルタを利用したテレビ画面のカラープリント方法 |
| JPH07152338A (ja) * | 1994-09-05 | 1995-06-16 | Hitachi Ltd | 表示駆動装置 |
| JPH0850273A (ja) * | 1995-08-10 | 1996-02-20 | Seiko Epson Corp | カラー液晶表示装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184114A (en) * | 1982-11-04 | 1993-02-02 | Integrated Systems Engineering, Inc. | Solid state color display system and light emitting diode pixels therefor |
| JPS60158780A (ja) * | 1984-01-27 | 1985-08-20 | Sony Corp | 表示装置 |
| JPS61173293A (ja) * | 1985-01-29 | 1986-08-04 | 松下電器産業株式会社 | デイジタル駆動方式カラ−デイスプレイ装置 |
| JPS61219023A (ja) * | 1985-03-23 | 1986-09-29 | Sharp Corp | 液晶表示装置 |
| CA1233282A (en) * | 1985-05-28 | 1988-02-23 | Brent W. Brown | Solid state color display system and light emitting diode pixels therefor |
| US5191647A (en) * | 1985-08-30 | 1993-03-02 | Minolta Camera Kabushiki Kaisha | Image data processing system |
| JPS6273294A (ja) * | 1985-09-27 | 1987-04-03 | カシオ計算機株式会社 | 画像表示装置 |
| JPH0754377B2 (ja) * | 1986-02-07 | 1995-06-07 | シチズン時計株式会社 | 液晶駆動方式 |
| EP0236111A3 (en) * | 1986-03-03 | 1989-07-19 | Seiko Instruments Inc. | Interface for a thin colour display panel |
| JPH0750389B2 (ja) * | 1987-06-04 | 1995-05-31 | セイコーエプソン株式会社 | 液晶パネルの駆動回路 |
| US5157386A (en) * | 1987-06-04 | 1992-10-20 | Seiko Epson Corporation | Circuit for driving a liquid crystal display panel |
| JP2852042B2 (ja) * | 1987-10-05 | 1999-01-27 | 株式会社日立製作所 | 表示装置 |
| JP2638010B2 (ja) * | 1987-11-30 | 1997-08-06 | カシオ計算機株式会社 | 画像表示装置 |
| JPH01147975A (ja) * | 1987-12-04 | 1989-06-09 | Stanley Electric Co Ltd | 液晶テレビジョン |
| US5012274A (en) * | 1987-12-31 | 1991-04-30 | Eugene Dolgoff | Active matrix LCD image projection system |
| US5300942A (en) * | 1987-12-31 | 1994-04-05 | Projectavision Incorporated | High efficiency light valve projection system with decreased perception of spaces between pixels and/or hines |
| EP0545412A3 (en) * | 1991-12-05 | 1993-11-03 | Texas Instruments Inc | Method and apparatus to improve a video signal |
| JPH06282242A (ja) * | 1993-03-25 | 1994-10-07 | Pioneer Electron Corp | ガス放電パネルの駆動方法 |
| JP3275991B2 (ja) * | 1994-07-27 | 2002-04-22 | シャープ株式会社 | アクティブマトリクス型表示装置及びその駆動方法 |
| US5990707A (en) * | 1997-09-05 | 1999-11-23 | Cirrus Logic, Inc. | Method and system for sliced integration of flash analog to digital converters in read channel circuits |
| JPH11305743A (ja) | 1998-04-23 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US6320593B1 (en) * | 1999-04-20 | 2001-11-20 | Agilent Technologies, Inc. | Method of fast bi-cubic interpolation of image information |
| JP4908784B2 (ja) * | 2004-06-30 | 2012-04-04 | キヤノン株式会社 | 表示素子の駆動回路、画像表示装置、テレビジョン装置 |
| KR101201860B1 (ko) * | 2010-10-29 | 2012-11-15 | 에스케이하이닉스 주식회사 | 반도체 장치와 그 테스트 방법 및 제조방법 |
| TWI706389B (zh) * | 2019-01-16 | 2020-10-01 | 友達光電股份有限公司 | 源極驅動器及其方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3121824A (en) * | 1960-06-16 | 1964-02-18 | Gen Telephone & Elect | Electroluminescent information display system |
| NL6613813A (ja) * | 1966-09-30 | 1968-04-01 | ||
| US4020280A (en) * | 1973-02-21 | 1977-04-26 | Ryuichi Kaneko | Pulse width luminance modulation system for a DC gas discharge display panel |
| GB1559074A (en) * | 1975-11-05 | 1980-01-16 | Nat Res Dev | Electonic analogues waveform displays |
| US4087792A (en) * | 1977-03-03 | 1978-05-02 | Westinghouse Electric Corp. | Electro-optic display system |
| FI61574C (fi) * | 1978-12-29 | 1982-08-10 | Valmet Oy | Foerfarande foer styrning av banddisplay |
| JPS55159493A (en) * | 1979-05-30 | 1980-12-11 | Suwa Seikosha Kk | Liquid crystal face iimage display unit |
| US4481511A (en) * | 1981-01-07 | 1984-11-06 | Hitachi, Ltd. | Matrix display device |
| US4554539A (en) * | 1982-11-08 | 1985-11-19 | Rockwell International Corporation | Driver circuit for an electroluminescent matrix-addressed display |
-
1983
- 1983-01-28 JP JP58012279A patent/JPS59138184A/ja active Pending
-
1984
- 1984-01-20 US US06/572,319 patent/US4591902A/en not_active Expired - Fee Related
- 1984-01-26 GB GB08402108A patent/GB2134302B/en not_active Expired
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6187134A (ja) * | 1984-09-14 | 1986-05-02 | Seiko Epson Corp | カラ−液晶表示装置 |
| JPS6289089A (ja) * | 1985-10-16 | 1987-04-23 | 株式会社日立製作所 | 表示駆動回路 |
| JPS63173033A (ja) * | 1986-12-31 | 1988-07-16 | サムスン、エレクトロニクス、カンパニー、リミテッド | 液晶フイルタを利用したテレビ画面のカラープリント方法 |
| JPH07152338A (ja) * | 1994-09-05 | 1995-06-16 | Hitachi Ltd | 表示駆動装置 |
| JPH0850273A (ja) * | 1995-08-10 | 1996-02-20 | Seiko Epson Corp | カラー液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8402108D0 (en) | 1984-02-29 |
| GB2134302A (en) | 1984-08-08 |
| US4591902A (en) | 1986-05-27 |
| GB2134302B (en) | 1986-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59138184A (ja) | マトリクスカラ−テレビパネル駆動回路 | |
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| US5767830A (en) | Active matrix display device and timing generator with thinning circuit | |
| KR100273077B1 (ko) | 다표준 비디오 매트릭스 디스플레이 장치 및 그의 동작방법 | |
| US4799057A (en) | Circuit for driving a matrix display device with a plurality of isolated driving blocks | |
| JPH0561640B2 (ja) | ||
| GB2139395A (en) | Television receiver with liquid crystal matrix display panel | |
| EP0448105A2 (en) | Method and apparatus for driving active matrix liquid crystal device | |
| JPS6318392B2 (ja) | ||
| US6271821B1 (en) | Interface for liquid crystal display | |
| JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
| JPS59211087A (ja) | カラ−液晶画像表示装置の駆動方法 | |
| JPS6120092A (ja) | カラ−液晶表示装置の駆動回路 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPS59155832A (ja) | 中間調表示用液晶パネル | |
| JP2609855B2 (ja) | 液晶表示装置 | |
| JPH0583658A (ja) | 液晶表示装置 | |
| SU1021024A1 (ru) | Устройство отображени информации на большом экране | |
| JPS62136624A (ja) | 液晶表示装置用駆動回路 | |
| JP2635967B2 (ja) | 強誘電性液晶デバイスの駆動方法 | |
| JPH06186925A (ja) | 表示装置の駆動回路 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH0413894Y2 (ja) | ||
| JPH0311473B2 (ja) | ||
| JPS62271570A (ja) | 液晶表示装置のａｄ変換方式 |