JPH0467193B2 - - Google Patents
Info
- Publication number
- JPH0467193B2 JPH0467193B2 JP58082748A JP8274883A JPH0467193B2 JP H0467193 B2 JPH0467193 B2 JP H0467193B2 JP 58082748 A JP58082748 A JP 58082748A JP 8274883 A JP8274883 A JP 8274883A JP H0467193 B2 JPH0467193 B2 JP H0467193B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- output
- signal
- parallel
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 68
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、液晶駆動装置に関するもので、例
えば、ドツトマトリツクス構成の液晶表示パネル
の信号電極の駆動信号を形成するものに有効な技
術に関するものである。
えば、ドツトマトリツクス構成の液晶表示パネル
の信号電極の駆動信号を形成するものに有効な技
術に関するものである。
従来より、ドツトマトリツクス構成の液晶表示
装置が、例えば、「電子材料」誌の1980年10月号、
頁21〜頁43において、公知である。
装置が、例えば、「電子材料」誌の1980年10月号、
頁21〜頁43において、公知である。
従来のドツトマトリツクス構成の液晶表示パネ
ルを用いた表示装置では、マイクロプロセツサ等
により、その画素データを形成してRAM（ラン
ダム・アクセス・メモリ）に書込み、それを読み
出して信号電極を駆動するものである。
ルを用いた表示装置では、マイクロプロセツサ等
により、その画素データを形成してRAM（ラン
ダム・アクセス・メモリ）に書込み、それを読み
出して信号電極を駆動するものである。
この場合、表示エリアの拡大のために同じ表示
パネルを上下２段構成とすることが考えられてい
る。上記表示パネルの信号電極は、上下段とも例
えば左から右に順に０〜49のアドレスが与えられ
る。このような信号電極のアドレス割当に対し
て、その表示信号を形成する液晶駆動装置におい
て、下段の液晶駆動装置LDVと、上段側の液晶
駆動装置UDVとでは、出力端子のピン配列が逆
になつてしまう。このため、例えば、上段側の液
晶駆動装置UDVは、クロス配線で上段の液晶パ
ネルの信号電極とを接続すること、又はその表示
データを書込むとき液晶駆動装置UDVの入出力
端子０〜49を49〜０のように予め変換して書込む
こと等が考えられる。
パネルを上下２段構成とすることが考えられてい
る。上記表示パネルの信号電極は、上下段とも例
えば左から右に順に０〜49のアドレスが与えられ
る。このような信号電極のアドレス割当に対し
て、その表示信号を形成する液晶駆動装置におい
て、下段の液晶駆動装置LDVと、上段側の液晶
駆動装置UDVとでは、出力端子のピン配列が逆
になつてしまう。このため、例えば、上段側の液
晶駆動装置UDVは、クロス配線で上段の液晶パ
ネルの信号電極とを接続すること、又はその表示
データを書込むとき液晶駆動装置UDVの入出力
端子０〜49を49〜０のように予め変換して書込む
こと等が考えられる。
しかし、前者にあつては、多数の交叉配線とす
るための配線スペースを大きくするとともにプリ
ント配線基板の配線がパターンが複雑となつて、
その分プリント配線基板の価格が高くなつてしま
う。後者にあつては、表示データを書込むときに
特別のアドレス変換プログラムが必要になつてし
まうという欠点がある。
るための配線スペースを大きくするとともにプリ
ント配線基板の配線がパターンが複雑となつて、
その分プリント配線基板の価格が高くなつてしま
う。後者にあつては、表示データを書込むときに
特別のアドレス変換プログラムが必要になつてし
まうという欠点がある。
この発明の目的は、液晶表示パネルに対する実
装上の自由度を持つ液晶表示装置を提供すること
にある。
装上の自由度を持つ液晶表示装置を提供すること
にある。
この発明の前記ならびにその他の目的と新規な
特徴は、この明細書の記述および添付図面から明
らかになるであろう。
特徴は、この明細書の記述および添付図面から明
らかになるであろう。
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記の通りであ
る。すなわち、ドツトマトリツクス構成の液晶表
示パネルにおける信号電極に供給する表示信号を
形成する液晶駆動装置に、その出力端子から並列
的に出力されるべき表示信号の配列を選択的に逆
転し得る配列変更用の回路を設けることによつ
て、液晶表示パネルの信号電極と上記出力端子と
の実装上の整合自由度を高めるものである。前記
配列変更用の回路は、メモリアレイにおいて選択
端子が共通接続されたメモリセルの配列に対する
データの書き込み順を、アドレスデコード論理を
切り換えて正方向又は逆方向に選択して、上記複
数の出力端子から並列出力される駆動信号の配列
を選択的に逆転させるように構成される。
のの概要を簡単に説明すれば、下記の通りであ
る。すなわち、ドツトマトリツクス構成の液晶表
示パネルにおける信号電極に供給する表示信号を
形成する液晶駆動装置に、その出力端子から並列
的に出力されるべき表示信号の配列を選択的に逆
転し得る配列変更用の回路を設けることによつ
て、液晶表示パネルの信号電極と上記出力端子と
の実装上の整合自由度を高めるものである。前記
配列変更用の回路は、メモリアレイにおいて選択
端子が共通接続されたメモリセルの配列に対する
データの書き込み順を、アドレスデコード論理を
切り換えて正方向又は逆方向に選択して、上記複
数の出力端子から並列出力される駆動信号の配列
を選択的に逆転させるように構成される。
第１図には、この発明の一実施例のブロツク図
が示されている。
が示されている。
同図の各回路ブロツクは、公知の半導体集積回
路装置の製造方法によつて、１個のシリコンのよ
うな半導体基板上におてい形成される。
路装置の製造方法によつて、１個のシリコンのよ
うな半導体基板上におてい形成される。
メモリアレイＭ−ARYは、特に制限されない
が、縦横方向に32×50ビツトの記憶容量を持つよ
うメモリセル例えばスタテイツク型のメモリセル
が形成されている。上記各メモリセルは、液晶表
示パネルのドツト配列と対応しており、その記憶
情報の“０”、“１”がドツトの明暗に対応するも
のである。本実施例に従えば、斯るメモリアレイ
Ｍ−ARYは、所定の表示領域に対応するビツト
マツプ形式のフレームバツフアとして位置付けら
れる。
が、縦横方向に32×50ビツトの記憶容量を持つよ
うメモリセル例えばスタテイツク型のメモリセル
が形成されている。上記各メモリセルは、液晶表
示パネルのドツト配列と対応しており、その記憶
情報の“０”、“１”がドツトの明暗に対応するも
のである。本実施例に従えば、斯るメモリアレイ
Ｍ−ARYは、所定の表示領域に対応するビツト
マツプ形式のフレームバツフアとして位置付けら
れる。
アドレスデコーダXDCRは、32本のワード線
選択信号を形成する。このアドレスデコーダ
XDCRは、アドレスバツフアXADBからのアド
レス信号AXを受けて、上記ワード線選択信号を
形成する。液晶表示動作にあつては、上記液晶表
示のための走査電極の選択タイミングと同期して
ワード線選択動作が行われる。
選択信号を形成する。このアドレスデコーダ
XDCRは、アドレスバツフアXADBからのアド
レス信号AXを受けて、上記ワード線選択信号を
形成する。液晶表示動作にあつては、上記液晶表
示のための走査電極の選択タイミングと同期して
ワード線選択動作が行われる。
上記メモリアレイＭ−ARYの50組の相補デー
タ線対（１組のデータ線対は１本の線で図示され
ている）は、一方において駆動回路DVに入力さ
れる。この駆動回路DVは、ワード線単位で選択
された１行分のメモリセルのリードデータを受
け、これを増幅して表示信号としての信号電極駆
動信号を形成する。また、上記データ線は、他方
においてカラムスイツチCWなどを介してデータ
の入力端子INに接続される。このカラムスイツ
チCWには、２つのアドレスデコーダYDCR，
YDCR′で形成されたデータ線選択信号がマルチ
プレクサMPXを介して選択的に入力されること
によつて１組のデータ線対を図示しない書込み回
路などを介して上記入力端子INに接続する。上
記アドレスデコーダYDCRは、上記メモリアレ
イＭ−ARYのデータ線対に対して左から０〜49
の順番でアドレスを割り当てるようなアドレスデ
コード論理をもつてデータ線選択信号を形成す
る。換言すれば、複数ビツトのアドレス信号AY
が順次インクリメント又はデクリメントされて供
給されるとき、相補的なデータ線対を左から順に
選択していく。一方、アドレスデコーダＹ−
DCR′は、上記メモリアレイＭ−ARYのデータ線
対に対して右から０〜49の順番でアドレスを割り
当てるようなアドレスデコード論理をもつてデー
タ線選択信号を形成する。換言すれば、複数ビツ
トのアドレス信号AYが順次インクリメント又は
デクリメントされて供給されるとき、相補的なデ
ータ線対を右から順に選択していく。なお、上記
２つのアドレスデコーダYDCR，YDCR′には、
アドレスバツフアYADBからのアドレス信号が
共通に印加される。
タ線対（１組のデータ線対は１本の線で図示され
ている）は、一方において駆動回路DVに入力さ
れる。この駆動回路DVは、ワード線単位で選択
された１行分のメモリセルのリードデータを受
け、これを増幅して表示信号としての信号電極駆
動信号を形成する。また、上記データ線は、他方
においてカラムスイツチCWなどを介してデータ
の入力端子INに接続される。このカラムスイツ
チCWには、２つのアドレスデコーダYDCR，
YDCR′で形成されたデータ線選択信号がマルチ
プレクサMPXを介して選択的に入力されること
によつて１組のデータ線対を図示しない書込み回
路などを介して上記入力端子INに接続する。上
記アドレスデコーダYDCRは、上記メモリアレ
イＭ−ARYのデータ線対に対して左から０〜49
の順番でアドレスを割り当てるようなアドレスデ
コード論理をもつてデータ線選択信号を形成す
る。換言すれば、複数ビツトのアドレス信号AY
が順次インクリメント又はデクリメントされて供
給されるとき、相補的なデータ線対を左から順に
選択していく。一方、アドレスデコーダＹ−
DCR′は、上記メモリアレイＭ−ARYのデータ線
対に対して右から０〜49の順番でアドレスを割り
当てるようなアドレスデコード論理をもつてデー
タ線選択信号を形成する。換言すれば、複数ビツ
トのアドレス信号AYが順次インクリメント又は
デクリメントされて供給されるとき、相補的なデ
ータ線対を右から順に選択していく。なお、上記
２つのアドレスデコーダYDCR，YDCR′には、
アドレスバツフアYADBからのアドレス信号が
共通に印加される。
この実施例の液晶駆動装置において、例えば外
部からの切り換え信号によつてマルチプレクサ
MPXがアドレスデコーダYDCRの出力を選択す
る状態にされているとき、メモリアレイＭ−
ARYにおける１行分のメモリセルを順番に選択
していくためのアドレス信号が順次入力されると
共に、これに同期して表示用データが前記入力端
子INに供給されると、そのアドレスデコーダ
YDCRから出力されるデータ線選択信号によつ
てデータ線対が第１図の左側から順番に選択され
る。これにより、そのとき選択される１行分のメ
モリセルには、左から０〜49の順番でデータが書
き込まれる。このようにして書き込まれたデータ
は、所定の表示タイミングにおいて駆動回路DV
が活性化され且つ所定のワード線が選択されるこ
とにより、書込まれたときの行方向への配列状態
（左から０〜49の順番）を保つたまま表示信号と
して並列的にデータ出力端子から出力される。
部からの切り換え信号によつてマルチプレクサ
MPXがアドレスデコーダYDCRの出力を選択す
る状態にされているとき、メモリアレイＭ−
ARYにおける１行分のメモリセルを順番に選択
していくためのアドレス信号が順次入力されると
共に、これに同期して表示用データが前記入力端
子INに供給されると、そのアドレスデコーダ
YDCRから出力されるデータ線選択信号によつ
てデータ線対が第１図の左側から順番に選択され
る。これにより、そのとき選択される１行分のメ
モリセルには、左から０〜49の順番でデータが書
き込まれる。このようにして書き込まれたデータ
は、所定の表示タイミングにおいて駆動回路DV
が活性化され且つ所定のワード線が選択されるこ
とにより、書込まれたときの行方向への配列状態
（左から０〜49の順番）を保つたまま表示信号と
して並列的にデータ出力端子から出力される。
一方、前期切り換え信号によつてマルチプレク
サMPXがアドレスデコーダYDCR′の出力を選択
する状態にされているときは、前述のようにメモ
リアレイＭ−ARYにおける１行分のメモリセル
を上記と同じように順番に選択していくためのア
ドレス信号が順次入力されると、今度はそのアド
レスデコーダYDCR′から出力されるデータ線選
択信号によつてデータ線対が第１図の右側から順
番に選択される。これにより、そのとき選択され
る１行分のメモリセルは、右から０〜49の順番で
データが書き込まれる。したがつて、このように
して書き込まれたデータに応ずる表示信号の出力
配列状態は、前記アドレスデコーダYDCRが選
択される場合とは逆にされ、右から０〜49の順番
を保つて並列的にデータ出力端子から出力され
る。
サMPXがアドレスデコーダYDCR′の出力を選択
する状態にされているときは、前述のようにメモ
リアレイＭ−ARYにおける１行分のメモリセル
を上記と同じように順番に選択していくためのア
ドレス信号が順次入力されると、今度はそのアド
レスデコーダYDCR′から出力されるデータ線選
択信号によつてデータ線対が第１図の右側から順
番に選択される。これにより、そのとき選択され
る１行分のメモリセルは、右から０〜49の順番で
データが書き込まれる。したがつて、このように
して書き込まれたデータに応ずる表示信号の出力
配列状態は、前記アドレスデコーダYDCRが選
択される場合とは逆にされ、右から０〜49の順番
を保つて並列的にデータ出力端子から出力され
る。
第２図には、この発明に係る液晶駆動装置を用
いた液晶表示装置の一実施例のブロツク図が示さ
れている。
いた液晶表示装置の一実施例のブロツク図が示さ
れている。
同図において、液晶表示パネルLCDは、上下
２段の２つの表示パネルVLCDとDLCDとにより
構成され、それぞれ横方向に操作電極が走つてお
り、縦方向に信号電極が走つている。そして、両
者の交点に表示ドツトが形成され、その明，暗に
よつて所定の表示が行われる。このため、上段側
の表示パネルVLCDの信号電極の入力端子は上側
に配置され、下段側の表示パネルDLCDの信号電
極の入力端子は下側に配置される。
２段の２つの表示パネルVLCDとDLCDとにより
構成され、それぞれ横方向に操作電極が走つてお
り、縦方向に信号電極が走つている。そして、両
者の交点に表示ドツトが形成され、その明，暗に
よつて所定の表示が行われる。このため、上段側
の表示パネルVLCDの信号電極の入力端子は上側
に配置され、下段側の表示パネルDLCDの信号電
極の入力端子は下側に配置される。
上記液晶表示パネルLCDの操作電極には、走
査電極駆動回路RDRVにより、順次選択駆動信
号が供給される。この操作電極駆動回路RDRV
は、特に制限されないが、１チツプのモノリシツ
ク半導体集積回路装置IC１により構成され、液
晶を交流駆動するための多値パルスの駆動信号を
形成する。例えば、このような走査電極駆動回路
RDRVは、(株)日立製作所から販売されている品
名『HD44103C』のような半導体集積回路装置を
利用することができる。
査電極駆動回路RDRVにより、順次選択駆動信
号が供給される。この操作電極駆動回路RDRV
は、特に制限されないが、１チツプのモノリシツ
ク半導体集積回路装置IC１により構成され、液
晶を交流駆動するための多値パルスの駆動信号を
形成する。例えば、このような走査電極駆動回路
RDRVは、(株)日立製作所から販売されている品
名『HD44103C』のような半導体集積回路装置を
利用することができる。
この実施例においては、上記液晶表示パネル
LCD上下の信号電極には、上記第１図の実施例
に示した１チツプモノリシツク半導体集積回路装
置によつて構成された信号電極駆動用の液晶駆動
装置CDRV１、CDRV２が夫々別々に結合され
る。
LCD上下の信号電極には、上記第１図の実施例
に示した１チツプモノリシツク半導体集積回路装
置によつて構成された信号電極駆動用の液晶駆動
装置CDRV１、CDRV２が夫々別々に結合され
る。
ここで、液晶表示パネルVLCDの信号電極の入
力端子は上を向き、他方の液晶表示パネルDLCD
の信号電極の入力端子は下を向くから、同じ液晶
駆動装置CDRV１，CDRV２を用いてもそれぞ
れの表示信号出力端子の左右方向の並び方は相互
に逆向きになる。そこで、下側の液晶表示パネル
DLCDを駆動する液晶駆動装置CDRV１に対して
は上記マルチプレクサMPXによつてアドレスデ
コーダYDCRの出力を選択するように制御する。
一方、上側の液晶表示パネウVLCDを駆動する液
晶駆動装置CDRV２に対しては上記マルチプレ
クサMPXによつてアドレスデコーダYDCR′の出
力を選択するように制御する。したがつて、上下
双方の液晶駆動装置CDRV１，CDRV２のメモ
リアレイＭ−ARYに対してアドレス信号XAで
順次ワード線を選択しながら同じアドレス信号
YAを用いて行単位で順次表示データを書き込ん
でいくと、上下逆向きに配置された液晶駆動装置
CDRV１，CDRV２には双方共にワード線単位
でメモリアレイＭ−ARYの左側から右側（第２
図の紙面表面に向かつて）に向けて０〜49の順番
に順次データが書き込まれる。これにより、表示
動作においては、表示信号の出力端子を上に向け
た下側の液晶駆動装置CDRV１の表示信号と、
表示信号の出力端子を下に向けた上側の液晶駆動
装置CDVR２の表示信号とにより、上下２分割
された液晶表示パネルLCDには、その境目で表
示画像が左右逆向きにされることなく正常な画像
が表示されることになる。
力端子は上を向き、他方の液晶表示パネルDLCD
の信号電極の入力端子は下を向くから、同じ液晶
駆動装置CDRV１，CDRV２を用いてもそれぞ
れの表示信号出力端子の左右方向の並び方は相互
に逆向きになる。そこで、下側の液晶表示パネル
DLCDを駆動する液晶駆動装置CDRV１に対して
は上記マルチプレクサMPXによつてアドレスデ
コーダYDCRの出力を選択するように制御する。
一方、上側の液晶表示パネウVLCDを駆動する液
晶駆動装置CDRV２に対しては上記マルチプレ
クサMPXによつてアドレスデコーダYDCR′の出
力を選択するように制御する。したがつて、上下
双方の液晶駆動装置CDRV１，CDRV２のメモ
リアレイＭ−ARYに対してアドレス信号XAで
順次ワード線を選択しながら同じアドレス信号
YAを用いて行単位で順次表示データを書き込ん
でいくと、上下逆向きに配置された液晶駆動装置
CDRV１，CDRV２には双方共にワード線単位
でメモリアレイＭ−ARYの左側から右側（第２
図の紙面表面に向かつて）に向けて０〜49の順番
に順次データが書き込まれる。これにより、表示
動作においては、表示信号の出力端子を上に向け
た下側の液晶駆動装置CDRV１の表示信号と、
表示信号の出力端子を下に向けた上側の液晶駆動
装置CDVR２の表示信号とにより、上下２分割
された液晶表示パネルLCDには、その境目で表
示画像が左右逆向きにされることなく正常な画像
が表示されることになる。
タイミング発生回路TGは、特に制限されない
が、水晶発振回路等で形成された基準周波数パル
スに基づいて、互いに関連させた上記走査電極の
走査タイミング信号と、信号電極の選択タイミン
グ信号とを形成して、上記走査電極駆動回路
RDRV、上記信号電極用の液晶駆動装置CDRV
１，CDRV２に送出する。
が、水晶発振回路等で形成された基準周波数パル
スに基づいて、互いに関連させた上記走査電極の
走査タイミング信号と、信号電極の選択タイミン
グ信号とを形成して、上記走査電極駆動回路
RDRV、上記信号電極用の液晶駆動装置CDRV
１，CDRV２に送出する。
なお、液晶駆動装置CDRV１，CDRV２のメ
モリアレイＭ−ARYに表示データを書込むとき
には、マイクロコンピユータ等からのアドレス信
号AX，AYとそのデータが供給される（図示せ
ず）。
モリアレイＭ−ARYに表示データを書込むとき
には、マイクロコンピユータ等からのアドレス信
号AX，AYとそのデータが供給される（図示せ
ず）。
〔効果〕
(1) 出力端子から出力される表示信号の配列状態
を選択的に逆転し得る配列変更用の回路を液晶
駆動装置に設けることにより、これが接続され
る液晶表示パネルの表示電極配列方向に応じて
表示信号の出力配列を簡単に切り換えることが
できる。したがつて、上下或いは左右に表示電
極群を持つ液晶表示パネルの表示電極群毎に同
じ液晶駆動装置を逆向きにして結合しても、全
体として整合の採れた画像を表示することがで
きるという効果がある。
を選択的に逆転し得る配列変更用の回路を液晶
駆動装置に設けることにより、これが接続され
る液晶表示パネルの表示電極配列方向に応じて
表示信号の出力配列を簡単に切り換えることが
できる。したがつて、上下或いは左右に表示電
極群を持つ液晶表示パネルの表示電極群毎に同
じ液晶駆動装置を逆向きにして結合しても、全
体として整合の採れた画像を表示することがで
きるという効果がある。
(2) 上記(1)により、液晶表示装置を構成する液晶
表示パネルとその駆動装置とのピン配列の整合
性が確保できることによつて、斯る整合を配線
や配線パターンで採る必要はなく、高密度実装
を実現することができるいう効果が得られる。
表示パネルとその駆動装置とのピン配列の整合
性が確保できることによつて、斯る整合を配線
や配線パターンで採る必要はなく、高密度実装
を実現することができるいう効果が得られる。
(3) 上記(1)により、液晶表示装置の適用範囲が拡
がるため、その量産性を向上させることができ
るという効果が得られる。
がるため、その量産性を向上させることができ
るという効果が得られる。
(4) 入力端子から供給される表示データ信号をメ
モリアレイに書き込む段階でその配列を必要に
応じて変更し、表示タイミングに同期したメモ
リアレイからのデータ読出しをワード線単位で
一括で行うから、マトリクス型液晶表示パネル
の走査電極の駆動サイクルのような表示サイク
ル毎にメモリアレイからの読出し動作を行つて
いけばよく、その動作周波数を比較的低くする
ことができ、これにより、駆動信号の出力順序
を逆転し得る回路における電力消費量を低減す
ることができるという効果がある。更に本願発
明に係る液晶駆動装置は１個の半導体集積回路
として構成されるので、液晶表示のための回路
やそれらを接続するための配線による配線基板
の占有面積を小さくすることができるという効
果がある。このとき、本願発明の液晶駆動装置
はフレームバツフアとして機能するメモリアレ
イを内臓し、表示信号の配列変更をそのメモリ
アレイのメモリセル選択用のアドレスデコード
論理の切り換えで行のから、その配列変更のた
めの回路手段はフレームバツフアが本来有すべ
きアドレスデコーダを流用して構成することが
でき、配列変更手段による回路規模の増大を極
力抑えて、液晶駆動装置としての半導体チツプ
の小型化に寄与することができるという効果も
ある。
モリアレイに書き込む段階でその配列を必要に
応じて変更し、表示タイミングに同期したメモ
リアレイからのデータ読出しをワード線単位で
一括で行うから、マトリクス型液晶表示パネル
の走査電極の駆動サイクルのような表示サイク
ル毎にメモリアレイからの読出し動作を行つて
いけばよく、その動作周波数を比較的低くする
ことができ、これにより、駆動信号の出力順序
を逆転し得る回路における電力消費量を低減す
ることができるという効果がある。更に本願発
明に係る液晶駆動装置は１個の半導体集積回路
として構成されるので、液晶表示のための回路
やそれらを接続するための配線による配線基板
の占有面積を小さくすることができるという効
果がある。このとき、本願発明の液晶駆動装置
はフレームバツフアとして機能するメモリアレ
イを内臓し、表示信号の配列変更をそのメモリ
アレイのメモリセル選択用のアドレスデコード
論理の切り換えで行のから、その配列変更のた
めの回路手段はフレームバツフアが本来有すべ
きアドレスデコーダを流用して構成することが
でき、配列変更手段による回路規模の増大を極
力抑えて、液晶駆動装置としての半導体チツプ
の小型化に寄与することができるという効果も
ある。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。例えば、表示パネルの信号電極数が2n本の
時には、１個のアドレスデコーダYDCRに対し
て、アドレスバツフアからのアドレス信号を同相
に供給するか、又は逆相（反転させて）にして供
給することにより、メモリアレイＭ−ARYのデ
ータ線のアドレス割当を上記同様に切り換えるこ
とができるものである。この場合には、１個のア
ドレスデコーダによつて構成できるから、回路の
簡素化を図ることができるという効果が得られ
る。また、データ入力は、複数ビツトを並列的に
順次に入力するものであつてよい。また、メモリ
アレイＭ−ARYのメモリセルの配列は、駆動す
る液晶表示パネルのドツト構成に応じて、種々の
変形を採ることができるものである。
基づき具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。例えば、表示パネルの信号電極数が2n本の
時には、１個のアドレスデコーダYDCRに対し
て、アドレスバツフアからのアドレス信号を同相
に供給するか、又は逆相（反転させて）にして供
給することにより、メモリアレイＭ−ARYのデ
ータ線のアドレス割当を上記同様に切り換えるこ
とができるものである。この場合には、１個のア
ドレスデコーダによつて構成できるから、回路の
簡素化を図ることができるという効果が得られ
る。また、データ入力は、複数ビツトを並列的に
順次に入力するものであつてよい。また、メモリ
アレイＭ−ARYのメモリセルの配列は、駆動す
る液晶表示パネルのドツト構成に応じて、種々の
変形を採ることができるものである。
この発明は、液晶表示パネルの信号電極に対す
る駆動信号を形成する液晶駆動装置として広く利
用できるものである。
る駆動信号を形成する液晶駆動装置として広く利
用できるものである。
第１図は、この発明の一実施例を示すブロツク
図、第２図は、この発明に係る液晶駆動装置を用
いた液晶表示装置の一実施例を示すブロツク図で
ある。 Ｍ−ARY……メモリアレイ、XDCR，YDCR，
YDCR′……アドレスデコーダ、XADB，YADB
……アドレスバツフア、DV……駆動回路，CW
……カラムスイツチ、MPX……マルチプレクサ、
LCD（VLCD，DLCD）……液晶表示パネル、
RDRV……走査電極駆動回路、CDRV１，
CDRV２……液晶駆動装置、TG……タイミング
発生回路。
図、第２図は、この発明に係る液晶駆動装置を用
いた液晶表示装置の一実施例を示すブロツク図で
ある。 Ｍ−ARY……メモリアレイ、XDCR，YDCR，
YDCR′……アドレスデコーダ、XADB，YADB
……アドレスバツフア、DV……駆動回路，CW
……カラムスイツチ、MPX……マルチプレクサ、
LCD（VLCD，DLCD）……液晶表示パネル、
RDRV……走査電極駆動回路、CDRV１，
CDRV２……液晶駆動装置、TG……タイミング
発生回路。
Claims (1)
- 【特許請求の範囲】 １ 入力端子と、 この入力端子から供給さる表示データ信号を複
数の並列データ信号として保持すると共に、それ
に含まれるメモリセルの選択端子が共通接続され
るワード線単位でメモリセルから読出される前記
並列データ信号を一括出力するメモリアレイと、 前記メモリアレイから並列出力される前記デー
タ信号に基づいてマトリクス型液晶表示パネルの
夫々の信号電極に供給すべき駆動信号を形成する
駆動回路と、 前記駆動回路から出力される複数の駆動信号を
並列出力する複数の出力端子と、 前記メモリアレイにおいて選択端子が共通接続
されたメモリセルの配列に対するデータの書き込
み順を、アドレスデコード論理を切り換えて正方
向又は逆方向に選択して、前記複数の出力端子か
ら並列出力される駆動信号の配列を選択的に逆転
させるための配列変更手段と、 を含んで１個の半導体集積回路として構成された
ものであることを特徴とする液晶駆動装置。 ２ 前記配列変更手段は、前記メモリアレイに含
まれるメモリセルのビツト線を選択的に前記入力
端子に至る経路に接続するためのスイツチ回路
と、そのスイツチ回路を選択制御するための選択
信号を生成する第１及び第２のアドレスデコーダ
と、前記第１のアドレスデコーダの出力選択信号
又は第２のアドレスデコーダの出力選択信号を前
記スイツチ回路に供給する選択回路とを含み、 双方のアドレスデコーダは順次更新される同一
のアドレス信号に対してビツト線の選択方向を相
互に逆向きとする論理を有するものである特許請
求の範囲第１項記載の液晶駆動装置。 ３ 前記配列変更手段における前記アドレスデコ
ード論理の切り換えは、前記メモリアレイに含ま
れるメモリセルのビツト線を選択的に前記入力端
子に至る経路に接続するためのスイツチ回路を選
択制御するためのアドレスデコーダに供給すべき
アドレス信号を正転状態又は反転状態に選択して
供給する手段によつて行うものである特許請求の
範囲第１項記載の液晶駆動装置。 ４ 複数の走査電極と、これに交差する方向の一
端側に入力端子が設けられた第１の複数の信号電
極と、前記走査電極に交差する方向の他端側に入
力端子が設けられた第２の複数の信号電極とを備
えて成るドツトマトリクス型の液晶表示パネル
と、 入力端子と、この入力端子から供給さる表示デ
ータ信号を複数の並列データ信号として保持する
と共に、それに含まれるメモリセルの選択端子が
共通接続されるワード線単位でメモリセルから読
出される前記並列データ信号を一括出力するメモ
リアレイと、前記メモリアレイから並列出力され
る前記データ信号に基づいてマトリクス型液晶表
示パネルの信号電極に供給すべき駆動信号を形成
する駆動回路と、前記駆動回路から出力される複
数の駆動信号を前記第１の信号電極に並列出力す
る複数の出力端子と、前記メモリアレイにおいて
選択端子が共通接続されたメモリセルの配列に対
するデータの書き込み順を、アドレスデコード論
理を切り換えて正方向又は逆方向に選択して、前
記複数の出力端子から並列出力される駆動信号の
配列を選択的に逆転させるための配列変更手段
と、を含んで１個の半導体集積回路として構成さ
れた第１の液晶駆動装置と、 入力端子と、この入力端子から供給さる表示デ
ータ信号を複数の並列データ信号として保持する
と共に、それに含まれるメモリセルの選択端子が
共通接続されるワード線単位でメモリセルから読
出される前記並列データ信号を一括出力するメモ
リアレイと、前記メモリアレイから並列出力され
る前記データ信号に基づいてマトリクス型液晶表
示パネルの信号電極に供給すべき駆動信号を形成
する駆動回路と、前記駆動回路から出力される複
数の駆動信号を前記第２の信号電極に並列出力す
る複数の出力端子と、前記メモリアレイにおいて
選択端子が共通接続されたメモリセルの配列に対
するデータの書き込み順を、アドレスデコード論
理を切り換えて正方向又は逆方向に選択して、前
記複数の出力端子から並列出力される駆動信号の
配列を選択的に逆転させるための配列変更手段
と、を含んで１個の半導体集積回路として構成さ
れた第２の液晶駆動装置と、 を備え、前記第１と第２の液晶駆動装置は、互い
に実質的に同じ外形を有し、且つ、夫々に含まれ
る配列変更手段に相互に異なるアドレスデコード
論理の選択状態が設定されて、入力の表示データ
信号と複数の出力端子に出力される駆動信号との
位置的対応関係が逆に設定されて成るものである
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274883A JPS59210497A (ja) | 1983-05-13 | 1983-05-13 | 液晶駆動装置及びそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274883A JPS59210497A (ja) | 1983-05-13 | 1983-05-13 | 液晶駆動装置及びそれを用いた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59210497A JPS59210497A (ja) | 1984-11-29 |
| JPH0467193B2 true JPH0467193B2 (ja) | 1992-10-27 |
Family
ID=13783043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8274883A Granted JPS59210497A (ja) | 1983-05-13 | 1983-05-13 | 液晶駆動装置及びそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59210497A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3491471B2 (ja) * | 1995-11-06 | 2004-01-26 | セイコーエプソン株式会社 | 駆動装置及び電子機器 |
| JP4703955B2 (ja) * | 2003-09-10 | 2011-06-15 | 株式会社 日立ディスプレイズ | 表示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313393A (en) * | 1976-07-21 | 1978-02-06 | Sharp Corp | Display unit |
| JPS5459833A (en) * | 1977-10-20 | 1979-05-14 | Nec Corp | Indicator driving system |
| JPS5741694A (en) * | 1980-08-25 | 1982-03-08 | Sharp Kk | Electroluminescent display unit |
| JPS5833291A (ja) * | 1981-08-24 | 1983-02-26 | 株式会社日立製作所 | 液晶表示装置駆動回路 |
| JPS5858589A (ja) * | 1981-10-01 | 1983-04-07 | セイコーインスツルメンツ株式会社 | 表示装置 |
| JPS5875195A (ja) * | 1981-10-29 | 1983-05-06 | 株式会社東芝 | 表示装置 |
| JPS59159199A (ja) * | 1983-03-01 | 1984-09-08 | 日本電気株式会社 | 光出力半導体装置 |
-
1983
- 1983-05-13 JP JP8274883A patent/JPS59210497A/ja active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313393A (en) * | 1976-07-21 | 1978-02-06 | Sharp Corp | Display unit |
| JPS5459833A (en) * | 1977-10-20 | 1979-05-14 | Nec Corp | Indicator driving system |
| JPS5741694A (en) * | 1980-08-25 | 1982-03-08 | Sharp Kk | Electroluminescent display unit |
| JPS5833291A (ja) * | 1981-08-24 | 1983-02-26 | 株式会社日立製作所 | 液晶表示装置駆動回路 |
| JPS5858589A (ja) * | 1981-10-01 | 1983-04-07 | セイコーインスツルメンツ株式会社 | 表示装置 |
| JPS5875195A (ja) * | 1981-10-29 | 1983-05-06 | 株式会社東芝 | 表示装置 |
| JPS59159199A (ja) * | 1983-03-01 | 1984-09-08 | 日本電気株式会社 | 光出力半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59210497A (ja) | 1984-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960019715A (ko) | 반도체장치 | |
| KR100463202B1 (ko) | 반도체 메모리 장치의 패드 및 주변 회로 레이아웃 | |
| JPH1031887A (ja) | 半導体メモリ装置 | |
| JPH08211846A (ja) | フラットパネル表示装置およびその駆動方法 | |
| JP2755689B2 (ja) | 液晶表示用集積回路および液晶表示装置 | |
| JPH0191526A (ja) | プログラマブル論理素子 | |
| JPH0467193B2 (ja) | ||
| JP3896542B2 (ja) | 走査駆動用集積回路 | |
| JPH0917979A (ja) | 半導体メモリ装置 | |
| US5034928A (en) | Semiconductor memory device having two-dimensional matrix array | |
| JP2000286399A (ja) | 半導体記憶装置 | |
| US4654823A (en) | Read/write memory and cell constituting same | |
| JP2008076443A (ja) | 液晶表示装置 | |
| JPH063431Y2 (ja) | 平面表示板駆動装置 | |
| JPS59214075A (ja) | アクテイブパネル用集積回路基板 | |
| JP2713887B2 (ja) | 液晶表示装置 | |
| JP3070622B2 (ja) | プログラマブル論理素子 | |
| JP4253752B2 (ja) | プログラマブルコントローラ | |
| JP2005339604A (ja) | 半導体記憶装置 | |
| US5408632A (en) | Semiconductor memory having a bit position decoder and date re-ordering circuitry for arranging bits in a word of data | |
| JPS60134292A (ja) | 液晶駆動装置とそれを用いた液晶表示装置 | |
| JP2002189452A (ja) | 半導体集積回路 | |
| JP3136078B2 (ja) | 表示装置 | |
| JPH0467191B2 (ja) | ||
| JPH06167940A (ja) | 表示駆動用制御装置 |